JPH02208944A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02208944A JPH02208944A JP2889189A JP2889189A JPH02208944A JP H02208944 A JPH02208944 A JP H02208944A JP 2889189 A JP2889189 A JP 2889189A JP 2889189 A JP2889189 A JP 2889189A JP H02208944 A JPH02208944 A JP H02208944A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- layer
- film
- protective film
- spacer layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 22
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 238000005530 etching Methods 0.000 claims abstract description 52
- 125000006850 spacer group Chemical group 0.000 claims abstract description 34
- 230000001681 protective effect Effects 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims 1
- 238000010030 laminating Methods 0.000 claims 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 abstract description 2
- 239000010936 titanium Substances 0.000 abstract description 2
- 229910052719 titanium Inorganic materials 0.000 abstract description 2
- 238000001020 plasma etching Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 239000008280 blood Substances 0.000 description 1
- 210000004369 blood Anatomy 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置の製造方法に関するものである
。
。
第2図は従来の半導体装置の製造方法を示す断面図であ
り、多段リセス構造を有する半導体装置について、その
製造工程順に同図囚〜(G)で示す。
り、多段リセス構造を有する半導体装置について、その
製造工程順に同図囚〜(G)で示す。
これらの図において、(1)はガリウム砒素などの基板
、(21、(3) 、 (4)は基板(1)上に順次形
成された半導体活性層、窒化シリコン(S iN)膜な
どのスペーサ層、レジスト層、(5)はレジスト層(4
)に形成された開口部%(6)は半導体活性層(2)に
形成された凹部、(7)は凹部(6)に形成された段部
、(8)はゲートを構成するためのゲート電極金属であ
る。なお、第2図(G)の左右図示外の所にソース、ド
レインが設けられてトランジスタが構成される。
、(21、(3) 、 (4)は基板(1)上に順次形
成された半導体活性層、窒化シリコン(S iN)膜な
どのスペーサ層、レジスト層、(5)はレジスト層(4
)に形成された開口部%(6)は半導体活性層(2)に
形成された凹部、(7)は凹部(6)に形成された段部
、(8)はゲートを構成するためのゲート電極金属であ
る。なお、第2図(G)の左右図示外の所にソース、ド
レインが設けられてトランジスタが構成される。
次に製造工程について説明する。まず、第2図(4)の
ように基板(1)上に半導体活性層(2)を形成し、更
にその上に順次、スペーサ層(3)、レジスト層(4)
を積層した後、写真製版技術によりレジスト層(4)に
開口部(5)に形成する。次に開口部(5)の所で露出
したスペーサ層(3)に、レジスト層(4)をマスクと
した反応性イオンエツチング(RIE)などのエツチン
グを行って同図(B)のように選択的に除去した後、こ
のスペーサ層(3)をマスクとしたエツチングにより、
同図(0のように半導体活性層(2)にMAの凹部(6
)を形成する。続いて、同図1のようにスペーサ層(3
)のみに選択的にサードエッチングを行って凹部(6)
に近接する部分を除去し、このスペーサ層(3)をマス
クとしたエツチングを行う。この時、同図(ト)のよう
に凹部(6)は幅Bに拡張されると共に、同図(Qの工
程で既に凹部(6)が形成されていた所が更に掘り下げ
られて凹部(6)の底面に段部(7)が形成される。次
いで、同図(ト)のようにレジスト層(4)上と、開口
部(5)の図において下方に当たる凹部(6)底面にゲ
ート電極金属の蒸着を行った後、リフトオフ法によりレ
ジスト層(4)とその上のゲート電極金属(8)を除去
し、凹部(6)底面に必要なゲート電極(8)を残して
同図(G)のようになる。
ように基板(1)上に半導体活性層(2)を形成し、更
にその上に順次、スペーサ層(3)、レジスト層(4)
を積層した後、写真製版技術によりレジスト層(4)に
開口部(5)に形成する。次に開口部(5)の所で露出
したスペーサ層(3)に、レジスト層(4)をマスクと
した反応性イオンエツチング(RIE)などのエツチン
グを行って同図(B)のように選択的に除去した後、こ
のスペーサ層(3)をマスクとしたエツチングにより、
同図(0のように半導体活性層(2)にMAの凹部(6
)を形成する。続いて、同図1のようにスペーサ層(3
)のみに選択的にサードエッチングを行って凹部(6)
に近接する部分を除去し、このスペーサ層(3)をマス
クとしたエツチングを行う。この時、同図(ト)のよう
に凹部(6)は幅Bに拡張されると共に、同図(Qの工
程で既に凹部(6)が形成されていた所が更に掘り下げ
られて凹部(6)の底面に段部(7)が形成される。次
いで、同図(ト)のようにレジスト層(4)上と、開口
部(5)の図において下方に当たる凹部(6)底面にゲ
ート電極金属の蒸着を行った後、リフトオフ法によりレ
ジスト層(4)とその上のゲート電極金属(8)を除去
し、凹部(6)底面に必要なゲート電極(8)を残して
同図(G)のようになる。
リセス構造を有する半導体装置においては、その素子性
能はリセス領域の幅、即ち、拡張後の凹部の幅に太き(
左右され、この幅を所望のとおりに得られるかどうかは
スペーサのサイドエッチ量をいかに良くコントロールで
きるかにかかつているが、従来の半導体装置の製造方法
は上記のように行pれているので、スペーサのサードエ
ッチングをウェットエツチングで行う場合はそのサイド
エッチ量を良(コントロールする事は困難であり、また
、ドライエツチングを行うとレジスト層もエツチングさ
れて薄くなり、そのためレジスト層上のゲート電極金属
と凹部底面のそれとがつながってしまい、リフトオフの
際に、凹部底面に残したゲート電極金属に突起などの変
形が生じるという問題点があった。
能はリセス領域の幅、即ち、拡張後の凹部の幅に太き(
左右され、この幅を所望のとおりに得られるかどうかは
スペーサのサイドエッチ量をいかに良くコントロールで
きるかにかかつているが、従来の半導体装置の製造方法
は上記のように行pれているので、スペーサのサードエ
ッチングをウェットエツチングで行う場合はそのサイド
エッチ量を良(コントロールする事は困難であり、また
、ドライエツチングを行うとレジスト層もエツチングさ
れて薄くなり、そのためレジスト層上のゲート電極金属
と凹部底面のそれとがつながってしまい、リフトオフの
際に、凹部底面に残したゲート電極金属に突起などの変
形が生じるという問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、スペーサ層のサイドエッチ量のコントロール
が容易で、かつ、エツチングによるレジスト層の膜厚の
減少が少ない半導体装置の製造方法を得ることを目的と
する。
たもので、スペーサ層のサイドエッチ量のコントロール
が容易で、かつ、エツチングによるレジスト層の膜厚の
減少が少ない半導体装置の製造方法を得ることを目的と
する。
この発明に係る半導体装置の製造方法はスペーサ層上に
積層された開口部を有するレジスト層上に保護膜を形成
した後、この保護膜のエツチングと上記開口部からのス
ペーサ層のサードエッチングとを同時に行い、このスペ
ーサ層のサードエッチングは、保護膜がエツチングによ
り、全面的に除去されるまで行うようにしたものである
。
積層された開口部を有するレジスト層上に保護膜を形成
した後、この保護膜のエツチングと上記開口部からのス
ペーサ層のサードエッチングとを同時に行い、このスペ
ーサ層のサードエッチングは、保護膜がエツチングによ
り、全面的に除去されるまで行うようにしたものである
。
この発明に係る半導体装置の製造方法においては、保護
膜がエツチングにより全面的に除去されるまでスペーサ
層のサードエッチングを同時に行うので、スペーサ層の
サイドエッチ量は、スペーサ層のエツチングレートと保
護膜のエツチングレートの比および保護膜の厚さから定
まる量となる。。
膜がエツチングにより全面的に除去されるまでスペーサ
層のサードエッチングを同時に行うので、スペーサ層の
サイドエッチ量は、スペーサ層のエツチングレートと保
護膜のエツチングレートの比および保護膜の厚さから定
まる量となる。。
また、レジスト層は程護膜によって保護されるので、エ
ツチングによる膜厚の減少が少(なる。
ツチングによる膜厚の減少が少(なる。
以下、この発明の一実施例について説明する。
第1図はこの発明の一実施例による半導体装置の製造方
法を示す断面図であり、多段リセス構造の半導体装置に
ついて、その製造工程順齋こ同図(A)〜(C)で示す
。これらの図にわいて、(1)〜(61は第2図の場合
と同様であるので説明は省略する。(9)はレジスト層
(4)上と凹部(6)の底面にチタン(Ti)などで形
成された保護膜である。
法を示す断面図であり、多段リセス構造の半導体装置に
ついて、その製造工程順齋こ同図(A)〜(C)で示す
。これらの図にわいて、(1)〜(61は第2図の場合
と同様であるので説明は省略する。(9)はレジスト層
(4)上と凹部(6)の底面にチタン(Ti)などで形
成された保護膜である。
次に製造工程について説明する。まず、第2図(3)〜
(Qの従来例・と同様の製造工程を実施する。その結果
、第1図に)に示したようになる。次に、図において上
方からチタンなどを蒸着して、第1図(B)のようにレ
ジスト層(4)上と凹部(6ン底血1こ保護膜(9)を
形成する。次工程において保護膜(9)がエッチ膜(9
)は、スペーサ層(3)のエツチングレートと保護膜(
9)のエツチングレートの比に応じて適切な厚さに形成
しておく。保護膜(9)にはエツチングレートの比較的
小さい材質のものを用い、従って、凹部(6)底面の保
護膜(9)がスペーサ層(3)に達する程の厚さを必要
とするようなことにはならない。続いて、ドライエツチ
ング法を用いて保護膜(9)のエツチングとスペーサ層
(3]のサードエッチングを同時に行うが、これは保護
膜(9)が第1図(0のように全面的に除去されるまで
行う。仁の時、レジスト層(4)は保護膜(9)によっ
て保護されるので、膜厚の減少は少ない。なお、保護膜
(9)が除去されたかどうかは、製品になるチップとは
別に図示しない同じ材質、同じ厚さの保護膜を設け、そ
の部分の色の変化をエツチング装置の窓から監視する方
法などにより検知できる。第1図C)は第2図(ハ)の
状態に相当し、その後は、第2図(ト)〜(G)で示し
たのと同様の工程により半導体装置の製造を行う。
(Qの従来例・と同様の製造工程を実施する。その結果
、第1図に)に示したようになる。次に、図において上
方からチタンなどを蒸着して、第1図(B)のようにレ
ジスト層(4)上と凹部(6ン底血1こ保護膜(9)を
形成する。次工程において保護膜(9)がエッチ膜(9
)は、スペーサ層(3)のエツチングレートと保護膜(
9)のエツチングレートの比に応じて適切な厚さに形成
しておく。保護膜(9)にはエツチングレートの比較的
小さい材質のものを用い、従って、凹部(6)底面の保
護膜(9)がスペーサ層(3)に達する程の厚さを必要
とするようなことにはならない。続いて、ドライエツチ
ング法を用いて保護膜(9)のエツチングとスペーサ層
(3]のサードエッチングを同時に行うが、これは保護
膜(9)が第1図(0のように全面的に除去されるまで
行う。仁の時、レジスト層(4)は保護膜(9)によっ
て保護されるので、膜厚の減少は少ない。なお、保護膜
(9)が除去されたかどうかは、製品になるチップとは
別に図示しない同じ材質、同じ厚さの保護膜を設け、そ
の部分の色の変化をエツチング装置の窓から監視する方
法などにより検知できる。第1図C)は第2図(ハ)の
状態に相当し、その後は、第2図(ト)〜(G)で示し
たのと同様の工程により半導体装置の製造を行う。
なお、スペーサ層(3)とレジスト層(4)間の付着力
は弱いので、スペーサ層(3)のサードエッチングにウ
ェットエツチング法を用いる場合はエッチャントである
エツチング液のしみ込みが生じるという問題があるが、
この実施例ではドライエツチング法を用いているのでそ
のような問題はない。
は弱いので、スペーサ層(3)のサードエッチングにウ
ェットエツチング法を用いる場合はエッチャントである
エツチング液のしみ込みが生じるという問題があるが、
この実施例ではドライエツチング法を用いているのでそ
のような問題はない。
また、上記実施例ではスペーサ層にSiNを用いたがS
iol 、 S iONなどを用いてもよいし、更に
、スペーサ層のサイドエラ・チングはRIEで行ったが
、プラズマエツチング、あるいは反応性イオンビームエ
ツチング(RIBE)で行うようにしてもよい。
iol 、 S iONなどを用いてもよいし、更に
、スペーサ層のサイドエラ・チングはRIEで行ったが
、プラズマエツチング、あるいは反応性イオンビームエ
ツチング(RIBE)で行うようにしてもよい。
以上のようにこの発明によれば、レジスト層上に保護膜
を形成し、この保護膜がエツチングにより全面的に除去
されるまでスペーサ層のサードエッチングを同時に行う
ようにしたので、スペーサ層のサイドエッチ量は、スペ
ーサ層のエツチングレートと保護膜のエツチングレート
の比および保護膜の厚さから定まる量となり、従って、
保護膜を適切な膜厚に形成し、エツチングによる保護膜
の除去を監視することにより、スペーサ層のサイドエッ
チ量のコントロールを容易に行うことができ、また、レ
ジスト層は保護膜で保護されるのでエツチングによるレ
ジスト層の膜厚の減少が少くなる効果がある。
を形成し、この保護膜がエツチングにより全面的に除去
されるまでスペーサ層のサードエッチングを同時に行う
ようにしたので、スペーサ層のサイドエッチ量は、スペ
ーサ層のエツチングレートと保護膜のエツチングレート
の比および保護膜の厚さから定まる量となり、従って、
保護膜を適切な膜厚に形成し、エツチングによる保護膜
の除去を監視することにより、スペーサ層のサイドエッ
チ量のコントロールを容易に行うことができ、また、レ
ジスト層は保護膜で保護されるのでエツチングによるレ
ジスト層の膜厚の減少が少くなる効果がある。
第1図はこの発明の一実施例による半導体装置の製造方
法を示す断面図、第2図は従来の半導体レジスト層、(
5月よ開口部、(6月よ凹部、(7)は段部、(8)は
ゲート電極金属、(9月よ保護膜である。 なお、各図中同一符号は同−談たは相当部分を示す。 第1図 代理人 弁理士 大 岩 増 雄 第2図 1事件の表示 平成 1年特許願第028891、 発明の名称 半導体装置の製造方法 3補正をする者 事件との関係 住 所 名 称(6011 4代理人 住 所
法を示す断面図、第2図は従来の半導体レジスト層、(
5月よ開口部、(6月よ凹部、(7)は段部、(8)は
ゲート電極金属、(9月よ保護膜である。 なお、各図中同一符号は同−談たは相当部分を示す。 第1図 代理人 弁理士 大 岩 増 雄 第2図 1事件の表示 平成 1年特許願第028891、 発明の名称 半導体装置の製造方法 3補正をする者 事件との関係 住 所 名 称(6011 4代理人 住 所
Claims (1)
- 基板上に形成された半導体活性層上にスペーサ層、レジ
スト層を順次積層する工程、上記レジスト層に開口部を
形成する工程、上記レジスト層をマスクとしてエッチン
グにより上記スペーサ層を選択的に除去する工程、上記
スペーサ層をマスクとしてエッチングにより上記半導体
活性層に凹部を形成する工程、上記レジスト層上と上記
凹部の底面に保護膜を形成する工程、上記保護膜にエッ
チングを行うと同時に、この保護膜が全面的に除去され
るまで上記スペーサ層にサードエッチングを行う工程、
上記スペーサ層をマスクとしてエッチングにより上記凹
部を拡張すると共に、段部を形成する工程、上記レジス
ト層上と凹部の底面にゲート電極金属を蒸着する工程、
上記レジスト層上のゲート電極金属をリフトオフ法によ
り除去する工程から成る半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2889189A JPH0812870B2 (ja) | 1989-02-08 | 1989-02-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2889189A JPH0812870B2 (ja) | 1989-02-08 | 1989-02-08 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02208944A true JPH02208944A (ja) | 1990-08-20 |
JPH0812870B2 JPH0812870B2 (ja) | 1996-02-07 |
Family
ID=12261020
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2889189A Expired - Lifetime JPH0812870B2 (ja) | 1989-02-08 | 1989-02-08 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0812870B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02264438A (ja) * | 1989-04-04 | 1990-10-29 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
-
1989
- 1989-02-08 JP JP2889189A patent/JPH0812870B2/ja not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02264438A (ja) * | 1989-04-04 | 1990-10-29 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JP2504175B2 (ja) * | 1989-04-04 | 1996-06-05 | 三菱電機株式会社 | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JPH0812870B2 (ja) | 1996-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5807660A (en) | Avoid photoresist lifting by post-oxide-dep plasma treatment | |
JPH02103939A (ja) | 半導体装置の製造方法 | |
JPH02208944A (ja) | 半導体装置の製造方法 | |
JP2944185B2 (ja) | コンタクトエッチング方法 | |
JPH07326621A (ja) | 半導体素子の微細パターン形成方法 | |
JPH03200330A (ja) | 半導体装置の製造方法 | |
JPS59141222A (ja) | 半導体装置の製造方法 | |
JPH03278543A (ja) | 電界効果トランジスタの製造方法 | |
JPS6387741A (ja) | 半導体装置の製造方法 | |
JPH02307231A (ja) | 半導体装置の製造方法 | |
JPH02138751A (ja) | 半導体装置の製造方法 | |
JPH0350837A (ja) | 半導体素子の製造方法 | |
JPS5857737A (ja) | 半導体装置の製造方法 | |
JPH0228333A (ja) | 半導体装置の製造方法 | |
JPH03206625A (ja) | 半導体装置の製造方法 | |
JPS59165425A (ja) | パタ−ン形成方法 | |
JPS63181355A (ja) | 半導体装置 | |
JPS6149437A (ja) | 半導体装置 | |
JPH04196540A (ja) | 半導体装置の製造方法 | |
JPS62177973A (ja) | 半導体装置の製造方法 | |
JPH01157555A (ja) | 層間絶縁膜の形成方法 | |
JPS5953709B2 (ja) | 半導体装置の製造方法 | |
JPS60134482A (ja) | 半導体装置の製造方法 | |
JPH0217649A (ja) | 微細パターン形成方法 | |
JPH0468578A (ja) | 半導体装置の製造方法 |