JPH02205364A - Surface light emission type light emitting diode - Google Patents
Surface light emission type light emitting diodeInfo
- Publication number
- JPH02205364A JPH02205364A JP1025233A JP2523389A JPH02205364A JP H02205364 A JPH02205364 A JP H02205364A JP 1025233 A JP1025233 A JP 1025233A JP 2523389 A JP2523389 A JP 2523389A JP H02205364 A JPH02205364 A JP H02205364A
- Authority
- JP
- Japan
- Prior art keywords
- type
- resistor
- light emitting
- emitting diode
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 17
- 238000005253 cladding Methods 0.000 claims description 28
- 239000000758 substrate Substances 0.000 claims description 14
- 239000000956 alloy Substances 0.000 claims description 3
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical group [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 claims description 3
- 229910045601 alloy Inorganic materials 0.000 claims description 2
- 229910001120 nichrome Inorganic materials 0.000 claims 1
- 238000002347 injection Methods 0.000 abstract description 8
- 239000007924 injection Substances 0.000 abstract description 8
- 239000010410 layer Substances 0.000 description 57
- 239000012535 impurity Substances 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 5
- 239000000969 carrier Substances 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 230000006798 recombination Effects 0.000 description 3
- 238000005215 recombination Methods 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910018487 Ni—Cr Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000013307 optical fiber Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 240000002329 Inga feuillei Species 0.000 description 1
- 241000283986 Lepus Species 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- MBGCACIOPCILDG-UHFFFAOYSA-N [Ni].[Ge].[Au] Chemical compound [Ni].[Ge].[Au] MBGCACIOPCILDG-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Landscapes
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、光フアイバ通信等に用いる半導体発光素子、
特に、面発光型発光ダイオードに関するものである。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a semiconductor light emitting device used in optical fiber communication, etc.
In particular, it relates to surface-emitting light emitting diodes.
第２図は、従来のダブルヘテロ構造を有する面発光型発
光ダイオードであって、発光部に電流狭窄構造が施され
ているものを斜め下方から眺めた斜視断面図である。ｎ
型ＩｎＰ基板６上にｎ型ＩｎＰクラッド層５、ｐ型Ｉｎ
ＧａＡｓＰ活性層１、ｐ型ＩｎＰクラッド層４およびｐ
型Ｉ ｎＧａＡｓＰコンタクト層３がエピタキシャル成
長により形成されている。ｐ型１ ｎＧａＡｓ Ｐコン
タクト層３、ｐ型ＩｎＰクラッド層４、ｐ型１ ｎＧａ
ＡｓＰ活性層１およびｎ型ＩｎＰクラッド層５の一部は
、発光部１２を含む領域を残して円柱状にエツチング除
去されて、電流狭窄構造となっている。この電流狭窄構
造部を含む下側表面には、ｐ型ＩｎＧａＡｓＰコンタク
ト層３の中央部に窓７を有する電流狭窄用絶縁膜１０が
形成され、さらにその上にｐ側電極８が形成さている。FIG. 2 is a perspective cross-sectional view of a conventional surface-emitting type light emitting diode having a double heterostructure, in which a current confinement structure is applied to the light emitting part, as viewed obliquely from below. n
n-type InP cladding layer 5 and p-type InP substrate 6
GaAsP active layer 1, p-type InP cladding layer 4 and p
A type InGaAsP contact layer 3 is formed by epitaxial growth. p-type 1 nGaAs P contact layer 3, p-type InP cladding layer 4, p-type 1 nGa
Parts of the AsP active layer 1 and the n-type InP cladding layer 5 are etched away in a cylindrical shape, leaving a region including the light emitting section 12, resulting in a current confinement structure. A current confinement insulating film 10 having a window 7 at the center of the p-type InGaAsP contact layer 3 is formed on the lower surface including the current confinement structure, and a p-side electrode 8 is further formed thereon.
また、ｎ型ＩｎＰ基板６の他方の表面にはドーナツ状の
ｎ側電極９が形成され、その中央開口部のｎ型ＩｎＰ基
板６表面には図示省略した光ファイバに対して光を集め
る集光用球レンズ１１が設けられている。In addition, a doughnut-shaped n-side electrode 9 is formed on the other surface of the n-type InP substrate 6, and a donut-shaped n-side electrode 9 is formed on the surface of the n-type InP substrate 6 at the central opening to condense light to an optical fiber (not shown). A ball lens 11 is provided.
このような構成において、ｐ側電極８とｎ側電極９の間
に順方向電圧を印加することによりｐｎ接合に少数キャ
リアが注入され、そのときのキャリアの再結合によって
生じる自然放出光がｎ側電極９の開口から取り出される
。In such a configuration, by applying a forward voltage between the p-side electrode 8 and the n-side electrode 9, minority carriers are injected into the p-n junction, and the spontaneous emission light generated by the recombination of the carriers at that time is transferred to the n-side. It is taken out from the opening of the electrode 9.
この発光ダイオードは、禁制帯の大きいｐ型ＩｎＰクラ
ッド層４、ｎ型ＩｎＰクラッド層５、および禁制帯の小
さいｐ型１ ｎＧａＡｓ Ｐ活性層１によってダブルヘ
テロ構造となっており、キャリアをｐ型１ ｎＧａＡｓ
Ｐ活性層１中に閉じ込めることにより高効率化および
高速化が図られている。また、応答速度をさらに向上さ
せるために、ｐ型ＩｎＧａＡｓＰコンタクト層３の電流
注入用窓７と接している部分に選択的に不純物拡散領域
２が設けられている。なお、発光領域１２の周辺部が円
筒状の電流狭窄構造となっているのも、応答速度の向上
を目的としたものである。This light emitting diode has a double heterostructure consisting of a p-type InP cladding layer 4 with a large forbidden band, an n-type InP cladding layer 5, and a p-type 1 nGaAs P active layer 1 with a small forbidden band. nGaAs
By confining P in the active layer 1, high efficiency and high speed are achieved. Further, in order to further improve the response speed, an impurity diffusion region 2 is selectively provided in a portion of the p-type InGaAsP contact layer 3 that is in contact with the current injection window 7. Note that the reason why the peripheral portion of the light emitting region 12 has a cylindrical current confinement structure is also for the purpose of improving the response speed.
ところで、この種の面発光型発光ダイオードは、一般に
サージ電流に弱く、外界からのノイズにより逆耐圧の低
下や素子の壊滅的な破壊が引き起こされることがある。Incidentally, this type of surface-emitting type light-emitting diode is generally susceptible to surge current, and noise from the outside may cause a reduction in reverse breakdown voltage or catastrophic destruction of the device.
そのため、この発光ダイオードを用いる場合には、実装
の際に、この素子と並列に抵抗を接続して、サージ電流
をバイパスさせてしまう等の対策が講じられている。な
お、この抵抗には、印加電圧をオフしたときにｐｎ接合
部に残された過剰な電子と正孔を素早く消滅させる働き
もあり、動作の高速化にも有効である。Therefore, when using this light emitting diode, measures are taken such as connecting a resistor in parallel with this element to bypass the surge current during mounting. Note that this resistor also has the function of quickly extinguishing excess electrons and holes left in the pn junction when the applied voltage is turned off, and is also effective in speeding up the operation.
しかし、このように抵抗を外部接続した場合には、この
抵抗と発光ダイオードとを接続する配線のリアクタンス
成分の影響により、リンギングが生じるという問題があ
った。特に、高速に動作させようとした場合に、このリ
アクタンス成分の影響が非常に大きい。However, when the resistor is externally connected in this way, there is a problem in that ringing occurs due to the reactance component of the wiring connecting the resistor and the light emitting diode. In particular, when trying to operate at high speed, the influence of this reactance component is very large.
また、サージ電流は、発光ダイオードを実装する過程に
おいて流れることがあり、並列抵抗が接続される前にサ
ージ電流が流れてしまえば、やはり素子は破壊されてし
まう。Further, surge current may flow during the process of mounting the light emitting diode, and if the surge current flows before the parallel resistor is connected, the device will be destroyed.
本発明の課題は、このような問題点を解消することにあ
る。An object of the present invention is to solve these problems.
上記課題を解決するために、本発明の面発光型発光ダイ
オードは、電流狭窄構造を形成するために除去された部
分に抵抗体が設けられ、この抵抗体を介して前記ｎ型半
導体と前記ｎ型半導体とが電気的に接続されているもの
である。In order to solve the above problems, the surface emitting type light emitting diode of the present invention is provided with a resistor in a portion removed to form a current confinement structure, and the n-type semiconductor and the n-type semiconductor are connected to each other via the resistor. The type semiconductor is electrically connected.
ｎ型半導体とｎ型半導体とを接続する抵抗体が、発光ダ
イオード本体に取り付けられているので、接続部の配線
によるリアクタンス成分が極めて小さい。また、実装後
の使用時はもちろんのこと、実装時においてサージ電流
が発生しても抵抗体を流れるので、発光ダイオード部分
が破壊されない。Since the resistor that connects the n-type semiconductor to the n-type semiconductor is attached to the light emitting diode body, the reactance component due to the wiring at the connection portion is extremely small. Furthermore, even if a surge current occurs during use as well as during use after mounting, it will flow through the resistor, so the light emitting diode portion will not be destroyed.
第１図（Ａ）は本発明の一実施例を下方から見た斜視断
面図であり、同図（Ｂ）はその部分拡大図である。以下
、製造方法を含めて、本実施例を説明する。FIG. 1(A) is a perspective sectional view of an embodiment of the present invention viewed from below, and FIG. 1(B) is a partially enlarged view thereof. This example will be described below, including the manufacturing method.
まず、ｎ型ＩｎＰｉ板６の上に、液相エピタキシャル成
長法等を用いて、ｎ型ＩｎＰクラッド層５、ｐ型ＩｎＧ
ａＡｓＰ活性層１、ｐ型ＩｎＰクラッド層４およびｐ型
ＩｎＧａＡｓＰコンタクト層３を順次形成する。ｎ型Ｉ
ｎＰ基板６は、キャリア濃度が２ ｘ １０１８ｃＩｎ
−３である。ｎ型ＩｎＰクラッド層５は、層厚が５μｍ
１キヤリア濃度が５×１０１７ｃ１１１−３である。ｐ
型ＩｎＧａＡｓＰ活性層１は、層厚が１μｍ、キャリア
濃度がＩ×１０１８ｃＩｎ−３、バンドギ＋ ツブが０
．９５ｅＶである。ｐＭＩ Ｉ ｎ Ｐクラッド層４は
、層厚が１μｍ１キヤリア濃度が２ ｘ １０１８．、
−３である。ｐ型Ｉ ｎＧａＡｓＰコンタクト層３は、
層厚が０．５μｍ１キヤリア濃度が５ Ｘ １０１ｇＣ
１１１−３、バンドギャップが１、ＯｅＶである。First, an n-type InP cladding layer 5, a p-type InG
An aAsP active layer 1, a p-type InP cladding layer 4, and a p-type InGaAsP contact layer 3 are sequentially formed. n-type I
The nP substrate 6 has a carrier concentration of 2 x 1018cIn
-3. The n-type InP cladding layer 5 has a layer thickness of 5 μm.
1 carrier concentration is 5×1017c111-3. p
The type InGaAsP active layer 1 has a layer thickness of 1 μm, a carrier concentration of I×10 18 cIn-3, and a band gap of 0.
．． It is 95eV. The pMI I n P cladding layer 4 has a layer thickness of 1 μm and a carrier concentration of 2×10 18. ,
-3. The p-type InGaAsP contact layer 3 is
Layer thickness: 0.5μm 1 carrier concentration: 5 x 101gC
111-3, the band gap is 1, OeV.
次に、ｐ型不純物添加による高キヤリア濃度領域２を形
成する。たとえば、プラズマＣＶＤ法等により、ＳｉＮ
等のマスクをｐ型１ ｎＧａＡｓＰコンタクト層３
表面に形成し、その中央部の直径２０μｍ程度の円形領
域をドライエツチングまたはウェットエツチングにより
除去した後、亜鉛の熱拡散を行ことにより、ｐ型不純物
添加領域２が形成される。Next, a high carrier concentration region 2 is formed by adding p-type impurities. For example, by plasma CVD method etc., SiN
P-type 1 nGaAsP contact layer 3
A p-type impurity doped region 2 is formed by forming on the surface and removing a circular region with a diameter of about 20 μm at the center by dry etching or wet etching, and then performing thermal diffusion of zinc.
次に、発光領域１２を含む領域を残してｐ型Ｉ ｎＧａ
Ａｓ Ｐ：ｌンタクト層３、ｐ型ＩｎＰクラッド層４、
ｐ型ＩｎＧａＡｓＰ活性層１およびｎ型ＩｎＰクラッド
層５の一部を除去し、円柱状の電流狭窄構造を形成する
。たとえば、ｐ型ＩｎＧａＡｓＰコンタクト層３の表面
に、まずＳｔＮ 膜をプラズマＣＶＤ法等により成膜す
る。ついで、ｐ型不純物添加領域２と同心の直径１５０
μｍ程度の円形領域以外の部分のＳＩＮ 膜をドライ
エツチングまたはウェットエツチングにより除去する。Next, leaving a region including the light emitting region 12, p-type InGa
As P:l contact layer 3, p-type InP cladding layer 4,
Parts of the p-type InGaAsP active layer 1 and the n-type InP cladding layer 5 are removed to form a columnar current confinement structure. For example, an StN film is first formed on the surface of the p-type InGaAsP contact layer 3 by plasma CVD or the like. Next, a diameter 150 concentric with the p-type impurity doped region 2 is formed.
The portion of the SIN film other than the circular region of about .mu.m is removed by dry etching or wet etching.
その後、塩酸・酢酸・過酸化水素混合液等でｐ型ＩｎＧ
ａＡｓＰコンタクト層３、ｐ型ＩｎＰクラッド層４、ｐ
型１ ｎＧａＡｓ Ｐ活性層１およびｎ型ＩｎＰクラッ
ド層５のウェットエツチングを行うことにより、電流狭
窄構造を形成することができる。なお、本実施例では、
ｎ型ＩｎＰクラッド層５の表面を僅かに除去したところ
でエツチングを止めているが、ｎ型ＩｎＰ基板６が露出
するまで、あるいは、ｎ型ＩｎＰ基板６の途中まで除去
しても良い。After that, p-type InG is processed using a mixture of hydrochloric acid, acetic acid, and hydrogen peroxide
aAsP contact layer 3, p-type InP cladding layer 4, p
By wet etching the type 1 nGaAsP active layer 1 and the n-type InP cladding layer 5, a current confinement structure can be formed. In addition, in this example,
Etching is stopped when the surface of the n-type InP cladding layer 5 is slightly removed, but it may be removed until the n-type InP substrate 6 is exposed or halfway through the n-type InP substrate 6.
次に、露出したｎ型−ＩｎＰクラッド層５（エツチング
量によってはｎ型ＩｎＰ基板６）の上に、リフトオフ法
等により直径１０μｍ程度の金・ゲルマニウム−ニッケ
ル（ＡｕＧｅＮｉ）合金等でできた電極１４を形成する
。Next, an electrode 14 made of a gold-germanium-nickel (AuGeNi) alloy or the like with a diameter of about 10 μm is placed on the exposed n-type InP cladding layer 5 (or n-type InP substrate 6 depending on the amount of etching) using a lift-off method or the like. form.
その後、電流狭窄構造の側面を含む下面全体・に、絶縁
膜、たとえば、ＳｉＮ 膜１５をプラズマ＋ＣＶＤ法
等により成膜する。そして、電極１４の上に、直径５μ
ｍ程度の窓１６をドライエツチングなどにより穿設する
。Thereafter, an insulating film, for example, a SiN 2 film 15, is formed on the entire lower surface including the side surfaces of the current confinement structure by plasma+CVD or the like. Then, on the electrode 14, a diameter of 5μ
A window 16 having a diameter of about m is formed by dry etching or the like.
次に、窓１６とＳｉＮ 膜１５の上に、抵抗体となる
金属材料を蒸着し、その後、リフトオフなどによって不
要部分の蒸着膜を除去することにより、窓１６を介して
電極１４に接続されている抵抗体１３が形成される。抵
抗体１３を、たとえば、ニッケル・クロム（Ｎ Ｌ Ｃ
ｒ）合金系の材料を用いて、厚さ０．２μｍ１幅５μｍ
１長さ１００μｍ程度の抵抗体とすると、その抵抗値は
１００前後となる。Next, a metal material that will become a resistor is deposited on the window 16 and the SiN film 15, and then unnecessary parts of the deposited film are removed by lift-off or the like, so that the metal material is connected to the electrode 14 through the window 16. A resistor 13 is formed. The resistor 13 is made of, for example, nickel chromium (NLC).
r) Using alloy material, thickness 0.2 μm, width 5 μm
If a resistor has a length of about 100 μm, its resistance value will be around 100.
次に、下面全体、すなわち抵抗体１３およびＳｉＮ
膜１５の表面全体に、プラズマＣＶＤ法等によりＳｉＮ
膜１７を形成する。そして、抵抗体１３の一方の端
部（電極１４に対して遠い方）の上に窓１８をドライエ
ツチングなどにより穿設する。Next, the entire lower surface, that is, the resistor 13 and the SiN
SiN is deposited on the entire surface of the film 15 by plasma CVD method or the like.
A film 17 is formed. Then, a window 18 is formed on one end of the resistor 13 (the one farthest from the electrode 14) by dry etching or the like.
次に、ｐ型１ ｎＧａＡｓ Ｐコンタクト層３の表層部
に形成されたｐ型不純物添加領域２の上のＳｉＮ 膜
１５．１７に、直径２０μｍ程度の電流注入用窓７をド
ライエツチングなどにより開口して、ＳｉＮ 膜１５
．１７を電流狭窄用絶縁膜とする。Next, a current injection window 7 with a diameter of about 20 μm is opened in the SiN film 15.17 on the p-type impurity doped region 2 formed in the surface layer of the p-type 1 nGaAs P contact layer 3 by dry etching or the like. Then, SiN film 15
．． 17 is an insulating film for current confinement.
さらに、下面全体、すなわち、ＳｉＮ 膜１７の表面、
電流注入用窓７において露出しているｐ型１ ｎＧａＡ
ｓ Ｐコンタクト層３の表面および窓１８で露出してい
る抵抗体１３の表面にチタン・金（ＴｉＡｕ）などから
なるｐ側電極８を、また、ｎ ＪＪＩ Ｉ ｎ Ｐ基板
６の他方の表面に金・ゲルマニウム・ニッケル（ＡｕＧ
ｅＮｉ）などからなるｎ側電極９をそれぞれ蒸着により
形成する。このとき、０側電極９の中央部は、そこから
光を取り出せるようにするためにウェットエツチングな
どにより除去する。そして、ｎ側電極９の開口部には、
パッケージへの実装後、図示のように集光用球レンズ１
１を装着する。Furthermore, the entire lower surface, that is, the surface of the SiN film 17,
p-type 1 nGaA exposed in current injection window 7
A p-side electrode 8 made of titanium/gold (TiAu) is placed on the surface of the s P contact layer 3 and the surface of the resistor 13 exposed through the window 18, and a p-side electrode 8 made of titanium/gold (TiAu) is placed on the other surface of the n JJI I n P substrate 6. Gold, germanium, nickel (AuG
An n-side electrode 9 made of e.g. eNi) is formed by vapor deposition. At this time, the central portion of the 0-side electrode 9 is removed by wet etching or the like so that light can be extracted therefrom. In the opening of the n-side electrode 9,
After mounting on the package, as shown in the figure, the condensing ball lens 1
Attach 1.
つぎに、本実施例の動作を説明する。Next, the operation of this embodiment will be explained.
ｎ側電極９とｐ側電極８との間に順方向電圧を印加する
と、ｐ側電極８から電流注入用窓７を通り、ｐ型ＩｎＧ
ａＡｓＰ活性層１を経てｎ側電極９に達する電流が流れ
る。このとき、キャリアは、ｐ型１ ｎＧａＡｓ Ｐ活
性層１の中央部付近に注入される。注入された電子と正
孔の一部はｐｎ接合に形成されたコンデンサに蓄えられ
、他は再結合により消滅し、再結合エネルギの一部が光
として放出される。When a forward voltage is applied between the n-side electrode 9 and the p-side electrode 8, current flows from the p-side electrode 8 through the current injection window 7, and p-type InG
A current flows through the aAsP active layer 1 and reaches the n-side electrode 9. At this time, carriers are injected into the vicinity of the center of the p-type 1 nGaAs P active layer 1. Some of the injected electrons and holes are stored in a capacitor formed at the pn junction, and the others are annihilated by recombination, and part of the recombination energy is emitted as light.
電流を下げた後、あるいは、電流の注入を止めた後は、
ｐｎ接合に残された過剰な電子および正孔が抵抗体１３
を介して流れ速やかに消滅する。After lowering the current or stopping the current injection,
Excess electrons and holes left in the pn junction form the resistor 13.
flow through and disappear quickly.
したがって、本実施例の発光ダイオードは、光信号の立
ち下がり時間が非常に短い。Therefore, in the light emitting diode of this example, the fall time of the optical signal is very short.
なお、抵抗体１３は、５ＩＮｘ膜１５を介して素子に直
接設けられているので、外部に接続された抵抗とは異な
り、配線によるリアクタンス成分が極めて小さい。その
ため、高速変調を行った場合にもリンギングなどの影響
を受けにくい。Note that since the resistor 13 is directly provided to the element via the 5INx film 15, the reactance component due to the wiring is extremely small, unlike an externally connected resistor. Therefore, even when high-speed modulation is performed, it is less susceptible to effects such as ringing.
また、サージ電流等が流れた場合には、その電流が抵抗
体１３を流れるため、ダイオード部分が破壊されない。Further, when a surge current or the like flows, the current flows through the resistor 13, so that the diode portion is not destroyed.
抵抗体１３の抵抗値は、１０〜２００ｍＡの電流値にお
いてｌＯ〜５００Ω程度であるように選択される。The resistance value of the resistor 13 is selected to be about 10 to 500Ω at a current value of 10 to 200 mA.
上記実施例において、ｎ型ＩｎＰ基板６のキャリア濃度
は２×１０１８ｃＩＩ＋−３であるが、バルク抵抗によ
る電圧降下が顕著にならない範囲、すなわち１Ｘ１０〜
１×１０１９国−３程度であればよい。In the above embodiment, the carrier concentration of the n-type InP substrate 6 is 2x1018cII+-3, but it is within a range where the voltage drop due to bulk resistance does not become significant, that is, 1x10~
It is sufficient if it is about 1×1019 countries minus 3.
ｎ型ＩｎＰクラッド層５のキャリア濃度は５Ｘ１０１７
ｃ１１１−３であるが、バルク抵抗が顕著にならず、か
つ、トンネルダイオード特性を示さないように５×１０
〜１×１０１９ｃ１１１−３であればよい。また、層厚
は５μｍであるが、これに限定されない。エピタキシャ
ル成長では、層厚が３〜２０μｍの範囲の層を比較的容
易に形成することができる。The carrier concentration of the n-type InP cladding layer 5 is 5×1017
c111-3, but 5 x 10
~1×1019c111-3 is sufficient. Further, the layer thickness is 5 μm, but is not limited to this. By epitaxial growth, a layer having a thickness in the range of 3 to 20 μm can be formed relatively easily.
ｐ型ＩｎＧａＡｓＰ活性層ｌのキャリア濃度はｌＸ１０
１８ＣＩ１１−３であるが、結晶性が良好な１×Ｂ
１０〜Ｉ Ｘ １０ ’ｃｍ−３の範囲であればよい。The carrier concentration of the p-type InGaAsP active layer l is lX10
18CI11-3, but it may be in the range of 1 x B 10 to I x 10' cm-3 with good crystallinity.
層厚は１μｍであるが、注入キャリアの拡散長よりも小
さい０．１〜３μｍであればよい。また、バンドギャッ
プエネルギは０．９５ｅＶであるが、ｎ型ＩｎＰクラッ
ド層５およびｐ型ＩｎＰクラッド層４のそれよりも小さ
い０，７〜１．３ｅＶであればよい。The layer thickness is 1 μm, but it may be 0.1 to 3 μm, which is smaller than the diffusion length of the injected carriers. Further, although the band gap energy is 0.95 eV, it may be 0.7 to 1.3 eV, which is smaller than that of the n-type InP cladding layer 5 and the p-type InP cladding layer 4.
ｐ型ＩｎＰクラッド層４のキャリア濃度は２×１０１８
ＣＩ！１−３であるが、バルク抵抗による電圧降下が顕
著にならない１×１０〜Ｉ Ｘ １０１９ｃｍ−３の範
囲であればよい。また、層厚は１μｍであるが０．５〜
２μｍ程度であればよい。The carrier concentration of the p-type InP cladding layer 4 is 2×1018
CI! 1-3, but it may be within the range of 1 x 10 to I x 1019 cm-3 where the voltage drop due to bulk resistance does not become significant. Also, the layer thickness is 1 μm, but it is 0.5~
The thickness may be about 2 μm.
ｐ型ＩｎＧａＡｓＰコンタクト層３のキャリア濃度は５
Ｘ Ｉ Ｑ １８ｃａＩ−３であるが、バルク抵抗に
よる電圧降下が顕著にならない１×１０１７〜１×１０
１９ｃｏ＋−３の範囲であればよい。層厚は０． ５μ
ｍであるが０．２〜１μｍ程度であればよい。The carrier concentration of the p-type InGaAsP contact layer 3 is 5
X I Q is 18caI-3, but the voltage drop due to bulk resistance is not significant 1 x 1017 to 1 x 10
It may be within the range of 19co+-3. The layer thickness is 0. 5μ
m, but it may be about 0.2 to 1 μm.
バンドギャップエネルギは１．ＯｅＶであるが、オーミ
ック特性が良好にとれる０、７〜１．３５ｅＶであれば
よい。The bandgap energy is 1. Although it is OeV, it may be 0.7 to 1.35 eV, which provides good ohmic characteristics.
ｐ型不純物添加領域２は、高速化のために設けられてい
るものであり、本発明の必須の構成要件ではない。また
、ｐ型不純物添加領域２を設ける場合、上記実施例では
熱拡散によって形成したが、イオン注入等によって形成
しても良い。The p-type impurity doped region 2 is provided for speeding up the operation and is not an essential component of the present invention. Further, when providing the p-type impurity doped region 2, although it was formed by thermal diffusion in the above embodiment, it may be formed by ion implantation or the like.
本実施例は、Ｉ ｎ Ｐ −１ｎ Ｇ ａ Ａ Ｓ Ｐ
系へテロ接合を用いた面発光型発光ダイオードであるが
、たとえば、ＧａＡｓ−ＧａＡｌ Ａｓ系等の他の化合
物半導体を用いても良い。In this example, I n P -1n Ga A S P
Although this is a surface-emitting type light emitting diode using a system heterojunction, other compound semiconductors such as GaAs-GaAl As system may also be used.
以上説明したように、本発明の面発光型発光ダイオード
によれば、ｎ型半導体とｐ型半導体とを接続する抵抗体
が設けられているので、電圧印加を断ったときに、ｐｎ
接合部に残された電子および正孔がこの抵抗体を介して
速やかに流れるので発光の立ち下がり時間が短い。また
、抵抗体が発光ダイオード本体に直接取り付けられてい
るので、接続部の配線によるリアクタンス成分が極めて
小さく、そのために、高速に動作させた場合でもリンギ
ングなどの影響を受けにくい。さらに、抵抗体が素子の
一部として取り付けられているので、実装時においてサ
ージ電流が発生しても抵抗体を流れるので、発光ダイオ
ード部分が破壊されない。As explained above, according to the surface emitting type light emitting diode of the present invention, since a resistor is provided to connect the n-type semiconductor and the p-type semiconductor, when the voltage application is cut off, the pn
Since the electrons and holes left in the junction quickly flow through this resistor, the fall time of light emission is short. Furthermore, since the resistor is directly attached to the light emitting diode main body, the reactance component due to the wiring at the connection part is extremely small, and therefore, even when operated at high speed, it is less susceptible to effects such as ringing. Furthermore, since the resistor is attached as a part of the element, even if a surge current occurs during mounting, it will flow through the resistor and the light emitting diode portion will not be destroyed.
【図面の簡単な説明】
第１図（Ａ）は本発明の一実施例を示す斜視断面図、第
１図（Ｂ）はその部分拡大図、第２図は従来の面発光型
発光ダイオードを示す斜視断面図である。
１−ｐ型ＩｎＧａＡｓＰ活性層、３−ｐ型ＩｎＧａＡｓ
Ｐコンタクト層、４− ｐ 型Ｉ ｎ Ｐクララド層、
５・・・ｎ型ＩｎＰクラッド層、６・・・ｎ型ＩｎＰ基
板、７・・・電流注入用窓、８・・・ｐ側電極、９・・
・ｎ側電極、１３・・・抵抗体、１５．１７・・・Ｓｉ
Ｎｘ膜。
特許出願人 住友電気工業株式会社
代理人弁理士 長谷用 芳 横向
塩 １） 辰 也Ｍ２回[BRIEF DESCRIPTION OF THE DRAWINGS] FIG. 1(A) is a perspective cross-sectional view showing one embodiment of the present invention, FIG. 1(B) is a partially enlarged view thereof, and FIG. 2 is a diagram showing a conventional surface-emitting type light emitting diode. FIG. 1-p-type InGaAsP active layer, 3-p-type InGaAs
P contact layer, 4-p type InP clarad layer,
5... N-type InP cladding layer, 6... N-type InP substrate, 7... Window for current injection, 8... P-side electrode, 9...
・N-side electrode, 13...Resistor, 15.17...Si
Nx film. Patent Applicant: Sumitomo Electric Industries, Ltd. Representative Patent Attorney Yokoyoshi Hase
Salt 1) Tatsuya M2 times
Claims (1)
ｐ型クラッド層およびｐ型コンタクト層が順次形成され
、前記ｐ型コンタクト層から少なくとも前記ｎ型クラッ
ド層に至るまでが部分的に取り除かれて柱状を成してい
るダブルヘテロ構造の面発光型発光ダイオードにおいて
、前記取り除かれた領域に抵抗体が設けられ、この抵抗
体を介して前記ｐ型半導体と前記ｎ型半導体とが電気的
に接続されている面発光型発光ダイオード。 ２、ｎ型半導体基板がｎ型ＩｎＰ基板であり、ｎ型クラ
ッド層がｎ型ＩｎＰクラッド層であり、ｐ型活性層がｐ
型ＩｎＧａＡｓＰ活性層であり、ｐ型クラッド層がｐ型
ＩｎＰクラッド層である請求項１記載の面発光型発光ダ
イオード。 ３、抵抗体がＮｉＣｒ系合金である請求項１または２記
載の面発光型発光ダイオード。[Claims] 1. On an n-type semiconductor substrate, an n-type cladding layer, a p-type active layer,
A double heterostructure surface-emitting type light emitting device in which a p-type cladding layer and a p-type contact layer are sequentially formed, and a portion from the p-type contact layer to at least the n-type cladding layer is partially removed to form a columnar shape. A surface-emitting type light emitting diode in which a resistor is provided in the removed region, and the p-type semiconductor and the n-type semiconductor are electrically connected via the resistor. 2. The n-type semiconductor substrate is an n-type InP substrate, the n-type cladding layer is an n-type InP cladding layer, and the p-type active layer is a p-type InP substrate.
2. The surface-emitting light emitting diode according to claim 1, wherein the active layer is an InGaAsP type active layer and the p-type cladding layer is a p-type InP cladding layer. 3. The surface-emitting light emitting diode according to claim 1 or 2, wherein the resistor is a NiCr alloy.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1025233A JPH02205364A (en) | 1989-02-03 | 1989-02-03 | Surface light emission type light emitting diode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1025233A JPH02205364A (en) | 1989-02-03 | 1989-02-03 | Surface light emission type light emitting diode |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02205364A true JPH02205364A (en) | 1990-08-15 |
Family
ID=12160260
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1025233A Pending JPH02205364A (en) | 1989-02-03 | 1989-02-03 | Surface light emission type light emitting diode |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02205364A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1750309A3 (en) * | 2005-08-03 | 2009-07-29 | Samsung Electro-mechanics Co., Ltd | Light emitting device having protection element |
-
1989
- 1989-02-03 JP JP1025233A patent/JPH02205364A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1750309A3 (en) * | 2005-08-03 | 2009-07-29 | Samsung Electro-mechanics Co., Ltd | Light emitting device having protection element |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5008718A (en) | Light-emitting diode with an electrically conductive window | |
| KR100323997B1 (en) | Light emitting diodes and manufacturing method | |
| US5717226A (en) | Light-emitting diodes and method of manufacturing the same | |
| US5869849A (en) | Light-emitting diodes with high illumination | |
| JP3373561B2 (en) | Light emitting diode | |
| EP0181448B1 (en) | Method of manufacturing a compound semiconductor light-emitting diode | |
| EP1947705A1 (en) | Light-emitting device and method for manufacturing same | |
| JPS5826834B2 (en) | semiconductor laser equipment | |
| JP2008500710A (en) | Method for forming regions of reduced conductivity in semiconductor layers and optoelectronic semiconductor devices | |
| US6103543A (en) | Fabrication of device electrodes in gan and related materials | |
| JP3251603B2 (en) | Semiconductor light emitting device | |
| JPH07202312A (en) | Semiconductor laser embedded structure | |
| US5291033A (en) | Semiconductor light-emitting device having substantially planar surfaces | |
| US5898190A (en) | P-type electrode structure and a semiconductor light emitting element using the same structure | |
| TW202046515A (en) | Infrared led device | |
| JP2001085742A (en) | Semiconductor light emitting element and its manufacturing method | |
| JP2001308379A (en) | Semiconductor light-emitting element and manufacturing method thereof | |
| US20040227141A1 (en) | Light emitting device having a high resistivity cushion layer | |
| JPH02205364A (en) | Surface light emission type light emitting diode | |
| KR100644151B1 (en) | Light-emitting diode device and production method thereof | |
| JP3410166B2 (en) | Red light emitting diode element | |
| JP3966962B2 (en) | Light emitting diode and manufacturing method thereof | |
| JP2002151733A (en) | Light emitting diode and method of manufacturing the same | |
| JPH07254731A (en) | Light emitting element | |
| KR101014720B1 (en) | Manufacturing process of semiconductor laser diode |