JP2001085742A - Semiconductor light emitting element and its manufacturing method - Google Patents
Semiconductor light emitting element and its manufacturing methodInfo
- Publication number
- JP2001085742A JP2001085742A JP26369599A JP26369599A JP2001085742A JP 2001085742 A JP2001085742 A JP 2001085742A JP 26369599 A JP26369599 A JP 26369599A JP 26369599 A JP26369599 A JP 26369599A JP 2001085742 A JP2001085742 A JP 2001085742A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- light emitting
- substrate
- transparent electrode
- current blocking
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Led Devices (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は半導体発光素子及び
半導体発光素子の製造方法に関わる。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor light emitting device and a method for manufacturing a semiconductor light emitting device.
【０００２】[0002]
【従来の技術】図８は発光ダイオードの一般的な構成を
示す断面図である。図８に示すように発光ダイオード８
１は基板８２上に第１クラッド層８３、活性層８４、第
２クラッド層８５が順次積層される構造を含む。この基
板８２と第２クラッド層８５にそれぞれ電気的に接続さ
れる下部電極８６と、上部電極８７が設けられている。
この電極間に動作電流を流すことによって上記活性層８
４内で発生した光を第２クラッド層８５側から取り出
す。2. Description of the Related Art FIG. 8 is a sectional view showing a general structure of a light emitting diode. As shown in FIG.
Reference numeral 1 denotes a structure in which a first cladding layer 83, an active layer 84, and a second cladding layer 85 are sequentially stacked on a substrate 82. A lower electrode 86 electrically connected to the substrate 82 and the second cladding layer 85 and an upper electrode 87 are provided.
By flowing an operating current between the electrodes, the active layer 8 is formed.
The light generated in 4 is extracted from the second cladding layer 85 side.
【０００３】上記のように第２クラッド層８５側からの
面発光として光が取り出されるとき、上部電極８７に光
が遮られる。よって上部電極８７直下に流れようとする
動作電流をなるべく少なくしなければ発光効率が低下す
る。そこで上部電極８７直下に電流ブロック層８８を設
けて無駄になる電流を制限する。As described above, when light is extracted as surface light from the second cladding layer 85 side, the light is blocked by the upper electrode 87. Therefore, the luminous efficiency is reduced unless the operating current flowing just below the upper electrode 87 is reduced as much as possible. Therefore, a current block layer 88 is provided immediately below the upper electrode 87 to limit a wasteful current.
【０００４】発光ダイオードはこのような電流ブロック
層８８により光を取り出す部分、例えば上部電極８７下
方の周囲の領域に電流が集中して流れるような電流狭窄
構造を形成する。これにより発光効率を高める。The light emitting diode forms a current confinement structure in which current flows intensively in a portion where light is extracted by the current blocking layer 88, for example, in a peripheral region below the upper electrode 87. Thereby, the luminous efficiency is increased.
【０００５】また上記電流ブロック層８８は第２クラッ
ド層８５と共にＩＴＯからなる透明電極８９で覆われ
る。この透明電極８９は電流ブロック層８８上方の上部
電極８７と第２クラッド層８５とを電気的に接続し、か
つ光を通すための電極である。また、第２クラッド層８
５と透明電極８９間には電流拡散層９０及びコンタクト
層９１が設けられている。The current blocking layer 88 is covered with a transparent electrode 89 made of ITO together with the second cladding layer 85. The transparent electrode 89 is an electrode for electrically connecting the upper electrode 87 above the current blocking layer 88 and the second cladding layer 85 and transmitting light. The second cladding layer 8
A current diffusion layer 90 and a contact layer 91 are provided between the first electrode 5 and the transparent electrode 89.
【０００６】このような発光ダイオード８１は以下のプ
ロセスを経て製造される。[0006] Such a light emitting diode 81 is manufactured through the following process.
【０００７】まず、基板８２上に第１クラッド層８３、
活性層８４、第２クラッド層８５、電流拡散層９０及び
コンタクト層９１をエピタキシャル成長法により順次形
成し、さらに電流ブロック層８８をエピタキシャル成長
法にて成膜後、汚染の少ないウエットエッチングによっ
て形成する。First, a first cladding layer 83 is formed on a substrate 82.
The active layer 84, the second cladding layer 85, the current diffusion layer 90, and the contact layer 91 are sequentially formed by the epitaxial growth method, and the current block layer 88 is formed by the epitaxial growth method, and then formed by wet etching with less contamination.
【０００８】次に電流ブロック層８８及びコンタクト層
９１表面にオーミック接触用金属例えばＺｎを含むＡｕ
等を積層した後、スパッタ法などで約１５０℃で透明電
極８９を成膜する。さらに透明電極８９上に上部電極８
７形成した後、基板８２の裏面をラッピングし、前記ラ
ッピングした面に下部電極８６を形成し、さらに最終的
にオーミック接触をとるための３５０℃〜４００℃の熱
処理を施すというものである。Next, an ohmic contact metal such as Au containing Zn is formed on the surfaces of the current block layer 88 and the contact layer 91.
Then, the transparent electrode 89 is formed at about 150 ° C. by a sputtering method or the like. Further, the upper electrode 8 is placed on the transparent electrode 89.
After the formation of the substrate 7, the back surface of the substrate 82 is wrapped, a lower electrode 86 is formed on the wrapped surface, and a heat treatment at 350 to 400 ° C. is finally performed to make ohmic contact.
【０００９】このような発光ダイオード８１の基板８２
としてはこのエピ膜の結晶性を良好にするために、単位
面指数を表す面、例えば（１００）面から［０１１］方
向に数度傾けた切断面のウエハ基板を用いる。このよう
な基板をオフ基板（ｏｆｆａｘｉｓ基板）と呼ぶ。オフ
基板は原子配列のステップが表面に現れているもので成
長膜の結晶性が良好となる。The substrate 82 of such a light emitting diode 81
In order to improve the crystallinity of the epitaxial film, a wafer substrate having a cut surface inclined several degrees in the [011] direction from the (100) plane to improve the crystallinity of the epi film is used. Such a substrate is referred to as an off substrate (offaxis substrate). The off-substrate has an atomic arrangement step on the surface, so that the grown film has good crystallinity.
【００１０】しかしながら上記方法で得られた発光ダイ
オードは発光特性が通電時間を経る毎にしたがって低下
する、といった問題点があった。[0010] However, the light emitting diode obtained by the above method has a problem that the light emitting characteristics decrease as time passes.
【００１１】本発明者らは、発光ダイオードの発光特性
が通電時間を経る毎にしたがって低下する、といった問
題点の原因について鋭意研究した結果、以下の２つの原
因があることを見出した。The present inventors have conducted intensive studies on the cause of the problem that the light-emitting characteristics of the light-emitting diode decrease with the passage of current, and as a result, have found the following two causes.
【００１２】第１の原因は基板の結晶状態に起因して、
同一素子内において透明電極の形成状態が異なる部分が
形成されることにあった。The first cause is due to the crystal state of the substrate.
There is a point that a portion where a transparent electrode is formed in a different state is formed in the same element.
【００１３】先に述べたごとく、発光ダイオードではこ
のエピ膜の結晶性を良好にするためにオフ基板を用い
る。As described above, an off-substrate is used in a light emitting diode in order to improve the crystallinity of the epitaxial film.
【００１４】図９（ａ）には前記オフ基板の各方向に露
出する面方位を示す平面図、図９（ｂ）は前記オフ基板
を素子形状に切り出した場合各方向に露出する面方位を
示す平面図である。FIG. 9A is a plan view showing plane orientations exposed in each direction of the off-substrate. FIG. 9B is a plan view showing plane orientations exposed in each direction when the off-substrate is cut into an element shape. FIG.
【００１５】図９（ａ）に示すようにオフ基板において
はその方向によって露出する面方位が異なっており、特
に（０１１）（０１１）面をＪＵＳＴ面、（０１１）
（０１１）面をＯＦＦ面と称し、基板の方向によってＪ
ＵＳＴ面とＯＦＦ面が露出する方向がある。（面指数の
アンダーラインは上にバーを付すのと同じ） 前記オフ基板を素子形状に切り出した場合も当然に側面
に露出する面方位は方向により異なっており、図９
（ｂ）に示すようにＪＵＳＴ面が露出する方向と、ＯＦ
Ｆ面が露出する方向がある。[0015] In the off-substrate as shown in FIG. 9 (a) has different surface orientation exposed by its direction, in particular (01 1) (0 1 1 ) JUST surface plane, (011)
The (0 11 ) plane is referred to as an OFF plane, and J depends on the direction of the substrate.
There is a direction in which the UST plane and the OFF plane are exposed. (The underline of the plane index is the same as the bar on the top.) When the off-substrate is cut into an element shape, the plane direction exposed on the side surface is naturally different depending on the direction.
The direction in which the JUST surface is exposed as shown in FIG.
There is a direction in which the F surface is exposed.
【００１６】一方図１０（ａ）は図８に示す発光ダイオ
ードをＪＵＳＴ面側から見た断面図及び図１０（ｂ）は
図８に示す発光ダイオードをＯＦＦ面側から見た断面図
を示す。前記オフ基板８２を用いて電流ブロック層８８
をエピタキシャル成長させ、ウエットエッチングにより
加工すると電流ブロック層８８の断面形状はＪＵＳＴ面
側は順メサ形状、ＯＦＦ面側は逆メサ形状を呈する。図
１０（ａ）にはＪＵＳＴ面側に向いた順メサ形状の電流
ブロック層８８の側部が現れており、このような電流ブ
ロック層の順メサ形状の側部は薄い透明電極８９のカバ
レッジを安定なものとする。図１０（ｂ）にはＯＦＦ面
側に向いた逆メサ形状の電流ブロック層８８の側部が現
れており、このような電流ブロック層８８の逆メサ形状
の側部は薄い透明電極８９のカバレッジを不安定なもの
とする。FIG. 10A is a sectional view of the light emitting diode shown in FIG. 8 as viewed from the JUST plane side, and FIG. 10B is a sectional view of the light emitting diode shown in FIG. 8 as viewed from the OFF plane side. The current blocking layer 88 is formed using the off-substrate 82.
Is epitaxially grown and processed by wet etching, the cross-sectional shape of the current block layer 88 exhibits a forward mesa shape on the JUST surface side and an inverted mesa shape on the OFF surface side. FIG. 10A shows a side portion of the forward mesa-shaped current block layer 88 facing the JUST surface side. Such a forward mesa-shaped side portion of the current block layer reduces the coverage of the thin transparent electrode 89. Be stable. FIG. 10B shows a side portion of the inverted mesa-shaped current block layer 88 facing the OFF surface side, and the inverted mesa-shaped side portion of the current block layer 88 covers the thin transparent electrode 89. To be unstable.
【００１７】従って透明電極８９の上記電流ブロック層
８８側面部が順メサ形状ではカバレッジが良くなるが、
逆メサ形状では悪くなる。Therefore, when the side surface of the current blocking layer 88 of the transparent electrode 89 has a forward mesa shape, the coverage is improved.
It becomes worse with an inverted mesa shape.
【００１８】このためカバレッジの良いＪＵＳＴ面側の
透明電極８９に電流が集中する。この結果、ＪＵＳＴ面
側はＯＦＦ面側に比べて所定の発光強度を有する発光出
力の得られる時間が短くなってしまうという問題が生じ
る。すなわち発光ダイオードとして使用中ＪＵＳＴ面側
の劣化が早く進み、やがてはＯＦＦ面側の正常な発光と
比べてＪＵＳＴ面側が先に暗くなる現象が起こり、結局
発光ダイオードの発光特性が通電時間を経る毎にしたが
って低下する。For this reason, current concentrates on the transparent electrode 89 on the JUST surface side having good coverage. As a result, there arises a problem that the time during which a light emission output having a predetermined light emission intensity can be obtained on the JUST surface side is shorter than that on the OFF surface side. In other words, when the LED is used as a light emitting diode, the deterioration on the JUST surface side proceeds rapidly, and eventually the phenomenon occurs that the JUST surface side becomes darker than the normal light emission on the OFF surface side. Decreases in accordance with
【００１９】一方、第２の原因は、透明電極８９の形成
条件にあった。透明電極８９を成膜温度を１５０℃もの
高温条件で成膜すると成膜後の透明電極８９に約６００
ＭＰａもの圧縮応力という膜ストレスがかかる。その膜
ストレスに起因して発光ダイオードの通電時にコンタク
ト層と透明電極８９との界面に存在するオーミック接触
用金属が活性層方向に拡散して非発光センターとして働
くため半導体発光素子の通電時の発光特性を低下させ
る。On the other hand, the second cause was the condition for forming the transparent electrode 89. When the transparent electrode 89 is formed at a high film forming temperature of 150 ° C., about 600
A film stress called a compressive stress of MPa is applied. Due to the film stress, the ohmic contact metal existing at the interface between the contact layer and the transparent electrode 89 diffuses in the direction of the active layer when the light emitting diode is energized and acts as a non-emission center. Deteriorate characteristics.
【００２０】[0020]
【発明が解決しようとする課題】本発明は上記問題点を
解決するためになされたもので、長時間発光特性が持続
する長寿命の半導体発光素子を提供することを目的とす
る。SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide a long-life semiconductor light-emitting device having long-lasting light-emitting characteristics.
【００２１】[0021]
【課題を解決するための手段】第１の発明は、基板上に
設けられた第１クラッド層、活性層、第２クラッド層の
順序の積層体と、前記基板の前記積層体が設けられた面
と反対側の面に接続する下部電極と、前記積層体上に部
分的に設けられた電流ブロック層と、前記積層体上に電
流ブロック層と同一平面を形成するよう設けられかつ前
記電流ブロック層と異なる型の半導体からなる平坦化層
と、前記電流ブロック層及び前記平坦化層で形成される
面上に設けられた透明電極と、前記透明電極に接続する
上部電極とを具備することを特徴とする半導体発光素子
である。According to a first aspect of the present invention, there is provided a laminate comprising a first clad layer, an active layer, and a second clad layer provided on a substrate in this order, and the laminate of the substrate is provided. A lower electrode connected to the surface opposite to the surface, a current block layer partially provided on the laminate, and the current block provided on the laminate to form the same plane as the current block layer. A flattening layer made of a semiconductor of a different type from a layer, a transparent electrode provided on a surface formed by the current blocking layer and the flattening layer, and an upper electrode connected to the transparent electrode. This is a semiconductor light-emitting element.
【００２２】第２の発明は、基板上に設けられた第１ク
ラッド層、活性層、第２クラッド層の順序の積層体と電
流ブロック層との積層体上に成膜されたオーミック接触
用金属層上に透明電極を成膜する工程を含む半導体発光
素子の製造方法において、前記透明電極の成膜を１５℃
以上１００℃以下の温度で行うことを特徴とする半導体
発光素子の製造方法である。According to a second aspect of the present invention, there is provided a metal for ohmic contact formed on a laminated body of a first clad layer, an active layer, a second clad layer, and a current block layer provided on a substrate. In a method for manufacturing a semiconductor light emitting device including a step of forming a transparent electrode on a layer, the transparent electrode is formed at 15 ° C.
A method for manufacturing a semiconductor light emitting device, which is performed at a temperature of 100 ° C. or lower.
【００２３】上記第１の発明は、前記第１の原因に対す
るもので、第１クラッド層、活性層、第２クラッド層の
順序の積層体上に電流ブロック層の他に電流ブロック層
と同一平面を形成するよう設けられた、前記電流ブロッ
ク層と異なる型の半導体からなる平坦化層を形成し、前
記電流ブロック層及び前記平坦化層で形成される面上に
形成される透明電極を形成することにより、透明電極を
平坦に形成できるため、透明電極に部分的に電流が集中
する現象が抑えられる。この結果、発光ダイオードとし
て使用中に部分的な劣化の偏りを抑え、長時間所定の発
光強度が得られ、製品寿命の増大につながる。The first aspect of the present invention is directed to the first cause, in which the first cladding layer, the active layer, and the second cladding layer are arranged on the same order of plane as the current blocking layer in addition to the current blocking layer. Forming a flattening layer made of a semiconductor of a different type from the current blocking layer, and forming a transparent electrode formed on a surface formed by the current blocking layer and the flattening layer. Thereby, the transparent electrode can be formed flat, so that the phenomenon that current is partially concentrated on the transparent electrode can be suppressed. As a result, the bias of partial deterioration during use as a light emitting diode is suppressed, a predetermined light emission intensity is obtained for a long time, and the product life is extended.
【００２４】一方上記第２の発明は、第２の原因に対す
るもので透明電極の成膜温度を１００℃以下とすること
により、透明電極の膜ストレスを低減させ、オーミック
接触用金属の活性層方向への拡散を抑える。それにより
動作領域に一様に均一な電流が流れ、長時間所定の発光
強度が得られ製品寿命の増大につながる半導体発光素子
が提供できる。On the other hand, the second aspect of the present invention is directed to a second cause, in which the film stress of the transparent electrode is reduced to 100 ° C. or less, so that the film stress of the transparent electrode is reduced. Reduce the spread to As a result, a semiconductor light emitting device can be provided in which a uniform current flows uniformly in the operation region, a predetermined light emitting intensity can be obtained for a long time, and a product life can be extended.
【００２５】[0025]
【発明の実施の形態】まず、第１の発明について説明す
る。DESCRIPTION OF THE PREFERRED EMBODIMENTS First, the first invention will be described.
【００２６】本発明の第１の発明の半導体発光素子の一
構成例を図１を参照して示す。図１に示すように発光ダ
イオード１は基板２上に第１クラッド層３、活性層４、
第２クラッド層５が順次積層される積層体を含む。この
基板２と第２クラッド層５にそれぞれ電気的に接続され
る下部電極６と、上部電極７が設けられている。この電
極間に動作電流を流すことによって上記活性層４内で発
生した光を第２クラッド層５側から取り出す。One configuration example of the semiconductor light emitting device of the first invention of the present invention is shown with reference to FIG. As shown in FIG. 1, a light emitting diode 1 has a first cladding layer 3, an active layer 4,
The second clad layer 5 includes a stacked body in which the second clad layer 5 is sequentially stacked. A lower electrode 6 electrically connected to the substrate 2 and the second cladding layer 5 and an upper electrode 7 are provided. Light generated in the active layer 4 is extracted from the second cladding layer 5 by passing an operating current between the electrodes.
【００２７】上記のように第２クラッド層５側からの面
発光として光が取り出されるとき、上部電極７に光が遮
られる。よって上部電極７直下に流れようとする動作電
流をなるべく少なくしなければ発光効率が低下する。そ
こで上部電極７と前記積層体間に上部電極外周と同じか
より大きい外周の電流ブロック層８を設けて無駄になる
電流を制限し、これにより発光効率を高める。When light is extracted as surface emission from the second cladding layer 5 side as described above, the light is blocked by the upper electrode 7. Therefore, the luminous efficiency is reduced unless the operating current flowing immediately below the upper electrode 7 is reduced as much as possible. Therefore, a current block layer 8 having an outer periphery equal to or larger than the outer periphery of the upper electrode is provided between the upper electrode 7 and the stacked body to limit a wasteful current, thereby improving luminous efficiency.
【００２８】また上部電極７と前記積層体間には電流ブ
ロック層８の他に電流ブロック層８の少なくとも上部電
極７に対向する面と略同一平面を形成するよう設けられ
た平坦化層９が形成されている。平坦化層９は前記電流
ブロック層８と異なる型の半導体からなる。In addition to the current blocking layer 8, between the upper electrode 7 and the laminated body, there is provided a planarizing layer 9 provided so as to form at least substantially the same plane as the surface of the current blocking layer 8 facing the upper electrode 7. Is formed. The planarizing layer 9 is made of a semiconductor of a different type from the current blocking layer 8.
【００２９】電流ブロック層８と平坦化層９で形成され
る面は透明電極１０で覆われる。この透明電極は１０は
電流ブロック層８上方の上部電極７と第２クラッド層５
とを電気的に接続し、かつ光を通すための電極である。
平坦化層９が存在するため、透明電極１０は平坦に形成
することができる。そのため透明電極１０に部分的に電
流が集中する現象が抑えられる。この結果、発光ダイオ
ードとして使用中に部分的な劣化の偏りを抑え、長時間
所定の発光強度が得られ、製品寿命の増大につながる。The surface formed by the current blocking layer 8 and the flattening layer 9 is covered with a transparent electrode 10. The transparent electrode 10 includes an upper electrode 7 above the current blocking layer 8 and a second cladding layer 5.
Are electrically connected to each other and an electrode for transmitting light.
Since the planarizing layer 9 exists, the transparent electrode 10 can be formed flat. Therefore, the phenomenon that current is partially concentrated on the transparent electrode 10 is suppressed. As a result, the bias of partial deterioration during use as a light emitting diode is suppressed, a predetermined light emission intensity is obtained for a long time, and the product life is extended.
【００３０】また、第２クラッド層５と透明電極１０間
には電流拡散層１１が設けられ、電流拡散層１１表面に
電流ブロック層８及び平坦化層９が設けられていること
が望ましい。Preferably, a current diffusion layer 11 is provided between the second cladding layer 5 and the transparent electrode 10, and a current blocking layer 8 and a planarization layer 9 are provided on the surface of the current diffusion layer 11.
【００３１】電流拡散層１１と透明電極１０との接触を
良好にするために平坦化層９の少なくとも一部の層とし
てコンタクト層１２が設けられていても良い。このとき
コンタクト層１２は透明電極１０側に設けられる。In order to improve the contact between the current diffusion layer 11 and the transparent electrode 10, a contact layer 12 may be provided as at least a part of the flattening layer 9. At this time, the contact layer 12 is provided on the transparent electrode 10 side.
【００３２】また、基板２と第１クラッド層３との間に
反射層（図示せず）を設けても良い。Further, a reflection layer (not shown) may be provided between the substrate 2 and the first cladding layer 3.
【００３３】上記本発明の第１の発明に係る半導体発光
素子の製造方法を図２を用い、図１の半導体発光素子の
構成を代表して説明する。A method of manufacturing the semiconductor light emitting device according to the first aspect of the present invention will be described with reference to FIG.
【００３４】まず、図２（ａ）に示す如く、例えばＮ型
の基板２上に例えばＮ型の第１クラッド層３、Ｐ型の活
性層４、Ｐ型の第２クラッド層５、Ｐ型の電流拡散層１
１、Ｎ型の電流ブロック層８を順次、好ましくは同一バ
ッチで結晶成長させる。さらに電流拡散層１１と電流ブ
ロック層８との間にエッチングストップ層を同様に形成
することが望ましい。（図示せず） 結晶成長方法としてはＬＰＥ法（Ｌｉｑｕｉｄ Ｐｈａ
ｓｅ Ｅｐｉｔａｘｙ）、ＭＯＣＶＤ法（Ｍｅｔａｌ
Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅ
ｐｏｓｉｔｉｏｎ）、ＭＢＥ法（Ｍｏｌｅｃｕｌｅｒ
Ｂｅａｍ Ｅｐｉｔａｘｙ）、ＶＰＥ法（Ｖａｐｏｒ
Ｐｈａｓｅ Ｅｐｉｔａｘｙ）等が挙げられる。First, as shown in FIG. 2A, for example, an N-type first cladding layer 3, a P-type active layer 4, a P-type second cladding layer 5, a P-type Current spreading layer 1
1. N-type current blocking layers 8 are grown sequentially, preferably in the same batch. Further, it is desirable to similarly form an etching stop layer between the current diffusion layer 11 and the current block layer 8. (Not shown) As a crystal growth method, an LPE method (Liquid Pha
se Epitaxy), MOCVD method (Metal
Organic Chemical Vapor De
position), MBE method (Moleculer)
Beam Epitaxy), VPE method (Vapor
Phase Epitaxy).
【００３５】上記基板２、第１クラッド層３、活性層
４、第２クラッド層５、電流拡散層１１、電流ブロック
層８は発光色に応じて選ばれるが一例を示す。基板２は
第１クラッド層３、活性層４、第２クラッド層５、電流
拡散層１１、電流ブロック層８の結晶性を良好にするた
めに、単位面指数を示す面方位から所定の角度傾けた切
断面（主表面）を有する基板（オフ基板）を用いる。例
えばＧａＡｓ基板が用いられ、導電型はＮ型が挙げられ
る。第１クラッド層３の組成はＮ型になるドーパントを
含有するＡｌＧａＩｎＰやＩｎＡｌＰが挙げられる。活
性層４は上記第１クラッド層３とは組成比の異なるＡｌ
ＧａＩｎＰであり、バンドギャップを第１クラッド層３
より小さいものが挙げられる。また、活性層４はノンド
ープあるいはわずかにＰ型になるドーパントを含有する
ものが挙げられる。第２クラッド層５は、上記第１クラ
ッド層３と同じ組成比のＰ型になるドーパントを含有す
るＡｌＧａＩｎＰやＩｎＡｌＰが挙げられる。第２クラ
ッド層３の上の電流拡散層１１は例えばＰ型ＧａＡｌＡ
ｓが挙げられる。電流ブロック層８としては例えばＮ型
Ｉｎ０．５（Ｇａ１−ｘＡｌｘ）０．５Ｐ；１＞ｘ＞
０．５）が挙げられる。また、電流拡散層１１と電流ブ
ロック層８との間に形成するエッチングストップ層とし
てはＰ型ＧａＡｓ、あるいはＰ型Ｉｎ０．５Ｇａ０．５
Ｐが挙げられる。その際ドーパント濃度は１Ｅ１８ｃｍ
−３程度であることが望ましい。The substrate 2, the first cladding layer 3, the active layer 4, the second cladding layer 5, the current spreading layer 11, and the current blocking layer 8 are selected according to the emission color, but an example is shown. In order to improve the crystallinity of the first cladding layer 3, the active layer 4, the second cladding layer 5, the current spreading layer 11, and the current blocking layer 8, the substrate 2 is inclined at a predetermined angle from a plane orientation indicating a unit plane index. A substrate (off-substrate) having a cut surface (main surface) is used. For example, a GaAs substrate is used, and the conductivity type is N-type. The composition of the first cladding layer 3 is, for example, AlGaInP or InAlP containing an N-type dopant. The active layer 4 is made of Al having a different composition ratio from the first cladding layer 3.
GaInP, and the band gap is set to the first cladding layer 3.
Smaller ones. The active layer 4 may be a non-doped or slightly P-type containing dopant. The second cladding layer 5 is made of AlGaInP or InAlP containing a P-type dopant having the same composition ratio as that of the first cladding layer 3. The current spreading layer 11 on the second cladding layer 3 is, for example, P-type GaAlA.
s. As the current block layer 8, for example, N-type In 0.5 (Ga 1-x Al x ) 0.5 P; 1>x>
0.5). Further, as an etching stop layer formed between the current diffusion layer 11 and the current block layer 8, P-type GaAs or P-type In 0.5 Ga 0.5
P. At that time, the dopant concentration was 1E18 cm.
It is desirable to be about -3 .
【００３６】次に図２（ｂ）に示すように酸化膜１３を
例えばＣＶＤ法で電流ブロック層８上に形成し、フォト
リソグラフィ技術を用いて形成した図示しないレジスト
マスクに従って酸化膜１３をエッチングしてパターンニ
ングする。酸化膜の組成としてはシリコン酸化膜が選択
エピ成長時に安定でありマスク除去が容易であるため望
ましい。酸化膜１３の厚さは１００〜１００００オング
ストロームであることが望ましい。Next, as shown in FIG. 2B, an oxide film 13 is formed on the current block layer 8 by, for example, a CVD method, and the oxide film 13 is etched according to a resist mask (not shown) formed by photolithography. To pattern. The composition of the oxide film is desirable because the silicon oxide film is stable during selective epitaxial growth and the mask can be easily removed. It is desirable that the thickness of oxide film 13 be 100 to 10000 angstroms.
【００３７】次に図２（ｃ）に示すように引き続き酸化
膜１３をマスクとして電流ブロック層８をエッチングす
る。Next, as shown in FIG. 2C, the current block layer 8 is etched using the oxide film 13 as a mask.
【００３８】次に図２（ｄ）に示すように酸化膜１３を
そのままマスクとして使用し、前述した結晶成長法のい
ずれかを用いて選択エピ成長により平坦化層９を電流ブ
ロック層８と同じ高さにまで成長させる。平坦化層９は
電流ブロック層と異なる型の半導体からなる。平坦化層
９の少なくとも一部の層としてコンタクト層１２を設け
ることが望ましい。このときコンタクト層１２は透明電
極１０側に設ける。平坦化層９のうちコンタクト層１２
の組成は例えばＰ型ＧａＡｓが挙げられる。特にＺｎを
約１×１０１８ｃｍ−３の濃度でドープしたものが望ま
しい。また、平坦化層９のうちコンタクト層１２以外の
層は電流ブロック層８と同組成で異なる型の半導体から
なることが望ましい。平坦化層９のうちコンタクト層１
２以外の層は例えばＰ型Ｉｎ０．５（Ｇａ１−ｘＡ
ｌｘ）０．５Ｐ；１＞ｘ＞０．５）が挙げられる。ドー
パント濃度は１×１０１８ｃｍ−３程度であることが望
ましい。Next, as shown in FIG. 2D, using the oxide film 13 as a mask as it is, the planarizing layer 9 is made the same as the current blocking layer 8 by selective epi growth using any of the crystal growth methods described above. Grow to height. The flattening layer 9 is made of a semiconductor of a type different from that of the current blocking layer. It is desirable to provide the contact layer 12 as at least a part of the flattening layer 9. At this time, the contact layer 12 is provided on the transparent electrode 10 side. Contact layer 12 of planarization layer 9
Is, for example, P-type GaAs. Particularly, Zn doped at a concentration of about 1 × 10 18 cm −3 is desirable. It is desirable that layers other than the contact layer 12 in the planarization layer 9 be made of a semiconductor having the same composition and a different type as the current block layer 8. Contact layer 1 of planarization layer 9
Layers other than 2 are, for example, P-type In 0.5 (Ga 1-x A
l x ) 0.5P; 1>x> 0.5). The dopant concentration is desirably about 1 × 10 18 cm −3 .
【００３９】次に図２（ｅ）に示すように酸化膜１３を
全面剥離し、次に電流ブロック層８及び平坦化層９にて
形成される面上にさらにオーミック接触用金属層（図示
しないが１〜１０ｎｍ）を積層した後、透明電極１０を
被覆する。Next, as shown in FIG. 2E, the entire surface of the oxide film 13 is peeled off, and then a metal layer for ohmic contact (not shown) is formed on the surface formed by the current blocking layer 8 and the flattening layer 9. Is 1 to 10 nm), and then the transparent electrode 10 is covered.
【００４０】オーミック接触用金属としては例えばＺ
ｎ、少なくともＺｎを含む合金、好ましくはＺｎを含む
Ａｕなどが挙げられ、またＡｕ／Ｚｎ／Ａｕの積層アロ
イであってもよい。As the ohmic contact metal, for example, Z
n, an alloy containing at least Zn, preferably Au containing Zn, etc., and a laminated alloy of Au / Zn / Au may be used.
【００４１】透明電極１０は、例えばインジウム（Ｉ
ｎ）、すず（Ｓｎ）酸化物の膜（ＩＴＯ膜と称する）が
挙げられ、真空技術を用いた真空蒸着法やスパッタ法に
より形成する。このとき透明電極１０の成膜温度（基板
温度）は１５℃以上１００℃以下の温度で行うことが望
ましい。それにより長時間高い発光強度が得られる。The transparent electrode 10 is made of, for example, indium (I
n) and a tin (Sn) oxide film (referred to as an ITO film). The film is formed by a vacuum evaporation method or a sputtering method using a vacuum technique. At this time, the film formation temperature (substrate temperature) of the transparent electrode 10 is desirably set at a temperature of 15 ° C. or more and 100 ° C. or less. Thereby, a high luminescence intensity can be obtained for a long time.
【００４２】次に図２（ｆ）に示すように上部電極７と
なるメタル例えばＡｕを形成する。その後フォトリソグ
ラフィ技術異方性エッチング技術を用いて上部電極７の
パターンを形成する。Next, as shown in FIG. 2F, a metal, for example, Au, to be the upper electrode 7 is formed. Thereafter, a pattern of the upper electrode 7 is formed by using a photolithography technique and an anisotropic etching technique.
【００４３】その後図２（ｇ）に示すように基板２を薄
く研磨加工して下部電極６となるメタル、例えばＡｕＧ
ｅを形成する。その後Ｐ、Ｎのオーミックをとるため３
５０℃〜５００℃の熱処理を行う。その後チップ状に切
り出し、発光ダイオードを作製する。Thereafter, as shown in FIG. 2G, the substrate 2 is thinly polished to form a metal to be the lower electrode 6, for example, AuG
forming e. After that, to get P, N ohmic 3
A heat treatment at 50C to 500C is performed. After that, the light emitting diode is cut out into a chip shape to produce a light emitting diode.
【００４４】上記基板２の厚さは当初２５０μｍ〜３０
μｍ、下部電極６を形成するとき１５０μｍ〜１００μ
ｍ程度にされることが望ましい。第１クラッド層３、活
性層４、第２クラッド層５の積層の厚さは併せて２μｍ
〜１０μｍ程度、電流ブロック層８と透明電極１０の厚
さはそれぞれ共に５０〜３００ｎｍ程度であることが望
ましい。上部電極７の厚さは１〜２μｍ、直径約１００
〜１５０μｍで、電流ブロック層８のエッジより０．１
〜１０μｍ程度内側に形成されていることが望ましい。
下部電極６の厚さは０．１〜２μｍの範囲であることが
望ましい。コンタクト層１２の厚さは約０．０１μｍ程
度であることが望ましい。The thickness of the substrate 2 is initially 250 μm to 30 μm.
μm, 150 μm to 100 μm when forming the lower electrode 6
m is desirable. The total thickness of the first clad layer 3, the active layer 4, and the second clad layer 5 is 2 μm.
Preferably, the thickness of each of the current blocking layer 8 and the transparent electrode 10 is about 50 to 300 nm. The thickness of the upper electrode 7 is 1 to 2 μm, and the diameter is about 100.
From the edge of the current blocking layer 8 to
It is desirable to be formed about 10 to 10 μm inside.
It is desirable that the thickness of the lower electrode 6 be in the range of 0.1 to 2 μm. The thickness of the contact layer 12 is desirably about 0.01 μm.
【００４５】次に第２の発明について説明する。Next, the second invention will be described.
【００４６】本発明の第２の発明に係る半導体発光素子
の製造方法で形成される半導体発光素子の構成を図３を
参照して示す。The structure of a semiconductor light emitting device formed by the method for manufacturing a semiconductor light emitting device according to the second invention of the present invention will be described with reference to FIG.
【００４７】図３に示すように発光ダイオード３１は基
板３２上に第１クラッド層３３、活性層３４、第２クラ
ッド層３５が順次積層される積層体を含む。この基板３
２と第２クラッド層３５にそれぞれ電気的に接続される
下部電極３６と、上部電極３７が設けられている。この
電極間に動作電流を流すことによって上記活性層３４内
で発生した光を第２クラッド層３５側から取り出す。As shown in FIG. 3, the light emitting diode 31 includes a laminate in which a first cladding layer 33, an active layer 34, and a second cladding layer 35 are sequentially laminated on a substrate 32. This substrate 3
A lower electrode 36 electrically connected to the second and second cladding layers 35 and an upper electrode 37 are provided. Light generated in the active layer 34 by passing an operating current between the electrodes is extracted from the second cladding layer 35 side.
【００４８】上記のように第２クラッド層３５側からの
面発光として光が取り出されるとき、上部電極３７に光
が遮られる。よって上部電極３７直下に流れようとする
動作電流をなるべく少なくしなければ発光効率が低下す
る。そこで上部電極３７と前記積層体間に上部電極外周
と同じかより大きい外周の電流ブロック層３８を設けて
部分的に無駄になる電流を制限し、これにより発光効率
を高める。When light is extracted as surface emission from the second cladding layer 35 side as described above, the light is blocked by the upper electrode 37. Therefore, the luminous efficiency is reduced unless the operating current flowing immediately below the upper electrode 37 is reduced as much as possible. Therefore, a current block layer 38 having an outer circumference equal to or larger than the outer circumference of the upper electrode is provided between the upper electrode 37 and the stacked body to partially limit a wasteful current, thereby improving the luminous efficiency.
【００４９】電流ブロック層３８及び前記積層体は透明
電極３９で覆われる。この透明電極３９は電流ブロック
層３８上方の上部電極３７と第２クラッド層３５とを電
気的に接続し、かつ光を通すための電極である。また、
第２クラッド層３５と電流ブロック層３８間には電流拡
散層４０及びコンタクト層４１が設けられていてもよ
い。また、基板３２と第１クラッド層３３との間に反射
層（図示せず）を設けても良い。The current blocking layer 38 and the laminate are covered with a transparent electrode 39. The transparent electrode 39 is an electrode for electrically connecting the upper electrode 37 above the current blocking layer 38 and the second cladding layer 35 and transmitting light. Also,
A current diffusion layer 40 and a contact layer 41 may be provided between the second cladding layer 35 and the current block layer 38. Further, a reflection layer (not shown) may be provided between the substrate 32 and the first cladding layer 33.
【００５０】上記本発明の第２の発明に係る半導体発光
素子の製造方法を図４を用い、図３の半導体発光素子の
構成を代表して説明する。A method for manufacturing a semiconductor light emitting device according to the second aspect of the present invention will be described with reference to FIGS.
【００５１】まず、図４（ａ）に示す如く、例えばＮ型
の基板３２上に例えばＮ型の第１クラッド層３３、Ｐ型
の活性層３４、Ｐ型の第２クラッド層３５、Ｐ型の電流
拡散層４０、Ｐ型のコンタクト層４１、Ｎ型の電流ブロ
ック層３８を順次、好ましくは同一バッチで結晶成長さ
せる。またコンタクト層４１と電流ブロック層３８間に
はエッチングストップ層を形成することが望ましい。結
晶成長方法としては第１の発明の説明に記載した結晶成
長方法と同様のものが挙げられる。First, as shown in FIG. 4A, for example, an N-type first cladding layer 33, a P-type active layer 34, a P-type second cladding layer 35, a P-type Of the current diffusion layer 40, the P-type contact layer 41, and the N-type current block layer 38 are grown sequentially, preferably in the same batch. It is desirable to form an etching stop layer between the contact layer 41 and the current block layer 38. Examples of the crystal growth method include the same as the crystal growth method described in the description of the first invention.
【００５２】上記基板３２、第１クラッド層３３、活性
層３４、第２クラッド層３５、電流拡散層４１、コンタ
クト層４２、電流ブロック層３８は、発光色に応じて選
ばれるが、第１の発明の説明に記載した基板２、第１ク
ラッド層３、活性層４、第２クラッド層５、電流拡散層
１１、コンタクト層１２、電流ブロック層８と同様なも
のが挙げられる。また、コンタクト層４１と電流ブロッ
ク層３８との間に形成するエッチングストップ層として
はＰ型ＧａＡｓ、あるいはＰ型Ｉｎ０．５Ｇａ ０．５Ｐ
が挙げられる。その際ドーパント濃度は１Ｅ１８ｃｍ
−３程度であることが望ましい。The above substrate 32, first cladding layer 33, active
Layer 34, second cladding layer 35, current spreading layer 41, contour
Layer 42 and current block layer 38 are selected according to the emission color.
Although the substrate 2 and the first substrate described in the description of the first invention
Lad layer 3, active layer 4, second cladding layer 5, current spreading layer
11, the contact layer 12, and the current block layer 8
Is included. In addition, the contact layer 41 and the current block
As an etching stop layer formed between
Is P-type GaAs or P-type In0.5Ga 0.5P
Is mentioned. At that time, the dopant concentration was 1E18 cm.
-3Desirably.
【００５３】次に図４（ｂ）に示すようにフォトリソグ
ラフィ技術を用いて形成した図示しないレジストマスク
に従って電流ブロック層３８をウエットエッチングす
る。Next, as shown in FIG. 4B, the current block layer 38 is wet-etched according to a resist mask (not shown) formed by photolithography.
【００５４】次に図４（ｃ）に示すように電流ブロック
層３８及びコンタクト層４１表面上にオーミック接触用
金属層（図示しないが１〜１０ｎｍ）を積層した後、透
明電極３９を被覆する。Next, as shown in FIG. 4C, after a metal layer for ohmic contact (not shown, 1 to 10 nm) is laminated on the surface of the current block layer 38 and the contact layer 41, the transparent electrode 39 is covered.
【００５５】オーミック接触用金属としては例えばＺ
ｎ、少なくともＺｎを含む合金、好ましくはＺｎを含む
Ａｕなどが挙げられ、またＡｕ／Ｚｎ／Ａｕの積層アロ
イであってもよい。特に本発明はオーミック接触用金属
として少なくとも亜鉛を含むものを用いた際に効果的で
ある。As the ohmic contact metal, for example, Z
n, an alloy containing at least Zn, preferably Au containing Zn, etc., and a laminated alloy of Au / Zn / Au may be used. In particular, the present invention is effective when a metal containing at least zinc is used as the ohmic contact metal.
【００５６】透明電極３９は、例えばインジウム（Ｉ
ｎ）、すず（Ｓｎ）酸化物の膜（ＩＴＯ膜と称する）が
挙げられ、真空技術を用いた真空蒸着法やスパッタ法に
より形成する。このとき透明電極３９の成膜温度（基板
温度）は１５℃以上１００℃以下の温度で行う。それに
より長時間高い発光強度が得られる。成膜温度が１５℃
未満であると膜の結晶性が悪く、耐薬品性がなくまた抵
抗が高くなり、成膜温度が１００℃を超えると、膜スト
レスが高くなり半導体発光素子の劣化が生じる。The transparent electrode 39 is made of, for example, indium (I
n) and a tin (Sn) oxide film (referred to as an ITO film). The film is formed by a vacuum evaporation method or a sputtering method using a vacuum technique. At this time, the film formation temperature (substrate temperature) of the transparent electrode 39 is set at a temperature of 15 ° C. or more and 100 ° C. or less. Thereby, a high luminescence intensity can be obtained for a long time. Deposition temperature is 15 ℃
If it is less than 1, the film has poor crystallinity, lacks chemical resistance, and has a high resistance. If the film formation temperature exceeds 100 ° C., the film stress increases, and the semiconductor light emitting element deteriorates.
【００５７】次に図４（ｄ）に示すように上部電極３７
となるメタル例えばＡｕを形成し、フォトリソグラフィ
技術異方性エッチング技術を用いて上部電極３７のパタ
ーンを形成する。Next, as shown in FIG.
A metal such as Au is formed, and a pattern of the upper electrode 37 is formed by using a photolithography technique and an anisotropic etching technique.
【００５８】その後図４（ｅ）に示すように基板３２を
薄く研磨加工して下部電極３６となるメタル、例えばＡ
ｕＧｅを２００ｎｍ程度形成する。その後オーミック接
触をとるため３５０℃〜５００℃の熱処理を行う。その
後チップ状に切り出し、発光ダイオードを作製する。Thereafter, as shown in FIG. 4E, the substrate 32 is thinly polished to form a metal to be the lower electrode 36, for example, A
uGe is formed to a thickness of about 200 nm. Thereafter, a heat treatment at 350 ° C. to 500 ° C. is performed to obtain ohmic contact. After that, the light emitting diode is cut out into a chip shape to produce a light emitting diode.
【００５９】上記基板３２の厚さ、第１クラッド層３３
と活性層３４と第２クラッド層３５の積層体の厚さ、電
流ブロック層３８と透明電極３９の厚さは、第１の発明
の説明に記載した基板２の厚さ、第１クラッド層３と活
性層４と第２クラッド層５の積層体の厚さ、電流ブロッ
ク層８と透明電極１０の厚さとそれぞれ同様である。ま
た、コンタクト層４１と電流ブロック層３８との間に形
成するエッチングストップ層の厚さは約０．０１μｍ程
度であることが望ましい。The thickness of the substrate 32, the first cladding layer 33
The thickness of the laminate of the active layer 34 and the second cladding layer 35, and the thickness of the current blocking layer 38 and the transparent electrode 39 are the same as the thickness of the substrate 2 described in the description of the first invention, the first cladding layer 3 And the thickness of the stacked body of the active layer 4 and the second cladding layer 5, and the thickness of the current blocking layer 8 and the transparent electrode 10, respectively. The thickness of the etching stop layer formed between the contact layer 41 and the current block layer 38 is preferably about 0.01 μm.
【００６０】また上部電極３７の厚さは１〜２μｍ、直
径約１００〜１５０μｍで、電流ブロック層３８のエッ
ジより０．１〜１０μｍ程度内側に形成されていること
が望ましい。下部電極３６の厚さは０．１〜２μｍの範
囲であることが望ましい。The upper electrode 37 preferably has a thickness of 1 to 2 μm, a diameter of about 100 to 150 μm, and is formed about 0.1 to 10 μm inside the edge of the current block layer 38. It is desirable that the thickness of the lower electrode 36 be in the range of 0.1 to 2 μm.
【００６１】[0061]
【実施例】（実施例１）上記本発明の第１の発明に係る
半導体発光素子の製造を図２に示すように行い、図１に
示す緑色半導体発光素子を作製した。(Example 1) The semiconductor light emitting device according to the first aspect of the present invention was manufactured as shown in FIG. 2 to produce the green semiconductor light emitting device shown in FIG.
【００６２】まず、図２（ａ）に示す如く、２５０μｍ
厚のＮ型のＧａＡｓ基板２上に、反射層（図示せず）と
して０．５μｍ厚のＮ型ＧａＡｓ層及び０．７６μｍ厚
のＮ−ＧａＡｓ／Ｎ−Ｉｎ０．５Ａｌ０．５Ｐを交互に
十層積層した層を成長させた。First, as shown in FIG.
On a thick N-type GaAs substrate 2, a 0.5 μm thick N-type GaAs layer and a 0.76 μm thick N-GaAs / N-In 0.5 Al 0.5 P are formed as a reflection layer (not shown). Ten alternately stacked layers were grown.
【００６３】次に０．６μｍ厚のＮ−Ｉｎ０．５Ａｌ
０．５Ｐの第１クラッド層３、１．０μｍ厚のＰ−Ｉｎ
０．５（Ｇａ０．５５Ａｌ０．４５）０．５Ｐ（Ｐ型濃
度：５Ｅ１６〜２Ｅ１７ｃｍ−３）の活性層４、１．０
μｍ厚のＰ−Ｉｎ０．５Ａｌ０ ．５の第２クラッド層
５、１．０μｍ厚のＰ−Ｇａ０．２Ａｌ０．８Ａｓの電
流拡散層１１、０．０１μｍ厚のＰ−ＧａＡｓ（Ｐ型濃
度１Ｅ１８ｃｍ−３）のエッチングストップ層（図示せ
ず）、０．２μｍ厚のＮ−Ｉｎ０．５（Ｇａ１−ｘＡｌ
ｘ）０．５Ｐ（１≧ｘ＞０．５））電流ブロック層８を
順次、同一バッチで結晶成長させた。結晶成長方法とし
てはＭＯＣＶＤ法を用いた。Next, a 0.6 μm thick N-In 0.5 Al
0.5 P first cladding layer 3, 1.0 μm thick P-In
0.5 (Ga 0.55 Al 0.45 ) 0.5 P (P-type concentration: 5E16 to 2E17 cm −3 ) active layer 4, 1.0
μm-thick P-In 0.5 Al 0 . 5, a 1.0 μm-thick P-Ga 0.2 Al 0.8 As current diffusion layer 11, and a 0.01 μm-thick P-GaAs (P-type concentration: 1E18 cm −3 ) etching stop layer (Not shown), 0.2 μm thick N-In 0.5 (Ga 1-x Al
x ) 0.5 P (1 ≧ x> 0.5)) The current blocking layers 8 were grown sequentially in the same batch. The MOCVD method was used as the crystal growth method.
【００６４】次に図２（ｂ）に示すようにＳｉＯ２から
なる０．５μｍ厚の酸化膜１３を例えばＣＶＤ法で電流
ブロック層８上に形成し、フォトリソグラフィ技術を用
いて形成した図示しないレジストマスクに従って酸化膜
１３をエッチングし１２０μφのパターンを形成した。Next, as shown in FIG. 2B, an oxide film 13 made of SiO 2 and having a thickness of 0.5 μm is formed on the current block layer 8 by, for example, the CVD method, and is formed using photolithography (not shown). The oxide film 13 was etched according to the resist mask to form a 120 μφ pattern.
【００６５】次に図２（ｃ）に示すように引き続き酸化
膜１３をマスクとして電流ブロック層８をウエットエッ
チングして１２０μφのパターンを形成した。Next, as shown in FIG. 2C, the current blocking layer 8 was wet-etched using the oxide film 13 as a mask to form a 120 μφ pattern.
【００６６】次に図２（ｄ）に示すように酸化膜１３を
そのままマスクとして使用し、選択エピ成長によりＰ−
Ｉｎ０．５（Ｇａ１−ｘＡｌｘ）０．５Ｐ（１≧ｘ＞
０．５）からなる層と０．０１μｍ厚のＰ−ＧａＡｓか
らなるコンタクト層１２の積層体からなる平坦化層９を
電流ブロック層８と同じ高さにまで成長させる。Next, as shown in FIG. 2 (d), the oxide film 13 is used as a mask as it is, and P-
In 0.5 (Ga 1−x Al x ) 0.5 P (1 ≧ x>
A flattening layer 9 made of a layered structure of a layer made of 0.5) and a contact layer 12 made of P-GaAs having a thickness of 0.01 μm is grown to the same height as the current block layer 8.
【００６７】次に図２（ｅ）に示すように酸化膜１３を
全面剥離し、次に電流ブロック層８及び平坦化層９で形
成される面上にＺｎからなるオーミック接触用金属層
（図示しないが１〜５ｎｍ）を積層した後、透明電極１
０としてＩＴＯ（Ｉｎ酸化膜とＳｎ酸化膜の混合膜）を
スパッタ法にて被覆した。（Ａｒ：Ｏ＝１００：１、真
空度約１Ｅ−３Ｔｏｒｒ、基板温度１５０℃） 次に図２（ｆ）に示すように上部電極７となるメタルと
して１．０μｍ厚のＡｕ層を形成した。その後フォトリ
ソグラフィ技術、異方性エッチング技術を用いて１００
μｍφの上部電極７のパターンを形成した。Next, as shown in FIG. 2E, the oxide film 13 is entirely removed, and then a ohmic contact metal layer (shown in FIG. 2) made of Zn is formed on the surface formed by the current block layer 8 and the flattening layer 9. After the lamination of the transparent electrode 1
As 0, ITO (a mixed film of an In oxide film and a Sn oxide film) was coated by a sputtering method. (Ar: O = 100: 1, degree of vacuum: about 1E-3 Torr, substrate temperature: 150 ° C.) Next, as shown in FIG. 2F, an Au layer having a thickness of 1.0 μm was formed as a metal to be the upper electrode 7. Then, using photolithography technology and anisotropic etching technology, 100
A pattern of the upper electrode 7 of μmφ was formed.
【００６８】その後図２（ｇ）に示すように基板２を１
５０μｍ以下に研磨加工して下部電極６となるメタル、
ＡｕＧｅを２００ｎｍ程度形成した。その後Ｐ、Ｎのオ
ーミックをとるためＡｒ雰囲気中で４５０℃、１５分の
熱処理を行った。その後チップ状に切り出し、樹脂パッ
ケージを被覆して発光ダイオードを得た。 （実施例２）上記本発明の第２の発明に係る半導体発光
素子の製造を図４に示すように用い、図３に示す緑色半
導体発光素子を作成した。Thereafter, as shown in FIG.
A metal that is polished to 50 μm or less to become the lower electrode 6,
AuGe was formed to a thickness of about 200 nm. Thereafter, heat treatment was performed at 450 ° C. for 15 minutes in an Ar atmosphere to obtain ohmics of P and N. Thereafter, the resultant was cut into chips and covered with a resin package to obtain a light emitting diode. (Example 2) The green semiconductor light emitting device shown in FIG. 3 was fabricated by using the above-described manufacturing of the semiconductor light emitting device according to the second invention of the present invention as shown in FIG.
【００６９】まず、図４（ａ）に示す如く、２５０μｍ
厚のＮ型の基板３２上に、反射層（図示せず）として
０．５μｍ厚のＮ型ＧａＡｓ層及び０．７６μｍ厚のｎ
−ＧａＡｓ／Ｎ−Ｉｎ０．５Ａｌ０．５Ｐを交互に十層
積層した層を成長させた。First, as shown in FIG.
A 0.5 μm thick N-type GaAs layer and a 0.76 μm thick n-type GaAs layer are formed on a thick N-type substrate 32 as a reflective layer (not shown).
-GaAs / N-In was 0.5 Al 0.5 P is grown layers were tens of layers alternately stacked.
【００７０】次に０．６μｍ厚のＮ−Ｉｎ０．５Ａｌ
０．５Ｐの第１クラッド層３３、１．０μｍ厚のＰ−Ｉ
ｎ０．５（Ｇａ０．５５Ａｌ０．４５）０．５Ｐ（Ｐ型
濃度：５Ｅ１６〜２Ｅ１７ｃｍ−３）の活性層３４、
１．０μｍ厚のＰ−Ｉｎ０．５Ａｌ０．５の第２クラッ
ド層３５、１．０μｍ厚のＰ−Ｇａ０．２Ａｌ０．８Ａ
ｓの電流拡散層４０、０．０１μｍ厚のＰ−ＧａＡｓの
コンタクト層４１、０．０１μｍ厚のＰ−ＧａＡｓ（Ｐ
型濃度１Ｅ１８ｃｍ−３）のエッチングストップ層（図
示せず）、０．２μ厚のＮ−Ｉｎ０．５（Ｇａ１−ｘＡ
ｌｘ）０．５Ｐ（１≧ｘ＞０．５））電流ブロック層３
８を順次、同一バッチで結晶成長させた。結晶成長方法
としてはＭＯＣＶＤ法を用いた。Next, a 0.6 μm thick N-In 0.5 Al
0.5 P first cladding layer 33, 1.0 μm thick PI
an active layer 34 of n 0.5 (Ga 0.55 Al 0.45 ) 0.5 P (P type concentration: 5E16 to 2E17 cm −3 );
1.0-μm thick second cladding layer 35 of P-In 0.5 Al 0.5 , 1.0-μm thick P-Ga 0.2 Al 0.8 A
s current diffusion layer 40, 0.01 μm-thick P-GaAs contact layer 41, 0.01 μm-thick P-GaAs (P
Etching stop layer (not shown) having a mold concentration of 1E18 cm −3 ), N-In 0.5 (Ga 1-x A) having a thickness of 0.2 μm
l x ) 0.5 P (1 ≧ x> 0.5)) current blocking layer 3
8 were grown sequentially in the same batch. The MOCVD method was used as the crystal growth method.
【００７１】次に図４（ｂ）に示すようにフォトリソグ
ラフィ技術を用いて形成した図示しないレジストマスク
に従って電流ブロック層３８をウエットエッチングし１
２０μφのパターンを形成した。Next, as shown in FIG. 4B, the current block layer 38 is wet-etched according to a resist mask (not shown) formed by using the photolithography technique.
A pattern of 20 μφ was formed.
【００７２】次に図４（ｃ）に示すように電流ブロック
層３８及びコンタクト層４１表面上にＺｎからなるオー
ミック接触用金属層（図示しないが１〜５ｎｍ）を積層
した後、透明電極３９としてＩＴＯ（Ｉｎ酸化膜とＳｎ
酸化膜の混合膜）をスパッタ法にて被覆した。（Ａｒ：
Ｏ＝１００：１、真空度約１Ｅ−３Ｔｏｒｒ、基板温度
２２℃（室温）） 次に図４（ｄ）に示すように上部電極３７となるメタル
１．０μｍ厚のＡｕ層を形成した。その後フォトリソグ
ラフィ技術異方性エッチング技術を用いて１００μｍφ
の上部電極３７のパターンを形成した。Next, as shown in FIG. 4C, a metal layer for ohmic contact (1 to 5 nm, not shown) made of Zn is laminated on the surfaces of the current blocking layer 38 and the contact layer 41, and then the transparent electrode 39 is formed. ITO (In oxide film and Sn
Oxide film) was coated by a sputtering method. (Ar:
(O = 100: 1, degree of vacuum: about 1E-3 Torr, substrate temperature: 22 ° C. (room temperature)) Next, as shown in FIG. After that, using photolithography technology and anisotropic etching technology,
The pattern of the upper electrode 37 was formed.
【００７３】その後図４（ｅ）に示すように基板３２を
薄く研磨加工して下部電極３６となるメタル、ＡｕＧｅ
を２００ｎｍ程度形成した。その後Ｐ、Ｎのオーミック
をとるためＡｒ雰囲気中で４５０℃、１５分の熱処理を
行った。その後チップ状に切り出し、樹脂パッケージを
被覆して発光ダイオードを得た。 （比較例）透明電極３９としてＩＴＯ（Ｉｎ酸化膜とＳ
ｎ酸化膜の混合膜）を（Ａｒ：Ｏ＝１００：１、真空度
約１Ｅ−３Ｔｏｒｒ、基板温度１５０℃）の条件でスパ
ッタ法にて被覆した以外は実施例２と同様にして発光ダ
イオードを形成した。Thereafter, as shown in FIG. 4E, the substrate 32 is thinly polished to form a metal, AuGe
Of about 200 nm. Thereafter, heat treatment was performed at 450 ° C. for 15 minutes in an Ar atmosphere to obtain ohmics of P and N. Thereafter, the resultant was cut into chips and covered with a resin package to obtain a light emitting diode. (Comparative Example) ITO (In oxide film and S
The light emitting diode was fabricated in the same manner as in Example 2 except that the mixed film of the n-oxide film was coated by a sputtering method under the conditions of (Ar: O = 100: 1, degree of vacuum about 1E-3 Torr, substrate temperature 150 ° C.). Formed.
【００７４】図５は実施例１の発光ダイオードの動作信
頼性を示す特性図である。図６は実施例２の発光ダイオ
ードの動作信頼性を示す特性図である。図５及び図６は
使用時間に対する発光強度の持続性の関係を示す特性図
である。縦軸の発光輝度（％）はＰｏ／ＰｏＩ（％）を
示し、分母のＰｏＩは使用される発光ダイオードの最初
の発光出力、分母のＰｏは、上記発光ダイオードが所定
時間（信頼性時間）使用されたときの発光出力を示す。
なお、使用した発光ダイオードは動作電圧が２〜３Ｖ程
度、動作電流は２０〜５０ｍＡ程度であった。FIG. 5 is a characteristic diagram showing the operation reliability of the light emitting diode of the first embodiment. FIG. 6 is a characteristic diagram showing operation reliability of the light emitting diode of the second embodiment. FIGS. 5 and 6 are characteristic diagrams showing the relationship between the continuation of the light emission intensity and the use time. The emission luminance (%) on the vertical axis indicates Po / PoI (%), where PoI in the denominator is the first light emission output of the light emitting diode used, and Po in the denominator is the light emitting diode used for a predetermined time (reliability time). It shows the light emission output when it is performed.
The light emitting diode used had an operating voltage of about 2 to 3 V and an operating current of about 20 to 50 mA.
【００７５】図７は比較例の発光ダイオードの動作信頼
性を示す図５、図６と同様な関係を表す特性図である。
本発明の構成は動作信頼性が得られる時間、例えば５０
０時間の使用でも発光強度は劣化しない。これに対し比
較例では発光強度が急速に劣化し、当初の発光強度より
数１０％落ちる本発明の発光ダイオードによれば、長時
間通電を行っても発光特性は安定する。よって、従来構
成よりも長時間、信頼性ある発光強度が得られる。FIG. 7 is a characteristic diagram showing the same relationship as FIGS. 5 and 6 showing the operation reliability of the light emitting diode of the comparative example.
The configuration of the present invention can be used for a time period during which operation reliability is obtained, for example, 50 hours.
The emission intensity does not deteriorate even after use for 0 hours. On the other hand, in the comparative example, according to the light emitting diode of the present invention in which the light emission intensity rapidly deteriorates and is reduced by several tens of percent from the initial light emission intensity, the light emission characteristics are stable even after long-time energization. Therefore, a reliable emission intensity can be obtained for a longer time than in the conventional configuration.
【００７６】[0076]
【発明の効果】以上説明したようにこの発明によれば、
長時間所定の発光強度が得られ、製品寿命の増大につな
がる半導体発光素子が提供できる。As described above, according to the present invention,
It is possible to provide a semiconductor light-emitting element which can obtain a predetermined light-emitting intensity for a long period of time and extend the life of a product.
【図１】 第１の発明の半導体発光素子の構成を示す断
面図。FIG. 1 is a sectional view showing a configuration of a semiconductor light emitting device of a first invention.
【図２】 第１の発明に係る半導体発光素子の製造工程
を示す該略図。FIG. 2 is a schematic view showing a manufacturing process of the semiconductor light emitting device according to the first invention.
【図３】 第２の発明の半導体発光素子の構成を示す断
面図。FIG. 3 is a cross-sectional view illustrating a configuration of a semiconductor light emitting device of a second invention.
【図４】 第２の発明に係る半導体発光素子の製造工程
を示す該略図。FIG. 4 is a schematic view showing a manufacturing process of the semiconductor light emitting device according to the second invention.
【図５】 実施例１の発光ダイオードの動作信頼性を示
す特性図。FIG. 5 is a characteristic diagram showing operation reliability of the light emitting diode of the first embodiment.
【図６】 実施例２の発光ダイオードの動作信頼性を示
す特性図。FIG. 6 is a characteristic diagram showing operation reliability of the light emitting diode of Example 2.
【図７】 比較例の発光ダイオードの動作信頼性を示す
特性図。FIG. 7 is a characteristic diagram showing operation reliability of a light emitting diode of a comparative example.
【図８】 発光ダイオードの一般的な構成を示す断面
図。FIG. 8 is a cross-sectional view illustrating a general configuration of a light emitting diode.
【図９】 （ａ）オフ基板の各方向に露出する面方位を
示す平面図、（ｂ）オフ基板を素子形状に切り出した場
合各方向に露出する面方位を示す平面図。9A is a plan view showing plane orientations exposed in each direction of the off-substrate, and FIG. 9B is a plan view showing plane orientations exposed in each direction when the off-substrate is cut into an element shape.
【図１０】 （ａ）発光ダイオードをＪＵＳＴ面側から
見た断面図、（ｂ）発光ダイオードをＯＦＦ面側から見
た断面図。10A is a cross-sectional view of a light-emitting diode viewed from a JUST surface side, and FIG. 10B is a cross-sectional view of a light-emitting diode viewed from an OFF surface side.
１、３１、８１…発光ダイオード ２、３２、８２…基板 ３、３３、８３…第１クラッド層 ４、３４、８４…活性層 ５、３５、８５…第２クラッド層 ６、３６、８６…下部電極 ７、３７、８７…上部電極 ８、３８、８８…電流ブロック層 ９…平坦化層 １０、３９、８９…透明電極 １１、４０、９０…電流拡散層 １２、４１、９１…コンタクト層 1, 31, 81: light emitting diode 2, 32, 82: substrate 3, 33, 83: first cladding layer 4, 34, 84: active layer 5, 35, 85: second cladding layer 6, 36, 86: lower part Electrodes 7, 37, 87: Upper electrode 8, 38, 88: Current blocking layer 9: Flattening layer 10, 39, 89: Transparent electrode 11, 40, 90: Current diffusion layer 12, 41, 91: Contact layer
Claims (2)
性層、第２クラッド層の順序の積層体と、前記基板の前
記積層体が設けられた面と反対側の面に接続する下部電
極と、前記積層体上に部分的に設けられた電流ブロック
層と、前記積層体上に電流ブロック層と同一平面を形成
するよう設けられかつ前記電流ブロック層と異なる型の
半導体からなる平坦化層と、前記電流ブロック層及び前
記平坦化層で形成される面上に設けられた透明電極と、
前記透明電極に接続する上部電極とを具備することを特
徴とする半導体発光素子。1. A laminated body having a first clad layer, an active layer, and a second clad layer provided in order on a substrate, and a lower portion connected to a surface of the substrate opposite to the surface on which the laminated body is provided. An electrode, a current blocking layer partially provided on the stacked body, and a planarization made of a semiconductor of a different type from the current blocking layer provided on the stacked body to form the same plane as the current blocking layer. Layer, a transparent electrode provided on a surface formed by the current blocking layer and the planarization layer,
And a top electrode connected to the transparent electrode.
性層、第２クラッド層の順序の積層体と電流ブロック層
との積層体上に成膜されたオーミック接触用金属層上に
透明電極を成膜する工程を含む半導体発光素子の製造方
法において、前記透明電極の成膜を１５℃以上１００℃
以下の温度で行うことを特徴とする半導体発光素子の製
造方法。2. A transparent metal layer for ohmic contact formed on a laminate of a first clad layer, an active layer, a second clad layer, and a current block layer provided in this order on a substrate. In the method for manufacturing a semiconductor light emitting device including a step of forming an electrode, the transparent electrode is formed at a temperature of 15 ° C. or more and 100 ° C.
A method for manufacturing a semiconductor light emitting device, wherein the method is performed at the following temperature.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26369599A JP2001085742A (en) | 1999-09-17 | 1999-09-17 | Semiconductor light emitting element and its manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26369599A JP2001085742A (en) | 1999-09-17 | 1999-09-17 | Semiconductor light emitting element and its manufacturing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001085742A true JP2001085742A (en) | 2001-03-30 |
Family
ID=17393063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26369599A Pending JP2001085742A (en) | 1999-09-17 | 1999-09-17 | Semiconductor light emitting element and its manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001085742A (en) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007157853A (en) * | 2005-12-01 | 2007-06-21 | Sony Corp | Semiconductor light-emitting element, and method of manufacturing same |
| US7795623B2 (en) | 2004-06-30 | 2010-09-14 | Cree, Inc. | Light emitting devices having current reducing structures and methods of forming light emitting devices having current reducing structures |
| JP2012028381A (en) * | 2010-07-20 | 2012-02-09 | Sharp Corp | Semiconductor light emitting device and method of manufacturing the same |
| US8410499B2 (en) | 2005-01-24 | 2013-04-02 | Cree, Inc. | LED with a current confinement structure aligned with a contact |
| KR20130131852A (en) * | 2012-05-25 | 2013-12-04 | 엘지이노텍 주식회사 | Light-emitting device package and light-emitting module |
| JP2016021537A (en) * | 2014-07-15 | 2016-02-04 | 豊田合成株式会社 | Group iii nitride semiconductor light-emitting device and manufacturing method thereof |
| JP2017208545A (en) * | 2016-05-13 | 2017-11-24 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ | Semiconductor chip, and method for manufacturing semiconductor chip |
| US10396106B2 (en) | 2016-05-13 | 2019-08-27 | Osram Opto Semiconductors Gmbh | Method for producing a semiconductor chip and semiconductor chip |
| US10637211B2 (en) | 2016-05-13 | 2020-04-28 | Osram Oled Gmbh | Light-emitting semiconductor chip and method for producing a semiconductor light-emitting chip |
-
1999
- 1999-09-17 JP JP26369599A patent/JP2001085742A/en active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7795623B2 (en) | 2004-06-30 | 2010-09-14 | Cree, Inc. | Light emitting devices having current reducing structures and methods of forming light emitting devices having current reducing structures |
| US8772792B2 (en) | 2005-01-24 | 2014-07-08 | Cree, Inc. | LED with surface roughening |
| US8410499B2 (en) | 2005-01-24 | 2013-04-02 | Cree, Inc. | LED with a current confinement structure aligned with a contact |
| US8410490B2 (en) | 2005-01-24 | 2013-04-02 | Cree, Inc. | LED with current confinement structure and surface roughening |
| US8541788B2 (en) | 2005-01-24 | 2013-09-24 | Cree, Inc. | LED with current confinement structure and surface roughening |
| JP2007157853A (en) * | 2005-12-01 | 2007-06-21 | Sony Corp | Semiconductor light-emitting element, and method of manufacturing same |
| JP2012028381A (en) * | 2010-07-20 | 2012-02-09 | Sharp Corp | Semiconductor light emitting device and method of manufacturing the same |
| KR20130131852A (en) * | 2012-05-25 | 2013-12-04 | 엘지이노텍 주식회사 | Light-emitting device package and light-emitting module |
| JP2016021537A (en) * | 2014-07-15 | 2016-02-04 | 豊田合成株式会社 | Group iii nitride semiconductor light-emitting device and manufacturing method thereof |
| JP2017208545A (en) * | 2016-05-13 | 2017-11-24 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ | Semiconductor chip, and method for manufacturing semiconductor chip |
| US10388823B2 (en) | 2016-05-13 | 2019-08-20 | Osram Opto Semiconductors Gmbh | Semiconductor chip and method for producing a semiconductor chip |
| US10396106B2 (en) | 2016-05-13 | 2019-08-27 | Osram Opto Semiconductors Gmbh | Method for producing a semiconductor chip and semiconductor chip |
| US10637211B2 (en) | 2016-05-13 | 2020-04-28 | Osram Oled Gmbh | Light-emitting semiconductor chip and method for producing a semiconductor light-emitting chip |
| US10693033B2 (en) | 2016-05-13 | 2020-06-23 | Osram Oled Gmbh | Semiconductor chip and method for producing a semiconductor chip |
| US11004876B2 (en) | 2016-05-13 | 2021-05-11 | Osram Oled Gmbh | Method for producing a semiconductor chip and semiconductor chip |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4860024B2 (en) | InXAlYGaZN light emitting device and manufacturing method thereof | |
| US6316792B1 (en) | Compound semiconductor light emitter and a method for manufacturing the same | |
| US6169296B1 (en) | Light-emitting diode device | |
| US7714343B2 (en) | Light emitting device | |
| EP0434233B1 (en) | Light-emitting diode with an electrically conductive window layer | |
| US5153889A (en) | Semiconductor light emitting device | |
| US8044439B2 (en) | Light-emitting device and manufacturing method of the same | |
| US20080224158A1 (en) | Light Emitting Device With Undoped Substrate And Doped Bonding Layer | |
| US20040135166A1 (en) | Light-emitting device and method of fabricating the same | |
| JP3207773B2 (en) | Compound semiconductor light emitting device and method of manufacturing the same | |
| JPH06296040A (en) | Manufacture of light-emitting diode | |
| JP2002353499A (en) | Semiconductor light-emitting device | |
| TW201929263A (en) | Semiconductor light-emitting element and production method for same | |
| JP3814151B2 (en) | Light emitting element | |
| US20220190199A1 (en) | Point source type light-emitting diode and manufacturing method thereof | |
| JP4121551B2 (en) | Light emitting device manufacturing method and light emitting device | |
| JP2001085742A (en) | Semiconductor light emitting element and its manufacturing method | |
| JP4569859B2 (en) | Method for manufacturing light emitting device | |
| JP4174581B2 (en) | Method for manufacturing light emitting device | |
| US5898190A (en) | P-type electrode structure and a semiconductor light emitting element using the same structure | |
| JP4108439B2 (en) | Light emitting device manufacturing method and light emitting device | |
| US8389309B2 (en) | Method for manufacturing semiconductor light-emitting apparatus | |
| KR101124470B1 (en) | Semiconductor light emitting device | |
| JP3700767B2 (en) | Semiconductor light emitting device | |
| JP2019197868A (en) | Semiconductor light emitting device and manufacturing method for semiconductor light emitting device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040825 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040902 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070227 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070427 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070710 |