JPH02201958A - ゲートアレイ方式の半導体集積回路装置 - Google Patents
ゲートアレイ方式の半導体集積回路装置Info
- Publication number
- JPH02201958A JPH02201958A JP2125389A JP2125389A JPH02201958A JP H02201958 A JPH02201958 A JP H02201958A JP 2125389 A JP2125389 A JP 2125389A JP 2125389 A JP2125389 A JP 2125389A JP H02201958 A JPH02201958 A JP H02201958A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- chip
- wiring channel
- central portion
- gate array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 239000000758 substrate Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路装置に関し、特にゲートアレイ
方式で設計される半導体集積回路装置に関する。
方式で設計される半導体集積回路装置に関する。
従来のゲートアレイ方式による半導体集積回路装置では
、ゲートアレイの下地に標準化された配線チャネル領域
があらかじめ設けられている。例えば第2図に示す様に
、セルアレイ2の両側に配線チャネル領域3−1.・・
・があり、各配線チャネル領域に配線チャネル4が設け
られている。また配線チャネル領域中の配線チャネルの
本数は全て同一であるように構成されていた。
、ゲートアレイの下地に標準化された配線チャネル領域
があらかじめ設けられている。例えば第2図に示す様に
、セルアレイ2の両側に配線チャネル領域3−1.・・
・があり、各配線チャネル領域に配線チャネル4が設け
られている。また配線チャネル領域中の配線チャネルの
本数は全て同一であるように構成されていた。
上述した従来のゲートアレイ方式の半導体集積回路装置
では、配線チャネル領域の配線チャネルがどの配線チャ
ネル領域に於いても、同本数になっている為、ゲートア
レイで設計したい回路を自動レイアウトする際には、チ
ップの中央部分から配置及び配線がされるので、チップ
の中央部分に於いては、大規模化とともに配線が混雑し
、配線チャネル数の不足により、自動で配線できなくな
り、人手によるレイアウトを必要とすることが多くなり
、設計期間が増加してしまうという欠点がらる。
では、配線チャネル領域の配線チャネルがどの配線チャ
ネル領域に於いても、同本数になっている為、ゲートア
レイで設計したい回路を自動レイアウトする際には、チ
ップの中央部分から配置及び配線がされるので、チップ
の中央部分に於いては、大規模化とともに配線が混雑し
、配線チャネル数の不足により、自動で配線できなくな
り、人手によるレイアウトを必要とすることが多くなり
、設計期間が増加してしまうという欠点がらる。
本発明の目的は、回路レイアウトにおける配線処理の効
率がよく、設計期間を短縮することができるゲートアレ
イ方式の半導体集積回路装置を提供することにある。
率がよく、設計期間を短縮することができるゲートアレ
イ方式の半導体集積回路装置を提供することにある。
本発明のゲートアレイ方式の半導体集積回路装置は、配
線チャネル領域中の横方向の配線チャネルの本数をチッ
プ中央部に近い配線チャネル領域はどチップ周辺部に比
べて段階的に多く設けたというものである。
線チャネル領域中の横方向の配線チャネルの本数をチッ
プ中央部に近い配線チャネル領域はどチップ周辺部に比
べて段階的に多く設けたというものである。
次に、本発明について図面を参照して説明する。
第1図は、本発明の一実施例を示すチップのレイアウト
図である。
図である。
本実施例は、配線チャネル領域が13−3a。
13−2a、13−1と中央部分に行くに従って広くな
っており、チップ中央部分の配線チャネル領域13−1
の配線チャネル数が、チップ中央部分以外の配線チャネ
ル領域13−2a、132b、13−3a、1.3−3
bの配線チャネル数より多いマスクチップ(下地)2を
有している。
っており、チップ中央部分の配線チャネル領域13−1
の配線チャネル数が、チップ中央部分以外の配線チャネ
ル領域13−2a、132b、13−3a、1.3−3
bの配線チャネル数より多いマスクチップ(下地)2を
有している。
このような構成とすることにより、チップ中央部分から
配置及び配線され、チップ中央部分で配線が混雑し未配
線が出たとしてもその発生確率は小さく人手による設計
の必要度は少なくなる。
配置及び配線され、チップ中央部分で配線が混雑し未配
線が出たとしてもその発生確率は小さく人手による設計
の必要度は少なくなる。
以上説明したように、本発明は基本セルをアレイ状に複
数個配列したセルアレイの間の配線チャネル領域の配線
チャネル数を配線チャネル領域によって異なる構成とし
、チップ中央部分の配線チャネル領域の配線チャネル数
をチップ中央部分以外の配線チャネル領域の配線チャネ
ル数より多くすることにより、回路レイアウトにおける
配線処理の効率がよくなり、人手による設計の必要度を
少くでき、設計期間を短縮できる効果がある。
数個配列したセルアレイの間の配線チャネル領域の配線
チャネル数を配線チャネル領域によって異なる構成とし
、チップ中央部分の配線チャネル領域の配線チャネル数
をチップ中央部分以外の配線チャネル領域の配線チャネ
ル数より多くすることにより、回路レイアウトにおける
配線処理の効率がよくなり、人手による設計の必要度を
少くでき、設計期間を短縮できる効果がある。
第1図は本発明の一実施例を示すチップのレイアウト図
、第2図は従来例を示すマスタチップのレイアウト図で
ある。 1−1〜1−4.11−1〜11−4・・・電源線、2
,12・・・セルアレイ、3−1.3−2a。 −3−3b、 13−1. 13−2a、 −−−
13−3b・・・配線チャネル領域、4,14・・・配
線チャネル、5.15・・・ポンディングパッド。
、第2図は従来例を示すマスタチップのレイアウト図で
ある。 1−1〜1−4.11−1〜11−4・・・電源線、2
,12・・・セルアレイ、3−1.3−2a。 −3−3b、 13−1. 13−2a、 −−−
13−3b・・・配線チャネル領域、4,14・・・配
線チャネル、5.15・・・ポンディングパッド。
Claims (1)
- 配線チャネル領域中の横方向の配線チャネルの本数をチ
ップ中央部に近い配線チャネル領域ほどチップ周辺部に
比べて段階的に多く設けたことを特徴とするゲートアレ
イ方式の半導体集積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2125389A JPH02201958A (ja) | 1989-01-30 | 1989-01-30 | ゲートアレイ方式の半導体集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2125389A JPH02201958A (ja) | 1989-01-30 | 1989-01-30 | ゲートアレイ方式の半導体集積回路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02201958A true JPH02201958A (ja) | 1990-08-10 |
Family
ID=12049920
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2125389A Pending JPH02201958A (ja) | 1989-01-30 | 1989-01-30 | ゲートアレイ方式の半導体集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02201958A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10209073A1 (de) * | 2002-02-28 | 2003-09-18 | Infineon Technologies Ag | Halbleiterchip, sowie Verfahren und Vorrichtung zur Herstellung des Halbleiterchips |
US6870206B2 (en) | 2001-11-27 | 2005-03-22 | Infineon Technologies Ag | Semiconductor chip, fabrication method, and device for fabricating a semiconductor chip |
-
1989
- 1989-01-30 JP JP2125389A patent/JPH02201958A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6870206B2 (en) | 2001-11-27 | 2005-03-22 | Infineon Technologies Ag | Semiconductor chip, fabrication method, and device for fabricating a semiconductor chip |
DE10209073A1 (de) * | 2002-02-28 | 2003-09-18 | Infineon Technologies Ag | Halbleiterchip, sowie Verfahren und Vorrichtung zur Herstellung des Halbleiterchips |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH02177345A (ja) | 半導体集積回路装置 | |
JPS63293966A (ja) | 半導体集積回路装置 | |
JPH11121498A (ja) | 半導体集積回路装置 | |
JPH02201958A (ja) | ゲートアレイ方式の半導体集積回路装置 | |
JPH11121505A (ja) | 半導体集積回路装置 | |
JPS62194640A (ja) | バンプ実装を用いる半導体集積回路 | |
JPH0329182B2 (ja) | ||
JP2664465B2 (ja) | 半導体装置のセル配置方法 | |
JPH065663A (ja) | 評価用半導体装置 | |
JPS61225845A (ja) | 半導体装置 | |
JPH02185056A (ja) | 半導体集積回路のセル自動配置方法 | |
JPS6276735A (ja) | 半導体集積回路装置 | |
JPS6226186B2 (ja) | ||
JPS601844A (ja) | 半導体集積回路装置 | |
JPS60247943A (ja) | 半導体集積回路装置 | |
JPH0646653B2 (ja) | マスタスライス方式半導体集積回路 | |
JPH06140566A (ja) | 半導体集積回路 | |
JPH023967A (ja) | 半導体集積回路装置 | |
JPH0560666B2 (ja) | ||
JPH09312340A (ja) | 半導体チップの製造方法およびそれにより得られた半導体チップ | |
JPH0461359A (ja) | 1/0パッドセルの配置方法 | |
JPH08153861A (ja) | 半導体装置およびその製造方法 | |
JPH01161729A (ja) | 半導体集積回路装置 | |
JPS63289833A (ja) | 半導体集積回路装置 | |
JPH09321258A (ja) | ゲートアレイ装置及びそのレイアウト方法 |