JPH02187824A - ディジタル信号処理プロセッサ - Google Patents
ディジタル信号処理プロセッサInfo
- Publication number
- JPH02187824A JPH02187824A JP1006805A JP680589A JPH02187824A JP H02187824 A JPH02187824 A JP H02187824A JP 1006805 A JP1006805 A JP 1006805A JP 680589 A JP680589 A JP 680589A JP H02187824 A JPH02187824 A JP H02187824A
- Authority
- JP
- Japan
- Prior art keywords
- data
- output
- address
- processing
- branch destination
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004044 response Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 15
- 238000000034 method Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 235000019800 disodium phosphate Nutrition 0.000 description 2
- GVBNSPFBYXGREE-UHFFFAOYSA-N Visnadine Natural products C1=CC(=O)OC2=C1C=CC1=C2C(OC(C)=O)C(OC(=O)C(C)CC)C(C)(C)O1 GVBNSPFBYXGREE-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Landscapes
- Advance Control (AREA)
- Executing Machine-Instructions (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、ディジタル信号処理プロセッサに関するも
のである。
のである。
第7図は、例えばIEEE、ICASSP86、P2O
3“A 50ns FLOATINGPOINT
5IGNAL PROCESSORVLSl”に示
された従来のディジタル信号処理プロセッサ(以後、D
SPと略称する)の構成図であり、図において、(1)
はプログラムメモリ、(2)はデータ転送、演算、分岐
等の制御を行なう制御回路、(3)は制御回路(2)か
ら制御信号を出力する出力バス、(4)は制御回路(2
)からプログラムメモリ(1)への出力バス、(5)は
プログラムメモリ(1)から制御回路(2)への出力バ
ス、(6)はデータメモリ、(7)は乗算器、算術演算
器、シフタ、累算器等を有する演算部、(8)はデータ
転送バス、(9)はデータメモリ(6)からデータ転送
バス(8)および該データ転送バスから演算部(7)へ
の出力バス、(10)は演算部(7)からデータ転送バ
ス(8)および該データ転送バスからデータメモリ(6
)への出力バスである。
3“A 50ns FLOATINGPOINT
5IGNAL PROCESSORVLSl”に示
された従来のディジタル信号処理プロセッサ(以後、D
SPと略称する)の構成図であり、図において、(1)
はプログラムメモリ、(2)はデータ転送、演算、分岐
等の制御を行なう制御回路、(3)は制御回路(2)か
ら制御信号を出力する出力バス、(4)は制御回路(2
)からプログラムメモリ(1)への出力バス、(5)は
プログラムメモリ(1)から制御回路(2)への出力バ
ス、(6)はデータメモリ、(7)は乗算器、算術演算
器、シフタ、累算器等を有する演算部、(8)はデータ
転送バス、(9)はデータメモリ(6)からデータ転送
バス(8)および該データ転送バスから演算部(7)へ
の出力バス、(10)は演算部(7)からデータ転送バ
ス(8)および該データ転送バスからデータメモリ(6
)への出力バスである。
次に動作について説明する。DSPの基本動作はプログ
ラムメモリ(1)から読出されたプログラムに従って制
御回路(2)で制御され、データメモリ(6)から読出
されたデータを演算部(7)に入力して行なわれる命令
フェッチ、デコード、データ読出し、演算、演算結果書
込みという一連の処理動作からなる。
ラムメモリ(1)から読出されたプログラムに従って制
御回路(2)で制御され、データメモリ(6)から読出
されたデータを演算部(7)に入力して行なわれる命令
フェッチ、デコード、データ読出し、演算、演算結果書
込みという一連の処理動作からなる。
これらはバイブライン処理で実行することにより、同一
命令を連続実行した場合、1命令当り1マシンサイクル
で実行する割合に近づく。したがって、単一命令を繰返
し行なう処理では連続的に実行する程、処理速度は向上
する。
命令を連続実行した場合、1命令当り1マシンサイクル
で実行する割合に近づく。したがって、単一命令を繰返
し行なう処理では連続的に実行する程、処理速度は向上
する。
しかし、演算結果により、ある特定の条件が成立した場
合に、現在実行中の処理を抜は出し、別の処理へ分岐す
るプログラムにおいては、条件判定のために連続実行処
理が終了する以前に、途中に中間チエツクポイントを設
け、−担連続実行を中断し、ある演算結果データを特定
のデータ値と比較し、その結果に基づいて分岐処理を行
なうことが必要になる。
合に、現在実行中の処理を抜は出し、別の処理へ分岐す
るプログラムにおいては、条件判定のために連続実行処
理が終了する以前に、途中に中間チエツクポイントを設
け、−担連続実行を中断し、ある演算結果データを特定
のデータ値と比較し、その結果に基づいて分岐処理を行
なうことが必要になる。
第8図は一連の連続実行処理中に中間チエツクを行なう
処理フローを示すもので、演算処理の結果をしきい値と
比較しくステップ5T8−1.8−2)、その後、中止
条件成立か否かを判断しくステップ5T8−3) 、Y
ESの場合は処理を終了し、Noの場合は最終データ終
了か否かを判断しくステップ5T8−4) 、Noの場
合はステップ5T8−1に戻って上記の動作を繰返し、
YESの場合は処理を終了する。
処理フローを示すもので、演算処理の結果をしきい値と
比較しくステップ5T8−1.8−2)、その後、中止
条件成立か否かを判断しくステップ5T8−3) 、Y
ESの場合は処理を終了し、Noの場合は最終データ終
了か否かを判断しくステップ5T8−4) 、Noの場
合はステップ5T8−1に戻って上記の動作を繰返し、
YESの場合は処理を終了する。
画像符号化方式における動き補償処理では、パターン間
のマツチングとして差分絶対値累算を用い、最小パター
ンの検出を行なうものであるが、例えば現在累算実行中
の値が最小値を越えた場合、残りの累算は無駄であり、
このようなケースには次のルーチンへ移行した方が効率
的である。
のマツチングとして差分絶対値累算を用い、最小パター
ンの検出を行なうものであるが、例えば現在累算実行中
の値が最小値を越えた場合、残りの累算は無駄であり、
このようなケースには次のルーチンへ移行した方が効率
的である。
そのために中間チエツクを行なうことは有用であるが、
処理の中断および比較・判定による処理時間の損失を伴
なう。また、従来のDSPではデータの正負の判定によ
る条件判定のみ可能であり、特定のしきい値データとの
大小関係を求めるには、−旦、その対象データとしきい
値との減算を行ない、その結果による判定を行なうため
、処理効率が低い。
処理の中断および比較・判定による処理時間の損失を伴
なう。また、従来のDSPではデータの正負の判定によ
る条件判定のみ可能であり、特定のしきい値データとの
大小関係を求めるには、−旦、その対象データとしきい
値との減算を行ない、その結果による判定を行なうため
、処理効率が低い。
比較対象のしきい値が複数種類ある場合は、更に処理効
率が低くなる。例えば、データの範囲により処理の種類
が複数種類(n個)に分れるケースでは、(n−1)個
のしきい値との比較およびその結果に基づく分岐命令が
必要となり、少なくとも(n−1)X2マシンサイクル
の損失を伴なうことになる。
率が低くなる。例えば、データの範囲により処理の種類
が複数種類(n個)に分れるケースでは、(n−1)個
のしきい値との比較およびその結果に基づく分岐命令が
必要となり、少なくとも(n−1)X2マシンサイクル
の損失を伴なうことになる。
従来のディジタル信号処理プロセッサは以上のように構
成されているので、演算結果または途中の結果によって
分岐処理を行なうケースでは、連続処理途中である場合
は一担処理を中断し、減算および比較処理を行なうため
、処理効率が低下するという問題点があった。
成されているので、演算結果または途中の結果によって
分岐処理を行なうケースでは、連続処理途中である場合
は一担処理を中断し、減算および比較処理を行なうため
、処理効率が低下するという問題点があった。
この発明は上記のような問題点を解消することを課題に
なされたもので、一連の連続処理の途中においても、連
続処理を中断することなく比較処理を実行し、効率的な
分岐処理を実現することのできるディジタル信号処理プ
ロセッサを得ることを目的とする。
なされたもので、一連の連続処理の途中においても、連
続処理を中断することなく比較処理を実行し、効率的な
分岐処理を実現することのできるディジタル信号処理プ
ロセッサを得ることを目的とする。
この発明に係るディジタル信号処理プロセッサは、フェ
ッチする命令のアドレス制御用のプログラムカウンタを
内蔵した制御回路と、データ入出力用のデータメモリと
、演算部動作と並行に該演算部内の算術演算器出力、論
理シフタ出力、乗算器出力のいづれかの選択を行ない、
選択された出力データに対し予め設定されたn個(nは
1以上の整数)のしきい値と同時に大小関係を比較し、
そのn個の比較結果に基づいて、前記n個のしきい値に
よって(n+1)個に区切られるデータ領域中、前記出
力データがどの領域に存在するかを判定し、その判定結
果に対し予め設定されたデータ領域を指定するm個(m
は1以上の整数)の領域限定条件と順次比較を行ない、
条件が一致した場合、上記m個の領域限定条件に対応し
て予め設定されたm個の分岐先アドレスの中から上記一
致した領域限定条件に対応する分岐先アドレス情報を出
力し、m個の条件全てが不一致の場合は全条件不一致を
示す信号を出力するデータ判定器とを具備したものであ
る。
ッチする命令のアドレス制御用のプログラムカウンタを
内蔵した制御回路と、データ入出力用のデータメモリと
、演算部動作と並行に該演算部内の算術演算器出力、論
理シフタ出力、乗算器出力のいづれかの選択を行ない、
選択された出力データに対し予め設定されたn個(nは
1以上の整数)のしきい値と同時に大小関係を比較し、
そのn個の比較結果に基づいて、前記n個のしきい値に
よって(n+1)個に区切られるデータ領域中、前記出
力データがどの領域に存在するかを判定し、その判定結
果に対し予め設定されたデータ領域を指定するm個(m
は1以上の整数)の領域限定条件と順次比較を行ない、
条件が一致した場合、上記m個の領域限定条件に対応し
て予め設定されたm個の分岐先アドレスの中から上記一
致した領域限定条件に対応する分岐先アドレス情報を出
力し、m個の条件全てが不一致の場合は全条件不一致を
示す信号を出力するデータ判定器とを具備したものであ
る。
この発明におけるデータ判定器は、1マシンサイクル毎
に乗算器出力に対し、複数のしきい値と並列比較処理を
行うとともに、その比較結果に対応して複数個ある分岐
先から特定の分岐先を選定することにより、連続処理を
中断することなく常に比較判断を行なうもので、複雑な
分岐処理を効率よく制御することを可能とする。
に乗算器出力に対し、複数のしきい値と並列比較処理を
行うとともに、その比較結果に対応して複数個ある分岐
先から特定の分岐先を選定することにより、連続処理を
中断することなく常に比較判断を行なうもので、複雑な
分岐処理を効率よく制御することを可能とする。
以下、この発明の一実施例を図について説明する。第1
図において、前記第7図と同一または相当部分には同一
符号を付して重複説明を省略する。
図において、前記第7図と同一または相当部分には同一
符号を付して重複説明を省略する。
(11)はデータ判定器、(12)はデータ転送バス(
8)とデータ判定器(11)を結ぶ入出力バス、(13
)は演算部(7)からデータ判定器(11)への出力バ
スである。
8)とデータ判定器(11)を結ぶ入出力バス、(13
)は演算部(7)からデータ判定器(11)への出力バ
スである。
第2図は上記データ判定器(11)の内部構成を示すブ
ロック図であり、第2図において、(15)はしきい値
レジスタ群、(17)は演算データとしきい値との大小
関係を比較する比較器、(19)は比較器出力により演
算データの領域を判定し、分岐条件との比較を行なう条
件判定器、(20)は分岐条件およびその分岐先を示す
アドレスインデックス情報を保持する条件レジスタ、(
24)は条件レジスタの複数の条件成立時分岐先アドレ
スを保持するアドレスレジスタファイル、(12)は入
出力バス、(13) 、 (14) 。
ロック図であり、第2図において、(15)はしきい値
レジスタ群、(17)は演算データとしきい値との大小
関係を比較する比較器、(19)は比較器出力により演
算データの領域を判定し、分岐条件との比較を行なう条
件判定器、(20)は分岐条件およびその分岐先を示す
アドレスインデックス情報を保持する条件レジスタ、(
24)は条件レジスタの複数の条件成立時分岐先アドレ
スを保持するアドレスレジスタファイル、(12)は入
出力バス、(13) 、 (14) 。
(16)、 (18)、 (21)、 (22)
は出力バスである。
は出力バスである。
第3図は上記条件判定器(19)の内部構成を示すブロ
ック図であり、第3図において、(26)は領域判定回
路、(28)は条件比較回路、(1g)、 (2t)
、 (22)、 (27)は出力バスである。
ック図であり、第3図において、(26)は領域判定回
路、(28)は条件比較回路、(1g)、 (2t)
、 (22)、 (27)は出力バスである。
次に動作について説明する。第1図において、条件判定
器(11)は、演算部(7)から出力バス(13)を介
して入力される比較対象データと予め設定されているし
きい値レジスタ群(15)から出力バス(16)を介し
て供給されるn個の各しきい値との大小関係の比較を比
較器(17)で行ない、出力バス(18)を介して供給
されるそのn個の比較結果(大小関係はrOJ、rlJ
の1ビツトで表現される)に基づいて、条件判定器19
で対象データのデータ領域を判定する。
器(11)は、演算部(7)から出力バス(13)を介
して入力される比較対象データと予め設定されているし
きい値レジスタ群(15)から出力バス(16)を介し
て供給されるn個の各しきい値との大小関係の比較を比
較器(17)で行ない、出力バス(18)を介して供給
されるそのn個の比較結果(大小関係はrOJ、rlJ
の1ビツトで表現される)に基づいて、条件判定器19
で対象データのデータ領域を判定する。
第4図はしきい値aO・・・・・・a9の設定による(
n+1)個の領域0・・・・・・領域4の分割と、比較
器出力および領域判定の一例を示すもので、ここでは領
域番号に応じてビットに「1」を立てるものとする。
n+1)個の領域0・・・・・・領域4の分割と、比較
器出力および領域判定の一例を示すもので、ここでは領
域番号に応じてビットに「1」を立てるものとする。
条件判定器(19)の領域判定回路(26)は、出力バ
ス(18)を介して供給された比較器(17)からの比
較器出力により、データの領域を判定し領域を示すイン
デックス信号を出力バス(27)に出力する。条件比較
回路(28)はこの領域インデックス信号と出力バス(
21)を介して条件レジスタ(20)から供給された条
件信号との比較により、条件が成立した場合、その分岐
先アドレスを示すアドレスインデックスを出力バス(2
2)に出力する。
ス(18)を介して供給された比較器(17)からの比
較器出力により、データの領域を判定し領域を示すイン
デックス信号を出力バス(27)に出力する。条件比較
回路(28)はこの領域インデックス信号と出力バス(
21)を介して条件レジスタ(20)から供給された条
件信号との比較により、条件が成立した場合、その分岐
先アドレスを示すアドレスインデックスを出力バス(2
2)に出力する。
第5図は条件レジスタ(20)に保持される条件信号の
フォーマットの一例を示すもので、第5図において、f
O〜f4は領域0指定フラグ〜領域4指定フラグを示し
、指定時1、非指定時0である。条件1〜条件mは複数
個指定することが可能で、比較すべき条件に優先順位を
付け、順次比較するものとし、条件が成立次第、出力バ
ス(22)を介して条件判定器(19)からアドレスイ
ンデックス信号を出力するものとする。
フォーマットの一例を示すもので、第5図において、f
O〜f4は領域0指定フラグ〜領域4指定フラグを示し
、指定時1、非指定時0である。条件1〜条件mは複数
個指定することが可能で、比較すべき条件に優先順位を
付け、順次比較するものとし、条件が成立次第、出力バ
ス(22)を介して条件判定器(19)からアドレスイ
ンデックス信号を出力するものとする。
アドレスレジスタファイル(24)には、各条件に応じ
た分岐先アドレスを複数個格納しておき、出力バス(2
2)を介して条件判定器(19)から供給されるアドレ
スインデックス信号に基づいて、出力バス(14)に分
岐先アドレス信号を出力する。このようにして出力され
たアドレス値に基づいて、制御回路(2)は内蔵するプ
ログラムカウンタのカウント値をこのアドレス値にセッ
トして分岐を行なう。
た分岐先アドレスを複数個格納しておき、出力バス(2
2)を介して条件判定器(19)から供給されるアドレ
スインデックス信号に基づいて、出力バス(14)に分
岐先アドレス信号を出力する。このようにして出力され
たアドレス値に基づいて、制御回路(2)は内蔵するプ
ログラムカウンタのカウント値をこのアドレス値にセッ
トして分岐を行なう。
なお、全ての条件が不成立の場合は、上記アドレスイン
デックス信号が“OFF″で、アドレスレジスタファイ
ル(24)から出力されるアドレス信号も“OFF”状
態であり、プログラムカウンタのカウント値は次の命令
番地を示す。
デックス信号が“OFF″で、アドレスレジスタファイ
ル(24)から出力されるアドレス信号も“OFF”状
態であり、プログラムカウンタのカウント値は次の命令
番地を示す。
このデータ判定器(11)でのチエツク対象となる演算
部(7)から出力バス(13)を介して供給されるデー
タについては、演算部(7)内の算術演算器、乗算器、
累算器等の出力のいづれかをモード設定等の命令で規定
できるようにしておき、マシンサイクル毎にデータ判定
器(11)でチエツクする構成にすることで、データ範
囲の比較のために処理時間の損失を防ぐことができる。
部(7)から出力バス(13)を介して供給されるデー
タについては、演算部(7)内の算術演算器、乗算器、
累算器等の出力のいづれかをモード設定等の命令で規定
できるようにしておき、マシンサイクル毎にデータ判定
器(11)でチエツクする構成にすることで、データ範
囲の比較のために処理時間の損失を防ぐことができる。
第6図は中間チエツクを含む連続処理フローを示すもの
で、まず、比較対象選定、しきい値データセット、分岐
アドレスセット、分岐条件セット等の初期設定を行ない
(ステップ5T6−1)、次いで演算処理と条件判定処
理を並列して処理データ数回ループを介して繰返し、条
件1〜3の成立時にアドレスA−Cを出力する。
で、まず、比較対象選定、しきい値データセット、分岐
アドレスセット、分岐条件セット等の初期設定を行ない
(ステップ5T6−1)、次いで演算処理と条件判定処
理を並列して処理データ数回ループを介して繰返し、条
件1〜3の成立時にアドレスA−Cを出力する。
以上のように、この発明によれば、ある特定のデータに
対し、演算処理と並行して複数のしきい値との比較処理
を行ない、その比較処理結果に応じて分岐先を複数個指
定できる構成としたので、複雑な分岐処理を効率よく制
御することができるという効果がある。
対し、演算処理と並行して複数のしきい値との比較処理
を行ない、その比較処理結果に応じて分岐先を複数個指
定できる構成としたので、複雑な分岐処理を効率よく制
御することができるという効果がある。
第1図はこの発明の一実施例によるディジタル信号処理
プロセッサの全体構成を示すブロック図、第2図はデー
タ判定器の内部構成を示すブロック図、第3図はデータ
判定器の内部構成を示すブロック図、第4図はデータ領
域判定の一例を示す説明図、第5図は分岐条件を示す条
件データの説明図、第6図はデータ判定を含む連続演算
処理のフローチャート図、第7図は従来のディジタル信
号処理プロセッサの全体構成を示すブロック図、第8図
は従来のディジタル信号処理プロセッサにおけるデータ
判定を含む連続演算処理のフローチャート図である。 図において、(1)はプログラムメモリ、(2)は制御
回路、(6)はデータメモリ、(7)は演算部、(11
)はデータ判定器である。 なお、図中、同一符号は同一または相当部分を示す。 代理人 弁理士 大 岩 増 雄 (外2名) 条件判定器の内部構成図 第3 図 データ領域判定0説明図 第4図 条件データの説明図 第5 図 従来のディジタル信号処理プロセッサのブロノ、r;z
j第7 図 とのノ=明、つ連続演算処理9′)フロチャ ト図 従来の連続演算処理のフローチャート間第8 図 手 続 補 正 書 (自発) 5、補正の対象 明細書の発明の詳細な説明及び図面の簡単な説明の欄。 6、補正の内容 1、事件の表示 特願平 号 2、発明の名称 ディジタル信号処理プロセッサ 36補正をする者 以 上 代表者 志 岐 守 哉 カ 傅′に−シ
プロセッサの全体構成を示すブロック図、第2図はデー
タ判定器の内部構成を示すブロック図、第3図はデータ
判定器の内部構成を示すブロック図、第4図はデータ領
域判定の一例を示す説明図、第5図は分岐条件を示す条
件データの説明図、第6図はデータ判定を含む連続演算
処理のフローチャート図、第7図は従来のディジタル信
号処理プロセッサの全体構成を示すブロック図、第8図
は従来のディジタル信号処理プロセッサにおけるデータ
判定を含む連続演算処理のフローチャート図である。 図において、(1)はプログラムメモリ、(2)は制御
回路、(6)はデータメモリ、(7)は演算部、(11
)はデータ判定器である。 なお、図中、同一符号は同一または相当部分を示す。 代理人 弁理士 大 岩 増 雄 (外2名) 条件判定器の内部構成図 第3 図 データ領域判定0説明図 第4図 条件データの説明図 第5 図 従来のディジタル信号処理プロセッサのブロノ、r;z
j第7 図 とのノ=明、つ連続演算処理9′)フロチャ ト図 従来の連続演算処理のフローチャート間第8 図 手 続 補 正 書 (自発) 5、補正の対象 明細書の発明の詳細な説明及び図面の簡単な説明の欄。 6、補正の内容 1、事件の表示 特願平 号 2、発明の名称 ディジタル信号処理プロセッサ 36補正をする者 以 上 代表者 志 岐 守 哉 カ 傅′に−シ
Claims (1)
- 【特許請求の範囲】 内蔵されたマイクロプログラムのフェッチおよびデコー
ド、そのマイクロプログラムの内容に従ったデータの読
出し、演算、演算結果データの書き込みを基本動作とす
るディジタル信号処理プロセッサにおいて、 フェッチする命令のアドレス制御用のプログラムカウン
タを内蔵した制御回路と、 データ入出力用のデータメモリと、 演算部動作と並行に該演算部内の算術演算器出力、論理
シフタ出力、乗算器出力のいずれかの選択を行ない、選
択された出力データに対し予め設定されたn個(nは1
以上の整数)のしきい値と同時に大小関係を比較し、そ
のn個の比較結果に基づいて、前記n個のしきい値によ
って(n+1)個に区切られるデータ領域中、前記出力
データがどの領域に存在するかを判定し、その判定結果
に対し予め設定されたデータ領域を指定するm個(mは
1以上の整数)の領域限定条件と順次比較を行ない、条
件が一致した場合、上記m個の領域限定条件に対応して
前記予め設定されたm個の分岐先アドレスの中から上記
一致した領域限定条件に対応する分岐先アドレス情報を
出力し、m個の条件全てが不一致の場合は全条件不一致
を示す信号を出力するデータ判定器と、 を備え、前記制御回路は前記データ判定器から出力され
る前記分岐先アドレス情報に基づいて、前記プログラム
カウンタを更新して、分岐先の命令アドレスを生成して
前記データ判定器出力が不一致信号である場合は、前記
プログラムカウンタを単純に1増加することで次命令ア
ドレスを生成することを特徴とするディジタル信号処理
プロセッサ。
Priority Applications (13)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1006805A JPH02187824A (ja) | 1989-01-13 | 1989-01-13 | ディジタル信号処理プロセッサ |
CA000605490A CA1311063C (en) | 1988-12-16 | 1989-07-12 | Digital signal processor |
US07/379,274 US5161247A (en) | 1988-12-16 | 1989-07-13 | Digital signal processor matching data blocks against a reference block and replacing the reference block when a new minimum distortion block is calculated |
EP95106305A EP0666533A1 (en) | 1988-12-16 | 1989-07-15 | Digital signal processor |
EP95106303A EP0666532A1 (en) | 1988-12-16 | 1989-07-15 | Digital signal processor |
EP95106304A EP0669599A1 (en) | 1988-12-16 | 1989-07-15 | Digital signal processor |
DE68927798T DE68927798T2 (de) | 1988-12-16 | 1989-07-15 | Prozessor für ein numerisches Signal |
EP89113000A EP0373291B1 (en) | 1988-12-16 | 1989-07-15 | Digital signal processor |
KR1019890017852A KR920010933B1 (ko) | 1988-12-16 | 1989-12-04 | 디지탈신호 처리장치 및 움직임 보상연산방법 |
US07/907,233 US5442799A (en) | 1988-12-16 | 1992-07-01 | Digital signal processor with high speed multiplier means for double data input |
US08/103,175 US5421023A (en) | 1988-12-16 | 1993-08-06 | Motion vector calculation method using sequential minimum distortion calculations at different densities |
US08/128,257 US5504916A (en) | 1988-12-16 | 1993-09-28 | Digital signal processor with direct data transfer from external memory |
US08/140,989 US5388236A (en) | 1988-12-16 | 1993-10-25 | Digital signal processor with multiway branching based on parallel evaluation of N threshold values followed by sequential evaluation of M |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1006805A JPH02187824A (ja) | 1989-01-13 | 1989-01-13 | ディジタル信号処理プロセッサ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02187824A true JPH02187824A (ja) | 1990-07-24 |
Family
ID=11648409
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1006805A Pending JPH02187824A (ja) | 1988-12-16 | 1989-01-13 | ディジタル信号処理プロセッサ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02187824A (ja) |
-
1989
- 1989-01-13 JP JP1006805A patent/JPH02187824A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4782441A (en) | Vector processor capable of parallely executing instructions and reserving execution status order for restarting interrupted executions | |
US5671382A (en) | Information processing system and information processing method for executing instructions in parallel | |
CA1223371A (en) | System for by-pass control in pipeline operation of computer | |
US4740893A (en) | Method for reducing the time for switching between programs | |
EP0378830A2 (en) | Method and apparatus for handling multiple condition codes as for a parallel pipeline computer | |
US5381531A (en) | Data processor for selective simultaneous execution of a delay slot instruction and a second subsequent instruction the pair following a conditional branch instruction | |
EP0269980A2 (en) | Data processor for parallelly executing conflicting instructions | |
CA1098214A (en) | Data processing system with an enhanced instruction pipeline control | |
JPS633337B2 (ja) | ||
EP0093430B1 (en) | Pipeline data processing system | |
EP0094535B1 (en) | Pipe-line data processing system | |
JPH06105460B2 (ja) | マルチプロセッサのプロセッサ切換え装置 | |
US4954947A (en) | Instruction processor for processing branch instruction at high speed | |
US4631672A (en) | Arithmetic control apparatus for a pipeline processing system | |
GB2115964A (en) | A digital data processor | |
US6581086B1 (en) | Multiply and accumulate unit (MAC) and method therefor | |
JPH02187824A (ja) | ディジタル信号処理プロセッサ | |
JPS6327746B2 (ja) | ||
JP2629479B2 (ja) | 情報処理装置 | |
JP2000305782A (ja) | 演算装置 | |
JPH0279122A (ja) | 浮動小数点演算機構 | |
JPH04184535A (ja) | 並列演算装置 | |
JP2021144426A (ja) | プロセッサ及びエラー検出方法 | |
JPH09282165A (ja) | 情報処理装置 | |
JPS63231628A (ja) | アドレス演算器 |