JPH02186459A - ファイル・サブシステム - Google Patents
ファイル・サブシステムInfo
- Publication number
- JPH02186459A JPH02186459A JP1006151A JP615189A JPH02186459A JP H02186459 A JPH02186459 A JP H02186459A JP 1006151 A JP1006151 A JP 1006151A JP 615189 A JP615189 A JP 615189A JP H02186459 A JPH02186459 A JP H02186459A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- interface circuit
- processing device
- data
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005856 abnormality Effects 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Hardware Redundancy (AREA)
- Debugging And Monitoring (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はファイル・サブシステムに関し、特に処理装置
がデイジー・チェーン接続されているファイル・サブシ
ステムに関する。
がデイジー・チェーン接続されているファイル・サブシ
ステムに関する。
従来、この種のファイル・サブシステムにおける制御装
置と処理装置とのケーブルの接続方法には、一つの制御
装置と複数の処理装置とをそれぞれ放射状にケーブルで
接続する、いわゆるラジアル(radial)方式と呼
ばれる接続方法と、一つの制御装置から出ている一つの
ケーブルをそれぞれ途中で分岐しながら複数の処理装置
と接続するデイジー・チェーン(daisy cha
in)方式と呼ばれる接続方法とがある。
置と処理装置とのケーブルの接続方法には、一つの制御
装置と複数の処理装置とをそれぞれ放射状にケーブルで
接続する、いわゆるラジアル(radial)方式と呼
ばれる接続方法と、一つの制御装置から出ている一つの
ケーブルをそれぞれ途中で分岐しながら複数の処理装置
と接続するデイジー・チェーン(daisy cha
in)方式と呼ばれる接続方法とがある。
上述した従来のファイル・サブシステムは、ラジアル方
式による接続方法では制御装置から出るケーブルの本数
が多くなるという欠点があり、また、デイジー・チェー
ン方式による接続方法では処理装置のインタフェース回
路に障害が発生ずると、ケーブルを共通に使用している
ため、他の処理装置も使用できなくなるという欠点があ
る。
式による接続方法では制御装置から出るケーブルの本数
が多くなるという欠点があり、また、デイジー・チェー
ン方式による接続方法では処理装置のインタフェース回
路に障害が発生ずると、ケーブルを共通に使用している
ため、他の処理装置も使用できなくなるという欠点があ
る。
〔課題を解決するための手段〕
本発明は、上位装置の命令を受ける一つの制御装置と、
前記制御装置とデイジー・チェーン方式により接続され
る複数の処理装置とを有し、前記命令により指定された
前記処理装置に格納されたデータの読み取り・書き込み
を行うファイル・サブシステムにおいて、前記処理装置
は上位装置に接続される上位インタフェース回路と、前
記上位インタフェース回路からの命令をデータ・バスを
介して前記処理装置へ送出する下位インタフェース回路
と、信号線を介して前記処理装置へ電源制御信号を送出
する下位電源制御回路と、前記上位インタフェース回路
、下位インタフェース回路及び下位電源制御回路をそれ
ぞれ制御するマイクロ・プロセッサ回路とを備え、且つ
、前記処理装置は前記データ・バスを介して送出されて
きた命令を受けるインタフェース回路と、前記インタフ
ェース回路の指示により読み取り・書き込みを行う前記
データを格納する記憶回路と、前記信号線を介して送出
されてきた電源制御信号を受ける電源ff118回路と
を備え、前記上位装置からの命令により指定された処理
装置に格納されているデータを読み取る際、前記マイク
ロ・プロセッサ回路は前記記憶回路から前記下位インタ
フェース回路に送出された前記データの正常性をチェッ
クし、そのデータ内容に前記処理装置の前記インタフェ
ース回路の障害に起因したエラーのある場合、前記下位
電源制御回路より前記電源制御回路へ指示し、前記処理
装置の電源を切断することを特徴とする。
前記制御装置とデイジー・チェーン方式により接続され
る複数の処理装置とを有し、前記命令により指定された
前記処理装置に格納されたデータの読み取り・書き込み
を行うファイル・サブシステムにおいて、前記処理装置
は上位装置に接続される上位インタフェース回路と、前
記上位インタフェース回路からの命令をデータ・バスを
介して前記処理装置へ送出する下位インタフェース回路
と、信号線を介して前記処理装置へ電源制御信号を送出
する下位電源制御回路と、前記上位インタフェース回路
、下位インタフェース回路及び下位電源制御回路をそれ
ぞれ制御するマイクロ・プロセッサ回路とを備え、且つ
、前記処理装置は前記データ・バスを介して送出されて
きた命令を受けるインタフェース回路と、前記インタフ
ェース回路の指示により読み取り・書き込みを行う前記
データを格納する記憶回路と、前記信号線を介して送出
されてきた電源制御信号を受ける電源ff118回路と
を備え、前記上位装置からの命令により指定された処理
装置に格納されているデータを読み取る際、前記マイク
ロ・プロセッサ回路は前記記憶回路から前記下位インタ
フェース回路に送出された前記データの正常性をチェッ
クし、そのデータ内容に前記処理装置の前記インタフェ
ース回路の障害に起因したエラーのある場合、前記下位
電源制御回路より前記電源制御回路へ指示し、前記処理
装置の電源を切断することを特徴とする。
次に、本発明について図面を参照して詳細に説明するや
第1図は本発明の一実施例のファイル・サブシステムを
示すブロック図である。第1図において、制御装置lは
制御バス100を介して上位装置に接続される上位イン
タフェース回路lOと、上位インタフェース回路lOの
出力をデータ・バス102に送出する下位インタフェー
ス回路11と、電源制御信号線101へ下位装置の電源
を制御する信号を送出する下位電源制御回路13と、上
位インタフェース回路10.下位インタフェース回路1
1及び下位電源制御回路13をそれぞれ制御するマイク
ロ・プロセッサ回#12とから構成されている。また、
#0処理装闇2及び#1処理装置3はそれぞれデータ・
バス102を介してデイジー・チェーン接続されるイン
タフェース回路21と、インタフェース回路21に接続
されてデータを格納する記憶回路と、電源制御信号線1
0を介してデイジー・チェーン接続されて処理装置の電
源を制御する電源制御回路20とから構成されている。
示すブロック図である。第1図において、制御装置lは
制御バス100を介して上位装置に接続される上位イン
タフェース回路lOと、上位インタフェース回路lOの
出力をデータ・バス102に送出する下位インタフェー
ス回路11と、電源制御信号線101へ下位装置の電源
を制御する信号を送出する下位電源制御回路13と、上
位インタフェース回路10.下位インタフェース回路1
1及び下位電源制御回路13をそれぞれ制御するマイク
ロ・プロセッサ回#12とから構成されている。また、
#0処理装闇2及び#1処理装置3はそれぞれデータ・
バス102を介してデイジー・チェーン接続されるイン
タフェース回路21と、インタフェース回路21に接続
されてデータを格納する記憶回路と、電源制御信号線1
0を介してデイジー・チェーン接続されて処理装置の電
源を制御する電源制御回路20とから構成されている。
次に、ファイル・サブシステムの動作について説明する
0例えば、上位装置から#0処理装置2へのデータ読み
出し命令があった場合、その命令は制御バス100より
上位インタフェース回路10にを介して下位インタフェ
ース回路1.1へ出力される。マイクロ・プロセッサ回
路12は上位インタフェース回路10に入力した命令内
容をチェックして下位インタフェース回路11よりデー
タ・バス+02へ読み出し命令を送出させる。#0処理
装置2のインタフェース回路21はデータ・バス102
より送出されてきたへ読み出し命令を受けて記憶回路2
2に格納されているデータを読み出し、インタフェース
回路21からデータ・バス102を介して下位インタフ
ェース回路11に入り、上位インタフェース回路10を
経て、更に、制御バス+00を介して上位装置へ送られ
る。このとき、マイクロ・プロセッサ回路12は下位イ
ンタフェース回路11に入力された#0処理装[2から
のデータの正常性をチェックする。すなわち、インタフ
ェース回路21に障害が発生すると、インタフェース回
路21から直ちに障害IrfI報を送出するか、又はデ
ータそのものを送出しなくなるため、マイクロ・プロセ
ッサ回路12は下位電源制御回路13に対して#0処理
装置2の電源を切断を指示する。ここで、電源切断を指
示を受けた下位電源制御回路13は電源制御信号線10
1を介して#0処理装置2の電源制m回路20に対して
電源の切断を指示する。そしてインタフェース回路21
の電源は切断されると共に#0処理装置2のインタフェ
ース回路21はデータ・バス102から切り繭された状
態となる。
0例えば、上位装置から#0処理装置2へのデータ読み
出し命令があった場合、その命令は制御バス100より
上位インタフェース回路10にを介して下位インタフェ
ース回路1.1へ出力される。マイクロ・プロセッサ回
路12は上位インタフェース回路10に入力した命令内
容をチェックして下位インタフェース回路11よりデー
タ・バス+02へ読み出し命令を送出させる。#0処理
装置2のインタフェース回路21はデータ・バス102
より送出されてきたへ読み出し命令を受けて記憶回路2
2に格納されているデータを読み出し、インタフェース
回路21からデータ・バス102を介して下位インタフ
ェース回路11に入り、上位インタフェース回路10を
経て、更に、制御バス+00を介して上位装置へ送られ
る。このとき、マイクロ・プロセッサ回路12は下位イ
ンタフェース回路11に入力された#0処理装[2から
のデータの正常性をチェックする。すなわち、インタフ
ェース回路21に障害が発生すると、インタフェース回
路21から直ちに障害IrfI報を送出するか、又はデ
ータそのものを送出しなくなるため、マイクロ・プロセ
ッサ回路12は下位電源制御回路13に対して#0処理
装置2の電源を切断を指示する。ここで、電源切断を指
示を受けた下位電源制御回路13は電源制御信号線10
1を介して#0処理装置2の電源制m回路20に対して
電源の切断を指示する。そしてインタフェース回路21
の電源は切断されると共に#0処理装置2のインタフェ
ース回路21はデータ・バス102から切り繭された状
態となる。
以上説明したように本発明のファイル・サブシステムに
よれば、制御装置のマイクロ・プロセッサ回路は処理装
置から読み出されたデータより処理装置のインタフェー
ス回路の障害の有無を常にチェックし、異常があれば障
害の発生した当該処理装置の電源を切断するので、制御
装置と複数の処理装置とがデイジー・チェーン方式によ
る接続であっても、制御装置に接続されている他の処理
装置は障害の影響を受けることもなく、通常に処理を行
うことができるという効果がある。
よれば、制御装置のマイクロ・プロセッサ回路は処理装
置から読み出されたデータより処理装置のインタフェー
ス回路の障害の有無を常にチェックし、異常があれば障
害の発生した当該処理装置の電源を切断するので、制御
装置と複数の処理装置とがデイジー・チェーン方式によ
る接続であっても、制御装置に接続されている他の処理
装置は障害の影響を受けることもなく、通常に処理を行
うことができるという効果がある。
第1図は本発明の一実施例を示すブロック図である。
1・・・制御装置、2・・・#O処理装置、3・・・#
1処理装置、10・・・上位インタフェース回路、11
・・・下位インタフェース回路、12・・・マイクロ・
プロセッサ回路、13・・・下位電源制御回路、20・
・・電源制御回路、21・・・インタフェース回路、2
2・・・記憶回路、100・・・制御バス、101・・
・電源制御信号線、!02・・・データ・バス。
1処理装置、10・・・上位インタフェース回路、11
・・・下位インタフェース回路、12・・・マイクロ・
プロセッサ回路、13・・・下位電源制御回路、20・
・・電源制御回路、21・・・インタフェース回路、2
2・・・記憶回路、100・・・制御バス、101・・
・電源制御信号線、!02・・・データ・バス。
Claims (1)
- 上位装置の命令を受ける一つの制御装置と、前記制御装
置とデイジー・チェーン方式により接続される複数の処
理装置とを有し、前記命令により指定された前記処理装
置に格納されたデータの読み取り・書き込みを行うファ
イル・サブシステムにおいて、前記処理装置は上位装置
に接続される上位インタフェース回路と、前記上位イン
タフェース回路からの命令をデータ・バスを介して前記
処理装置へ送出する下位インタフェース回路と、信号線
を介して前記処理装置へ電源制御信号を送出する下位電
源制御回路と、前記上位インタフェース回路、下位イン
タフェース回路及び下位電源制御回路をそれぞれ制御す
るマイクロ・プロセッサ回路とを備え、且つ、前記処理
装置は前記データ・バスを介して送出されてきた命令を
受けるインタフェース回路と、前記インタフェース回路
の指示により読み取り・書き込みを行う前記データを格
納する記憶回路と、前記信号線を介して送出されてきた
電源制御信号を受ける電源制御回路とを備え、前記上位
装置からの命令により指定された処理装置に格納されて
いるデータを読み取る際、前記マイクロ・プロセッサ回
路は前記記憶回路から前記下位インタフェース回路に送
出された前記データの正常性をチェックし、そのデータ
内容に前記処理装置の前記インタフェース回路の障害に
起因したエラーのある場合、前記下位電源制御回路より
対応する前記電源制御回路へ指示し、前記処理装置の電
源を切断することを特徴とするファイル・サブシステム
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1006151A JPH02186459A (ja) | 1989-01-12 | 1989-01-12 | ファイル・サブシステム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1006151A JPH02186459A (ja) | 1989-01-12 | 1989-01-12 | ファイル・サブシステム |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02186459A true JPH02186459A (ja) | 1990-07-20 |
Family
ID=11630530
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1006151A Pending JPH02186459A (ja) | 1989-01-12 | 1989-01-12 | ファイル・サブシステム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02186459A (ja) |
-
1989
- 1989-01-12 JP JP1006151A patent/JPH02186459A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3279248B2 (ja) | スイッチ機構およびこれを有するディスクアレイ装置およびコンピュータシステム | |
JPH02186459A (ja) | ファイル・サブシステム | |
JP2993337B2 (ja) | 2重系のバスコントロ−ル方法 | |
JP2626127B2 (ja) | 予備系ルート試験方式 | |
JPH02176953A (ja) | ファイル・サブ・システム | |
JP2904266B2 (ja) | バス縮退に対処できるメモリ接続制御装置 | |
JPH11306644A (ja) | ディスクアレイ装置 | |
JPH0612190A (ja) | 磁気ディスク制御方式 | |
JP3012402B2 (ja) | 情報処理システム | |
JP3107182B2 (ja) | 二重化記憶装置 | |
JPH0157376B2 (ja) | ||
JPS6343771B2 (ja) | ||
JPH05265662A (ja) | 2次記憶装置のバックアップ装置 | |
JPS5876924A (ja) | デ−タ転送装置 | |
JPH03182929A (ja) | 磁気テープ媒体の移送機構制御装置 | |
JPH06187250A (ja) | ディスクアレイ装置 | |
JPS61224064A (ja) | 二重化計算機システム | |
JPH0594265A (ja) | 多重書フアイルシステム | |
JPS597971B2 (ja) | 入出力装置の制御方式 | |
JPH0514323A (ja) | 回線制御装置 | |
JPH01209564A (ja) | 情報処理装置 | |
JPH11149351A (ja) | 情報転送制御システム及びディスクアレイ装置 | |
JPS63186351A (ja) | 周辺装置制御方式 | |
JPH05289825A (ja) | ハードディスク装置 | |
JPH03187597A (ja) | データ伝送システムの出力切替方式 |