JPH02181673A - Manufacturing device for semiconductor element - Google Patents

Abstract

PURPOSE:To standardize a conveyance system by providing terminal connectors for plural semiconductor elements on the surface of a subordinate board and forming pattern wiring which conducts to the respective terminal connectors individually and can be connected electrically to contact parts on the reverse surface. CONSTITUTION:The subordinate board 11 is formed in a rectangular plate shape of constant size and plural sockets 12 as the terminal connectors for the semiconductor element S are arranged in a matrix on the top surface. Further, the pattern wiring 13 which connects electrically with the sockets 12 is formed on the reverse surface. The element S is inserted into the sockets 12 and the board 11 is mounted on the pattern contact part 14 from above, so that the wiring 13 on the reverse surface of the board 11 conducts electrically to the contact parts 14. Thus, the contact parts 14 are connected to the respective terminals of the element S and when the board 11 is of constant constitution, sockets 12 as many as the terminals of the elements S are only provided and the conveyance system is standardized.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体素子の製造工程において搬送および特
性検査の利便性を図った１へ導体素子の製造装置に関す
るものである。DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention relates to an apparatus for manufacturing a conductor element, which facilitates transportation and characteristic inspection in the semiconductor element manufacturing process.

〔従来の技術〕[Conventional technology]

通常、半導体デバイスの特性検査方法は、ファイナル検
査とバーイン検査に区分される。Generally, semiconductor device characteristic testing methods are divided into final testing and burn-in testing.

第３図はファイナル検査に供される装置を示しており、
この図に示される装置はパフォーマンスポード（り上に
、プローブボード（２）を、これのド面に突設した複数
本のプローブビン（３）を介して載設すると共に、前記
プローブボード（２）の上１１鴎、この−Ｌ面に突設し
た複数本のプローブビン（３）を介して、裏面にパター
ン配線が形成されたコンタクトホルダー（４）を載設し
、更に、コンタクトホルダー（４）の−Ｌ重両側に一対
のエツチングコンタクト（５）を開閉自在に配設して、
両エツチングコンタクト（５）の開閉対向端部間の中央
に被検査半導体素子（Ｓ）が搭載されるレール（８）を
配設して構成されている。Figure 3 shows the equipment used for final inspection.
The apparatus shown in this figure has a probe board (2) mounted on a performance board (2) via a plurality of probe bins (3) protruding from the surface of the performance board (2). ), a contact holder (4) with patterned wiring formed on the back surface is mounted via a plurality of probe bins (3) protruding from this -L surface, and the contact holder (4) ) A pair of etched contacts (5) are arranged on both sides of the -L column so that they can be opened and closed freely.
A rail (8) on which a semiconductor element (S) to be tested is mounted is disposed in the center between the opening and closing opposing ends of both etching contacts (5).

このような装置を用いて行うファイナル検査方法は、レ
ール（８）上に搭載された半導体素子（Ｓ）の両側で−
・対のエツチングコンタクト（５）が対称に開閉して、
半導体素子（Ｓ）の各端子に接触することにより、これ
ら各端Ｔとエツチングコンタクト（５）が電気的に導通
される。そして、コンタクトホルダー（４）１１１面の
パターン配線がプローブボード（２）のプローブビン（
３）に接触し、更に、パフォーマンスポード（１）へと
コンタクトされて特性検査が行われるものである。The final inspection method using such a device involves inspecting - on both sides of the semiconductor element (S) mounted on the rail (8).
・The pair of etched contacts (5) opens and closes symmetrically,
By contacting each terminal of the semiconductor element (S), each of these ends T and the etching contact (5) are electrically connected. Then, the pattern wiring on the 111th surface of the contact holder (4) is connected to the probe bin (
3), and is further contacted to the performance port (1) for characteristic inspection.

一方、バーイン検査は第４図に示すような装置を用いて
行われている。第４図に示すように、この装置はバーイ
ンボード（））の上方に複数個のソケット（８）を配設
したものであり、検査を行うときは、これらのソケット
（８）に被検査半導体素子（Ｓ）の各端子を強制的に差
し込んで電気的に導通させて、半導体素子（Ｓ）をソケ
ット（８）を介してバーインボード（））と一体止した
上で、このバーインボード（７）をバーイン炉と呼称さ
れる検査用装置にかけて特性検査が行われるものである
。On the other hand, burn-in inspection is performed using an apparatus as shown in FIG. As shown in Figure 4, this device has a plurality of sockets (8) arranged above the burn-in board (), and when testing, place the semiconductors to be tested into these sockets (8). After forcibly inserting each terminal of the element (S) to make it electrically conductive and fixing the semiconductor element (S) integrally with the burn-in board (7) via the socket (8), ) is subjected to a characteristic test using an inspection device called a burn-in furnace.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

しかしながら、半導体素子（Ｓ）の特性検査は上記のよ
うに半導体素子（Ｓ）の搬送系が相違する複数の装置を
用いて行われるため、検査工程のインライン化が不可能
である。However, since the characteristics inspection of the semiconductor element (S) is performed using a plurality of devices having different conveyance systems for the semiconductor element (S) as described above, it is impossible to perform the inspection process in-line.

また、半導体素？−（Ｓ）の各種形状（３００■１１〜
６００■■）の相違により、ファイナル検査用の装置に
おける各レール（６）や搬送手段を、被検査半導体素子
（Ｓ）の形状に合わせて、適合するタイプのものと切換
えなければならない。その上、テスターの端ｒ・も共通
性に欠けており、種々の形状の半導体素子に対応できな
いため、自動テスター化を実現し得ないなどの問題点が
あった。Also, semiconductor element? - Various shapes of (S) (300■11~
600 (■■)), it is necessary to change each rail (6) and conveyance means in the final inspection apparatus to a suitable type according to the shape of the semiconductor element (S) to be inspected. Furthermore, the ends of the testers lack commonality and cannot be applied to semiconductor elements of various shapes, resulting in problems such as the inability to realize automatic testers.

本発明は、上記のような問題点を解決するためになされ
たもので、検査工程のインライン化並びに自動テスター
化を可能にすると共に、搬送系の統一を図り得るように
することを目的とするものである。The present invention was made in order to solve the above-mentioned problems, and aims to make it possible to inline the inspection process and use an automatic tester, and to unify the transportation system. It is something.

〔課題を解決するための手段〕[Means to solve the problem]

このような［目的を達成するために本発明は、表面に複
数個の半導体素子の端子接続体が配設されると共に、裏
面に前記各端子接続体と個別的に導通しかつ検査用装置
のコンタクト部と電気的に接続可能なパターン配線を形
成したサブボードを介して　％Ｆ導体素子の搬送および
特性検査を好うようにしたことを特徴とするものである
。In order to achieve such an object, the present invention has a plurality of terminal connectors for semiconductor elements arranged on the front surface, and conductivity with each of the terminal connectors individually on the back surface and a test device. The present invention is characterized in that the %F conductor element can be transported and its characteristics inspected via a sub-board on which a pattern wiring that can be electrically connected to the contact portion is formed.

〔作　　　用〕[For production]

半導体素子の端子数に対応した端子接続体を配設すると
共に、前記半導体素子の電気特性の入・出力端Ｉ位置に
対応してパターン配線を作成したサブボードを準備する
ことで、このサブボードに適応する搬送系を各検査用装
置に使用するだけで共通の搬送系とすることが可能にな
る。また、サブボードを各検査用装置のコンタクト部と
電気的に接続することで、半導体素子およびテスターの
端子が共通化されるので、半導体素子の形状に影響され
ることなく、特性検査を実施できる。This sub-board is prepared by arranging terminal connectors corresponding to the number of terminals of the semiconductor element and preparing a pattern wiring corresponding to the input/output terminal I position of the electrical characteristics of the semiconductor element. By simply using a transport system suitable for each inspection device, it becomes possible to use a common transport system. In addition, by electrically connecting the sub-board to the contacts of each testing device, the terminals of the semiconductor device and tester can be shared, making it possible to perform characteristic tests without being affected by the shape of the semiconductor device. .

（実　施　例〕 以下、本発明の実施例を図面に基づき詳細に説明する。(Example〕 Hereinafter, embodiments of the present invention will be described in detail based on the drawings.

第１図および第２図はこの実施例方法で使用されるサブ
ボードを示している。これらの図に詔いて、サブボード
（１１）は一定寸法の方形板伏に形成されており、表面
に半導体素子（Ｓ）の端子接続体としての複数個のソケ
ット（１２）がマトリクス状に配設されると共に、裏面
に前記ソケット（重２）と電気的に接続するパターン配
線（１３）を形成したものである。1 and 2 show the sub-boards used in this embodiment method. As shown in these figures, the sub-board (11) is formed into a rectangular board with fixed dimensions, and a plurality of sockets (12) as terminal connections for semiconductor elements (S) are arranged in a matrix on the surface. At the same time, a pattern wiring (13) is formed on the back surface to electrically connect to the socket (layer 2).

上記構成のサブボード（１１）の表面に配設された各ソ
ケット（璽２）には、それぞれ被検査半導体素子（Ｓ）
の端子を差し込んだ−１−で、サブボード（１１）を表
面を上にした状態で検査装置のパターンコンタクト部（
１４）ｉ−に載設することにより、サブボード（１１）
の裏面のパターン配線（！３）がパターンコンタクト部
（１４）に電気的に導通状態となり、これによって、半
導体素子（Ｓ）の各端子は前記パターンコンタクト部（
１４）に接続されるものである。Each socket (seal 2) provided on the surface of the sub-board (11) having the above configuration is equipped with a semiconductor element to be tested (S).
Insert the terminal -1- into the pattern contact part (1) of the inspection device with the sub-board (11) facing up.
14) By installing it on i-, the sub-board (11)
The patterned wiring (!3) on the back side of the is electrically connected to the patterned contact portion (14), whereby each terminal of the semiconductor element (S) is connected to the patterned contact portion (14).
14).

前述のようにサブボード（ＩＩ）を一定寸法に構成する
ことで、被検査半導体素子（Ｓ）の端子数が異なる場合
にも、ソケット（１２）の数を適宜変更しであるサブボ
ード（１１）を使用すれば、検査装置側の搬送形態を変
更する必要がない。By configuring the sub-board (II) to have a fixed size as described above, even when the number of terminals of the semiconductor element (S) to be tested is different, the number of sockets (12) can be changed appropriately and the sub-board (11 ), there is no need to change the transportation mode on the inspection device side.

また、電気特性検査用の人・出力端子位置が半導体素子
（Ｓ）と異なるテスターであっても、この人・出力端子
位置に対応してパターン配線（Ｉ３）を変更したサブボ
ード（１１）を使用することで、テスター側と共通性を
保つことができる。In addition, even if the tester has a person for electrical characteristic testing and the output terminal position is different from the semiconductor element (S), the sub-board (11) with the pattern wiring (I3) changed in accordance with the person and the output terminal position can be used. By using it, you can maintain commonality with the tester side.

このように、上記構成のサブボード（ＩＩ）を使用する
ことでファイナル検査のプローブボードとコンタクトさ
せることができ、また、バーイン検査ではバーインボー
ド（１５）にプローブピン（１Ｇ）を取付けることで、
サブボード（１１）とコンタクトさせることができるも
のである。In this way, by using the sub-board (II) with the above configuration, it can be brought into contact with the probe board for final inspection, and by attaching the probe pin (1G) to the burn-in board (15) for burn-in inspection,
It can be brought into contact with the sub-board (11).

〔発明の効果〕〔Effect of the invention〕

以」−説明したように本発明によるときは、表面に複数
個の半導体素子の端子接続体が配設されると共に、裏面
に前記各端子接続体と個別的に導通しかつ検査用装置の
コンタクト部と電気的に接続可能なパターン配線を形成
したサブボードを介して、半導体素子の搬送および特性
検査を行うようにしているので、半導体素子をｔＰ、品
ずつコンタクトすることなく、サブボード毎にコンタク
トするため、１へ導体素子の形状による搬送系のタイプ
を切替える必要がな（、各検査用装置に一貫した搬送系
を使用することができ、インライン化が可能になる。- As explained above, according to the present invention, a plurality of terminal connectors for semiconductor elements are arranged on the front surface, and the terminal connectors for each of the terminal connectors are individually connected to the terminal connectors and the contacts of the testing device are provided on the back surface. Since the semiconductor devices are transported and their characteristics are inspected via a sub-board on which pattern wiring is formed that can be electrically connected to the Because of the contact, there is no need to switch the type of conveyance system depending on the shape of the conductive element (1), a consistent conveyance system can be used for each inspection device, and in-line operation is possible.

また、サブボードを各検査用装置のコンタクト部と電気
的に接続することで、゛１色導体素子およびテスターの
端子が共通化されるので、゛詩導体素子の形状に影響さ
れることなく、特性検査を実施できることになり、した
がって、自動テスター化がＩＩ■能になるという優れた
効果を発揮するものとなった。In addition, by electrically connecting the sub-board to the contact parts of each testing device, the single-color conductive elements and tester terminals can be shared, so the It has become possible to carry out characteristic inspections, and therefore, it has achieved the excellent effect of making automatic tester possible.

４、図面（７）ｌＴｉｌ’−ｆｔ　説明第１図は本発明
に使用されるサブボードの斜視図、第２図はサブボード
を用いて半導体素子とコンタクト部とをコンタクトした
状態を示す要部断面図、第３図はファイナル検査に使用
されるｖ２ｒｌ！。4. Drawing (7) lTil'-ft Explanation Fig. 1 is a perspective view of a sub-board used in the present invention, and Fig. 2 is a main part showing a state in which a semiconductor element and a contact portion are in contact using the sub-board. The cross-sectional view, Figure 3, is the v2rl! used for final inspection. .

の概略構成図、第４図はバーイン検査に使用される装置
の概略構成図である。FIG. 4 is a schematic diagram of an apparatus used for burn-in inspection.

（１１）・・・サブボード、（１２）・・・端子接続体
、（１３）・・・パターン配線、（１４）・・・コンタ
クト部、（Ｓ）・・・半導体素Ｔ０ 第７図 第３図 第４図(11)...Sub-board, (12)...Terminal connection body, (13)...Pattern wiring, (14)...Contact portion, (S)...Semiconductor element T0 Fig. 7 Figure 3 Figure 4

Claims (1)

【特許請求の範囲】[Claims] 　表面に複数個の半導体素子の端子接続体が配設される
と共に、裏面に前記各端子接続体と個別的に導通しかつ
検査用装置のコンタクト部と電気的に接続可能なパター
ン配線を形成したサブボードを有することを特徴とする
半導体素子の製造装置。Terminal connecting bodies for a plurality of semiconductor elements are arranged on the front surface, and pattern wiring is formed on the back surface to be individually conductive to each of the terminal connecting bodies and electrically connectable to the contact part of the testing device. A semiconductor device manufacturing apparatus characterized by having a sub-board.