JPH02179614A - アクティブマトリクス基板 - Google Patents

アクティブマトリクス基板

Info

Publication number
JPH02179614A
JPH02179614A JP63334125A JP33412588A JPH02179614A JP H02179614 A JPH02179614 A JP H02179614A JP 63334125 A JP63334125 A JP 63334125A JP 33412588 A JP33412588 A JP 33412588A JP H02179614 A JPH02179614 A JP H02179614A
Authority
JP
Japan
Prior art keywords
picture element
electrically connected
line
active matrix
active
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63334125A
Other languages
English (en)
Other versions
JPH0820640B2 (ja
Inventor
Ken Kanamori
金森 謙
Mikio Katayama
幹雄 片山
Hirohisa Tanaka
田仲 広久
Hiroshi Morimoto
弘 森本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP33412588A priority Critical patent/JPH0820640B2/ja
Priority to EP89310569A priority patent/EP0365244B1/en
Priority to DE68923146T priority patent/DE68923146T2/de
Publication of JPH02179614A publication Critical patent/JPH02179614A/ja
Publication of JPH0820640B2 publication Critical patent/JPH0820640B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はアクティブマトリクス基板に関する。
(従来の技術) 第2図に従来のアクティブマトリクス基板を模式的に示
す、ガラス等の絶縁性基板21上に薄膜トランジスタ(
以下ではrTFT、と略称する)25等の能動素子がマ
トリクス状に配設されている。各TPT25は走査線(
ゲートパスライン)23及びゲートパスライン23に交
差して配設されている信号線(ソースパスライン)24
に接続されている。各TPT25には例えばITOで形
成された絵素電[22が接続されている。各TPT25
はゲートパスライン23及びソースパスライン24に送
られる電気的な信号によってオン又はオフされる。TP
T25オン・オフによって絵素電極22の駆動が制御さ
れる。このアクティブマトリクス基板と、同じくガラス
のような第2の絶縁性基板との間に、例えば液晶のよう
な電界の大きさにより光の透過率が変化する物質を封入
し、表示装置を構成することができる。絵素電極22と
、絵素電極に対向して第2の絶縁性基板上に形成された
対向tiとの間に電圧を印加し、液晶等の光透過率を変
化させることにより表示が行われる。
(発明が解決しようとする課題) ところで、上述しなようなアクティブマトリクス基板を
用いた表示装置では、ゲートパスラインやソースパスラ
インの断線、TPTの動作不良等のアクティブマトリク
ス基板の欠陥は、表示装置にとって許容され得ない表示
欠陥の原因となる。
従って、アクティブマトリクス基板に生じた欠陥の救済
を行うことができる構造が望まれている。
本発明者らは、欠陥の救済を可能とする構造を備えたア
クティブマトリクス基板(第3図参照)を以前に開発し
ている。第3図のアクティブマトリクス基板では、2個
のTFT35及び36がゲートパスライン33上に形成
されている。TFT35はそのドレイン電極が絵素電極
32に電気的に接続されている。ソースパスライン34
に近い側に形成されているTFT36は予備であり、そ
のドレイン電極は絵素型f!32に電気的に接続されて
いない。
絵素型w132に接続されているTFT35に何らかの
不良が生じた場合には、まずソースパスラインの支線3
4aを破線Aに沿ってレーザ光等を用いて切断し、TF
T35とソースパスライン3°4との間の電気的な接続
を断つ0次に、予備のTFT36のドレイン電極と絵素
電極32とをレーザ光を用いた光CVD法により電気的
に接続する。
このようにして、絵素電極32は予備のTPT36を用
いて駆動されることになる。
上述した救済方法が効果を発揮するのは、絵素型[!3
2に予め接続されていたTFT35がたとえ不良であっ
ても、予備のTFT36が正常に動作する場合に限られ
る。しかしながら、−i的には、TFT35の不良が異
物の混入等によるレジスト塗布不良等を原因とする場合
には、不良のTFT35の周囲もまた同一の原因により
不良となっていることが多い、また、レーザ光による切
断工程や光CVD工程に於て、装置の精度が不十分であ
るために、加工が必要でない部分を傷付けたり、汚染し
たりすることも起こり得る。このようなことから、TF
T35が不良である場合に予備のTFT36も不良とな
る可能性が大きい、従って、第3図のアクティブマトリ
クス基板では、TFT35の不良等の欠陥救済の確実性
が十分に高いとはいえなかった。
本発明はこのような現状に鑑みてなされたものであって
、その目的とするところは、TPTの不良等の欠陥をよ
り確実に救済することが可能なアクティブマトリクス基
板を提供することにある。
(課題を解決するための手段) 本発明のアクティブマトリクス基板は、絶縁性基板上に
マトリクス状に配設された絵素電極と、該絵素電極の一
方向の各列の間に配設された走査線と、該走査線に交差
して配設された信号線とを有するアクティブマトリクス
基板であって、該絵素電極の1個の辺の近傍に配設され
た第1の能動素子と、該絵素t8iの該辺とは異なる辺
の近傍に配設された第2の能動素子とを備え、該第1及
び第2の能動素子の内の一方が該絵素電極に電気的に接
続され、他方が該絵素電極に電気的に接続されておらず
、そのことにより上記目的が達成される。
本発明のアクティブマトリクス基板の一実施態様では、
前記第1及び第2の能動素子の内の一方が前記走査線上
に形成され且つ該走査線に並行して配設された信号線の
支線に電気的に接続され、他方が前記信号線に並行して
配設された走査線の支線上に形成され且つ該信号線に電
気的に接続されている。
(実施例) 本発明を実施例について以下に説明する。
第1図に本発明の一実施例の要部平面図を示す。
絵素電極2がガラス基板上にマトリクス状に配設されて
いる。絵素電極2の第1図で横方向の各列の間にゲート
パスライン3が配設されている。他方、ソースパスライ
ン4が絵素電f12の縦方向の各列の間に配設されてい
る0本実施例では、ゲートパスライン3上にTPT5が
形成されている。
他方、予備のTPT6が、ソースパスライン4に並行し
て延びるゲートパスラインの支線3a上に形成されてい
る。TPT5のソース電極は、ゲートパスライン3に沿
って延びるソースパスラインの支線4aに電気的に接続
されている。TPT5のドレイン電極は絵素電極2に電
気的に接続されている。即ち、TPT5が正常である場
合には絵素電極2はTPT5を用いて駆動される。予備
のTPT6のソース電極はソースパスライン4に電気的
に接続されているが、そのドレイン電極は絵素電極2に
電気的に接続されていない。但し、TPT6のドレイン
電極は絵素電fl)!2に近接して形成されている。従
って、光CVD法等により両者を容易に電気的に接続す
ることが可能である。
上述したことから明らかなように、TPT6はTPT5
とは異なる絵素電極2の辺の近傍に配設されており、T
PT6とTPT5とは互いにかなり離れて位置している
。このため、TPT5が不良である場合に、TPT5だ
けでなく予備のTPT6までもが同一原因により不良と
なる可能性は小さい、従って、第3図のように2個のT
PTが互いに近接して配設されている場合に比較して、
より確実にTPT5の不良を救済し得ることがわかる。
尚、TPTに代えてMQSトランジスタ等の他の能動素
子を用いることもできる。
次に、本実施例のアクティブマトリクス基板の製造方法
の概略を説明する。ガラス基板上にゲートパスライン3
を例えばタンタルを用いて形成する。その際、本線に加
えて、予備のTPT6を形成するための支線3aを同時
に形成する0次に、ゲートパスライン3及びその支線3
a上にゲート絶縁膜及び半導体層を堆積させ、バターニ
ング工程を経てTPT5及び6のチャネル部を形成する
ゲート絶縁膜には例えば窒化シリコン(SiN、)が用
いられ、半導体層には例えば真性アモルファスシリコン
(a−3i(i))が用いられる。その後、ソースパス
ライン(TPT6のソース電極を含む)4及びソースパ
スラインの支線4a(TPT5のソース電極を含む)並
びにTPT5及び6のドレイン電極が例えばチタンを用
いて形成される。また、絵素電極2が例えばITOを用
いて形成される。ソースパスライン4とゲートパスライ
ン3との交差部には、ソースパスライン4とゲートパス
ライン3との6間のリークを防止するために、窒化シリ
コン等の絶縁物7が介設される。
欠陥救済の方法を説明する。TPT5の特性が不良であ
り、絵素電極2の正常な駆動が不可能である場合には、
ビーム径を調整したレーザ光を照射することにより、ソ
ースパスラインの支線4aを破線Aの部分で焼き切り、
不良のTPT5とソースパスライン4との間の電気的な
接続を断つ。
次に、適当な金属原子を含む気体(例えばタングステン
を含むW (CO) e等)雰囲気中にガラス基板を投
入し、予備のTPT6と絵素電極2との間隙に適当な種
類のレーザ光を照射することにより、光CVD現象を利
用してレーザ光が照射された部分に金属を堆積させ、そ
れによって予備のTPT6と絵素電極2とを電気的に接
続する。このようにして、絵素電極2は予備のTPT6
を用いて駆動されることになる。
TPT5のソース電極が接続されているソースパスライ
ンの支線4aに断線が生じている場合には、予備のTP
T6と絵素電極2とを上述したようにレーザ光を用いて
電気的に接続すれば、その欠陥を救済することができる
尚、上記実施例とは逆に、図示のTPT6のドレインt
8i!と絵素電極2とを電気的に接続しておき、TPT
5のドレインxiと絵素電極2とを電気的に接続しない
ように構成した場合にも、上記実施例と実質的に同様の
効果を得ることができる。
(発明の効果) 本発明のアクティブマトリクス基板では、2個の能動素
子が絵素電極の異なる辺の近傍に配設されており、同じ
辺の近傍に配設される場合に比較して互いにかなり離れ
て位置している。このため、予め絵素電極に電気的に接
続されている能動素子が何等かの原因で不良となってい
ても、絵素電極に電気的に接続されていない他方の能動
素子までもが不良となっている可能性は小さい、また、
不良の能動素子の切り離し等の工程に於いて他方の能動
素子が傷つけられる可能性も小さい、従って、予め絵素
電極に電気的に接続されている能動素子に欠陥がある場
合に、他方の能動素子を適切な手段で絵素電極に接続し
て使用することによって欠陥の救済を確実に行うことが
できる。
2 IlHの能動素子の内の一方が走査線上に形成され
且つ走査線に並行して配設された信号線の支線に電気的
に接続され、他方が信号線に並行して配設された走査線
の支線上に形成され且つ信号線に電気的に接続されてい
る本発明のアクティブマトリクス基板では、信号線の支
線の断線といった欠陥が生じている場合に於いても2個
の能動素子が同時に信号線との接続を断たれることがな
く、上記欠陥を救済することができる。
−・    fia 第1図は本発明の一実施例の要部平面図、第2図は従来
のアクティブマトリクス基板の構成を模式的に示す図、
第3図は本発明者らが以前に開発したアクティブマトリ
クス基板の要部平面図である。
2・・・絵素電極、3・・・ゲートパスライン(走査線
)、3a・・・ゲートパスラインの支線、4・・・ソー
スパスライン(信号Sり、4a・・・ソースパスライン
の支線、5.6・・・TFT (能動素子)。
以上

Claims (1)

  1. 【特許請求の範囲】 1、絶縁性基板上にマトリクス状に配設された絵素電極
    と、該絵素電極の一方向の各列の間に配設された走査線
    と、該走査線に交差して配設された信号線とを有するア
    クティブマトリクス基板であって、 該絵素電極の1個の辺の近傍に配設された第1の能動素
    子と、該絵素電極の該辺とは異なる辺の近傍に配設され
    た第2の能動素子とを備え、該第1及び第2の能動素子
    の内の一方が該絵素電極に電気的に接続され、他方が該
    絵素電極に電気的に接続されていない、 アクティブマトリクス基板。 2、前記第1及び第2の能動素子の内の一方が前記走査
    線上に形成され且つ該走査線に並行して配設された信号
    線の支線に電気的に接続され、他方が前記信号線に並行
    して配設された走査線の支線上に形成され且つ該信号線
    に電気的に接続されている請求項1に記載のアクティブ
    マトリクス基板。
JP33412588A 1988-10-17 1988-12-29 アクティブマトリクス基板 Expired - Lifetime JPH0820640B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP33412588A JPH0820640B2 (ja) 1988-12-29 1988-12-29 アクティブマトリクス基板
EP89310569A EP0365244B1 (en) 1988-10-17 1989-10-16 An active matrix substrate
DE68923146T DE68923146T2 (de) 1988-10-17 1989-10-16 Substrat mit einer aktiven Matrix.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33412588A JPH0820640B2 (ja) 1988-12-29 1988-12-29 アクティブマトリクス基板

Publications (2)

Publication Number Publication Date
JPH02179614A true JPH02179614A (ja) 1990-07-12
JPH0820640B2 JPH0820640B2 (ja) 1996-03-04

Family

ID=18273801

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33412588A Expired - Lifetime JPH0820640B2 (ja) 1988-10-17 1988-12-29 アクティブマトリクス基板

Country Status (1)

Country Link
JP (1) JPH0820640B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04161927A (ja) * 1990-10-24 1992-06-05 Sanyo Electric Co Ltd 液晶表示装置
JPH06148677A (ja) * 1992-11-06 1994-05-27 Naoto Nakagawa マトリクス素子およびその製造方法
JPH11352522A (ja) * 1998-05-20 1999-12-24 Samsung Display Devices Co Ltd 薄膜トランジスタ液晶表示装置
KR100631012B1 (ko) * 2003-12-04 2006-10-04 엘지.필립스 엘시디 주식회사 액정표시소자
JP2007298791A (ja) * 2006-05-01 2007-11-15 Mitsubishi Electric Corp 液晶表示装置及びその欠陥修復方法
JP2019502938A (ja) * 2016-12-20 2019-01-31 北京小米移動軟件有限公司Beijing Xiaomi Mobile Software Co.,Ltd. 視差バリア、表示装置及びその表示状態制御方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61235816A (ja) * 1985-04-11 1986-10-21 Asahi Glass Co Ltd 薄膜能動素子

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61235816A (ja) * 1985-04-11 1986-10-21 Asahi Glass Co Ltd 薄膜能動素子

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04161927A (ja) * 1990-10-24 1992-06-05 Sanyo Electric Co Ltd 液晶表示装置
JPH06148677A (ja) * 1992-11-06 1994-05-27 Naoto Nakagawa マトリクス素子およびその製造方法
JPH11352522A (ja) * 1998-05-20 1999-12-24 Samsung Display Devices Co Ltd 薄膜トランジスタ液晶表示装置
KR100631012B1 (ko) * 2003-12-04 2006-10-04 엘지.필립스 엘시디 주식회사 액정표시소자
JP2007298791A (ja) * 2006-05-01 2007-11-15 Mitsubishi Electric Corp 液晶表示装置及びその欠陥修復方法
JP2019502938A (ja) * 2016-12-20 2019-01-31 北京小米移動軟件有限公司Beijing Xiaomi Mobile Software Co.,Ltd. 視差バリア、表示装置及びその表示状態制御方法
US10409095B2 (en) 2016-12-20 2019-09-10 Beijing Xiaomi Mobile Software Co., Ltd. Parallax barrier, display device and display state control method thereof

Also Published As

Publication number Publication date
JPH0820640B2 (ja) 1996-03-04

Similar Documents

Publication Publication Date Title
US6958802B2 (en) Display device having island-shaped conductor for repairing line disconnection
US5164851A (en) Active matrix display device having spare switching elements connectable to divisional subpixel electrodes
EP0456338B1 (en) An active matrix display device and a method of manufacturing the same
JP2669954B2 (ja) アクティブマトリクス表示装置
JP2005242307A (ja) アクティブマトリクス基板及び表示装置
US7777824B2 (en) Liquid crystal display device and repair structure with electrode overlapped to data line
US20100085532A1 (en) Display device and manufacturing method of the same
JP3381681B2 (ja) 液晶表示装置およびその断線補修方法
JPH09113930A (ja) アクティブマトリクス型液晶表示装置およびその断線修正方法
JP2005043639A (ja) スイッチング素子アレイ基板、それを用いたアクティブマトリクス型表示装置およびその修復方法
US5714770A (en) Thin film transistor substrate for a liquid crystal display
JPH02179614A (ja) アクティブマトリクス基板
US7133113B2 (en) Method of manufacturing a LCD using a photoresist with varying thickness
JPH11190858A (ja) アクティブマトリクス型表示装置及びその製造方法
KR100695614B1 (ko) 레이저 화학증착장비를 이용한 원 픽셀 리페어 방법 및 이를 이용하여 리페어된 액정표시소자의 기판
JP2760459B2 (ja) アクティブマトリクス型基板
JPH02108027A (ja) アクティブマトリクス基板
JP2922007B2 (ja) アクティブマトリックス液晶表示装置
JP3059659B2 (ja) アクティブマトリクス型表示基板及びバスライン断線修正方法
JPH09179143A (ja) 液晶表示装置における欠陥画素修正方法
JPH02284120A (ja) アクティブマトリクス表示装置
JP2502400B2 (ja) アクティブマトリクス表示装置
JP2002031811A (ja) 表示装置および表示装置の断線修復方法
JP2002341379A (ja) 液晶表示装置及びその製造方法
KR20060033640A (ko) 표시 장치 및 표시 기판의 리페어 방법

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080304

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090304

Year of fee payment: 13

EXPY Cancellation because of completion of term