JPH02177427A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH02177427A JPH02177427A JP33238988A JP33238988A JPH02177427A JP H02177427 A JPH02177427 A JP H02177427A JP 33238988 A JP33238988 A JP 33238988A JP 33238988 A JP33238988 A JP 33238988A JP H02177427 A JPH02177427 A JP H02177427A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- polysilicon film
- tungsten
- forming
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 29
- 239000004065 semiconductor Substances 0.000 title claims description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 80
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 59
- 239000010937 tungsten Substances 0.000 claims abstract description 58
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims abstract description 29
- -1 tungsten nitride Chemical class 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 19
- 238000009832 plasma treatment Methods 0.000 claims abstract description 11
- 229920005591 polysilicon Polymers 0.000 claims description 75
- 238000000059 patterning Methods 0.000 claims description 5
- 150000004767 nitrides Chemical class 0.000 claims description 4
- 230000004888 barrier function Effects 0.000 abstract description 51
- 229910052751 metal Inorganic materials 0.000 abstract description 34
- 239000002184 metal Substances 0.000 abstract description 34
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 13
- 238000004544 sputter deposition Methods 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005121 nitriding Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000002441 X-ray diffraction Methods 0.000 description 1
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 1
- 239000013043 chemical agent Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
Description
【発明の詳細な説明】
〔概要〕
半導体装置の製造方法に関し、
バリアメタル層をポリシリコン膜へカバレッジ良く形成
することができ、配線層とポリシリコン膜との間のバリ
ア性を良好にすることができ、かつ容易な工程で安定に
形成することができる半導体装置の製造方法を提供する
ことを目的とし、基板上にコンタトクホールを有する絶
縁膜を形成する工程と、前記コンタクトホールを覆って
ポリシリコン膜を形成する工程と、該ポリシリコン膜を
パターニングする工程と、パターニングされた前記ポリ
シリコン膜を覆うように化学気相成長法によりタングス
テン層を形成する工程と、該タングステン層をＮＨ，ガ
スまたはＮ８ガス雰囲気中でプラズマ処理し選択的にナ
イトライド化してタングステンナイトライド層を形成す
る工程と、該タングステンナイトライド層を覆って配線
層を形成する工程とを含むように構成する。[Detailed Description of the Invention] [Summary] Regarding a method for manufacturing a semiconductor device, a barrier metal layer can be formed on a polysilicon film with good coverage, and barrier properties between a wiring layer and a polysilicon film can be improved. The purpose of the present invention is to provide a method for manufacturing a semiconductor device that can be stably formed in a simple process, and includes a step of forming an insulating film having a contact hole on a substrate, and a step of covering the contact hole. a step of forming a polysilicon film; a step of patterning the polysilicon film; a step of forming a tungsten layer by chemical vapor deposition to cover the patterned polysilicon film; The structure includes the steps of forming a tungsten nitride layer by selectively converting it into nitride by plasma treatment in a gas or N8 gas atmosphere, and forming a wiring layer covering the tungsten nitride layer.
本発明は、半導体装置の製造方法に係り、詳しくは特に
、コンタクトホールに充填されるポリシリコン膜と、こ
のポリシリコン膜とコンタクトするための例えばＡｌか
らなる配線層との間のバリアメタル層の形成方法に通用
することができ、バリアメタル層のバリア性を損なうこ
となく容易な工程で安定にバリアメタル層を形成するこ
とができる半導体装置の製造方法に関する。The present invention relates to a method of manufacturing a semiconductor device, and more particularly, the present invention relates to a method of manufacturing a semiconductor device, and more particularly, a barrier metal layer is formed between a polysilicon film filled in a contact hole and a wiring layer made of Al, for example, for contacting the polysilicon film. The present invention relates to a method for manufacturing a semiconductor device, which can be applied to a forming method and can stably form a barrier metal layer in a simple process without impairing the barrier properties of the barrier metal layer.
近時、半導体装置においては微細化、高速化の傾向にあ
り、この微細化、高速化に伴い例えばバイポーラトラン
ジスタ等の半導体装置においても微細化が可能で、かつ
ｈＦＴの非常に大きな高速化を実現することができる製
造方法が要求されている。このようなバイポーラトラン
ジスタ等の半導体装置には基板内にベース、エミッタ、
コレクタ等の基板拡散層が形成されており、この基板拡
散層と配線層とをコンタクトするために基板拡散層上に
はコンタクトホールを有する絶縁膜が形成されている。Recently, there has been a trend towards miniaturization and higher speeds in semiconductor devices, and with this miniaturization and faster speeds, semiconductor devices such as bipolar transistors can also be miniaturized, and hFTs can achieve extremely high speeds. There is a need for a manufacturing method that can. Semiconductor devices such as bipolar transistors have a base, emitter,
A substrate diffusion layer such as a collector is formed, and an insulating film having a contact hole is formed on the substrate diffusion layer to contact the substrate diffusion layer and the wiring layer.
そして、上記微細化の要求に応えるにはコンタクトホー
ルの、特にコンタクトホール径を小さく形成しなければ
ならないが、コンタクトホールの段差が厳しくなる（ア
スペスクト比が１以上）という傾向がある。このため、
段差の厳しいコンタクトホールに良好に充填でき、かつ
カバレッジが良好な材料が必要となるが、この材料とし
ては、ポリシリコンが挙げられる。In order to meet the above-mentioned demand for miniaturization, contact holes, especially contact hole diameters, must be made small, but there is a tendency for contact holes to have severe steps (aspect ratio of 1 or more). For this reason,
A material that can satisfactorily fill contact holes with severe steps and has good coverage is required, and polysilicon is an example of this material.
更に、ポリシリコンはコンタクトホール内の基板拡散層
を形成する際、イオン注入された不純物を熱拡散させる
のに制御性が良好であるという利点がある。具体的には
、コンタクトホール内の基板拡散層は通常、ポリシリコ
ンにイオン注入しアニール熱処理をすることで形成する
ことができる。Furthermore, polysilicon has the advantage of good controllability in thermally diffusing ion-implanted impurities when forming a substrate diffusion layer in a contact hole. Specifically, the substrate diffusion layer in the contact hole can usually be formed by ion implantation into polysilicon and annealing heat treatment.
以下、従来技術について説明もる。 The prior art will be explained below.
第４図（ａ）〜（ｃ）は従来の半導体装置の製造方法を
説明する図である。図示例の製造方法は例えばバイポー
ラトランジスタ等の半導体装置の製造方法に適用するこ
とができる。FIGS. 4(a) to 4(c) are diagrams illustrating a conventional method of manufacturing a semiconductor device. The illustrated manufacturing method can be applied to, for example, a method of manufacturing semiconductor devices such as bipolar transistors.
この図において、２１は例えばＳｉからなる基板、２２
は例えばＳｉｎ、からなる絶縁膜、２３はコンタクトホ
ール、２４はポリシリコン膜、２５はＡｌからなる配線
層である。In this figure, 21 is a substrate made of Si, for example, and 22
23 is a contact hole, 24 is a polysilicon film, and 25 is a wiring layer made of Al.
次に、その製造工程について説明する。Next, the manufacturing process will be explained.
まず、第４図（ａ）に示すように、例えばＣＶＤ（化学
気相成長）法により基板２１上にＳｉＯ□を堆積して絶
縁膜２２を形成した後、例えばＲＩＥ法により絶縁膜２
２を選択的にエツチングして基板２１上にコンタクトホ
ール２３を形成する。First, as shown in FIG. 4(a), an insulating film 22 is formed by depositing SiO□ on a substrate 21 by, for example, a CVD (chemical vapor deposition) method.
2 is selectively etched to form a contact hole 23 on the substrate 21.
次に、第４図（ｂ）に示すように、例えばＣＶＤ法によ
りコンタクトホール２３内を覆うようにポリシリコンを
堆積してポリシリコン膜２４を形成した後、例えばＲＩ
Ｅ法によりポリシリコン膜２４をパターニングする。Next, as shown in FIG. 4(b), polysilicon is deposited to cover the inside of the contact hole 23 by, for example, the CVD method to form a polysilicon film 24, and then, for example, by RI.
The polysilicon film 24 is patterned by the E method.
そして、第４図（Ｃ）に示すようにスパッタ法によりポ
リシリコン膜２４とコンタクトを採るようにＡｌを堆積
して配線層２５を形成する。なお、コンタクトホール２
３内のエミッタ、ソース、コレクタ等の基板拡散層の形
成はポリシリコン膜２４にイオン注入しアニール熱処理
することにより形成することができる。Then, as shown in FIG. 4C, a wiring layer 25 is formed by depositing Al to make contact with the polysilicon film 24 by sputtering. In addition, contact hole 2
The substrate diffusion layers such as the emitter, source, and collector in the polysilicon film 24 can be formed by ion implantation into the polysilicon film 24 and annealing heat treatment.
上記従来の製造方法はポリシリコン膜２４上に直接、Ａ
ｌからなる配線層２５を形成するという方法であるが、
ポリシリコン膜２４を構成するＳｉと配ｖＡ層２５を構
成するＡｌとが反応して、Ａｆｆｉ中にＳｉが溶は込ん
でいってしまうためコンタクト抵抗が増加する等、特性
が悪くなってしまうと言う問題があった。In the conventional manufacturing method described above, A
The method is to form a wiring layer 25 consisting of
If the Si constituting the polysilicon film 24 and the Al constituting the interconnection A layer 25 react and the Si melts into the Affi, the contact resistance will increase or the characteristics will deteriorate. There was a problem.
上記ポリシリコン膜２４を構成するＳｉと配線層２５を
構成するＡｌが反応してしまうという問題を解決する手
段としてはポリシリコン膜２４と配線層２５の間にバリ
ア性を有するバリアメタル層を形成するという方法が考
えられる。以下具体的に図面を用いて説明する。As a means to solve the problem that Si forming the polysilicon film 24 and Al forming the wiring layer 25 react, a barrier metal layer having barrier properties is formed between the polysilicon film 24 and the wiring layer 25. One possible method is to do so. This will be explained in detail below using the drawings.
第５図（ａ）、（ｂ）は従来の半導体装置の製造方法を
説明する図である。FIGS. 5(a) and 5(b) are diagrams illustrating a conventional method of manufacturing a semiconductor device.
この図において、第４図（ａ）〜（Ｃ）と同一符号は同
一または相当部分を示し、３１はチタンナイトライド（
ＴｉＮ）からなるバリアメタル層、３２は溝である。In this figure, the same symbols as in FIGS. 4(a) to (C) indicate the same or corresponding parts, and 31 is titanium nitride (
32 is a trench.
次に、その製造工程について説明する。Next, the manufacturing process will be explained.
基板２１上に絶縁膜２２を形成する工程からポリシリコ
ン膜２４をパターニングする工程までの形成方法は第４
図（ａ）、（ｂ）で説明した形成方法と同様である。次
いで、第５図（ａ）に示すように、Ｎ２ガス雰囲気中で
スパッタ法によりポリシリコン膜２４上にＴｉＮからな
るバリアメタルＪｉｉ３１を形成した後、第５図（ｂ）
に示すように、スパッタ法によりポリシリコン膜２４と
コンタクトを採るように配線層２５を形成する。なお、
コンタクトホール２３内の基板拡散層の形成はポリシリ
コン膜２４にイオン注入しアニール熱処理することによ
り形成することができる。The formation method from the step of forming the insulating film 22 on the substrate 21 to the step of patterning the polysilicon film 24 is the fourth method.
The formation method is the same as that described in FIGS. (a) and (b). Next, as shown in FIG. 5(a), a barrier metal Jii 31 made of TiN is formed on the polysilicon film 24 by sputtering in an N2 gas atmosphere, and then as shown in FIG. 5(b).
As shown in FIG. 2, a wiring layer 25 is formed by sputtering so as to make contact with the polysilicon film 24. In addition,
The substrate diffusion layer within the contact hole 23 can be formed by implanting ions into the polysilicon film 24 and subjecting it to annealing heat treatment.
しかしながら、このような第５図（ａ）、（ｂ）に示す
従来の半導体装置の製造方法にあっては、ポリシリコン
膜２４上へのＴｉＮからなるバリアメタル層３１をスパ
ッタ法によりリアクティブに形成するという方法である
が、スパッタ法は堆積方向に方向性があるため段差を有
する場所、即ちポリシリコン膜２４の側面（第５図（ａ
）に示すＸＩ、Ｘ２部）に厚く堆積することができずポ
リシリコン膜２４上面にしか形成することができない。However, in the conventional manufacturing method of the semiconductor device shown in FIGS. 5(a) and 5(b), the barrier metal layer 31 made of TiN is formed on the polysilicon film 24 reactively by sputtering. However, since the sputtering method has a directionality in the deposition direction, the sputtering method has a directionality in the deposition direction, so it is difficult to deposit the polysilicon film 24 on the side surface of the polysilicon film 24 (FIG. 5(a)).
), it cannot be thickly deposited on the portions XI and X2 shown in ), and can only be formed on the upper surface of the polysilicon film 24.
このため、第５図（ｂ）に示すように、ポリシリコン膜
２４の側面に露出されている部分（ＸＩ、Ｘ２部）のＳ
ｉとこの側面と接している配線Ｎ２５を構成するＡｌと
が反応してしまい、配線層２５とポリシリコン膜２４の
間のバリア性を損なってしまうという問題があった。特
にＴｉＮからなるバリアメタル層３１はバリア性を発揮
するためには通常、２０００〜３０００Å以上の膜厚で
形成しなければならないため、ポリシリコン膜２４全面
を覆うように上記膜厚で均一にカバレッジ良く形成しな
ければバリア性を発揮することができないのである。な
お、タングステンナイトライド（ＷＮ）からなるバリア
メタル層３１を同様なスパッタ法により形成した場合、
層厚が５００人程度からバリア性は得られるがポリシリ
コン膜２４側面への形成についてはＴｉＮと同様な問題
が生じる。また、微細化に伴い溝３２内は非常に狭い小
さな領域になる。このため、ここではバリアメタル層３
１及び配線層２５を両方共スパッタ法で形成しており通
常、バリアメタル層３１及び配線層２５が両方共溝３２
内に入り込むことができないため、この溝３２内の領域
では配線層２５を構成するＡｌとポリシリコン膜２４を
構成するＳｉとが反応するという問題は生じない。Therefore, as shown in FIG. 5(b), the S
There was a problem in that the i and Al constituting the wiring N25 in contact with this side surface reacted with each other, impairing the barrier properties between the wiring layer 25 and the polysilicon film 24. In particular, the barrier metal layer 31 made of TiN must normally be formed with a thickness of 2000 to 3000 Å or more in order to exhibit barrier properties, so it must be uniformly covered with the above thickness so as to cover the entire surface of the polysilicon film 24. Unless it is well formed, it will not be able to exhibit its barrier properties. Note that when the barrier metal layer 31 made of tungsten nitride (WN) is formed by a similar sputtering method,
Although barrier properties can be obtained with a layer thickness of about 500 layers, the same problem as with TiN occurs when forming the polysilicon film 24 on the side surface. Furthermore, with miniaturization, the inside of the groove 32 becomes a very narrow and small area. Therefore, here, barrier metal layer 3
Both the barrier metal layer 31 and the wiring layer 25 are formed by a sputtering method, and normally both the barrier metal layer 31 and the wiring layer 25 are
Since it cannot penetrate into the groove 32, there is no problem that Al forming the wiring layer 25 and Si forming the polysilicon film 24 react with each other in the region within the trench 32.
ポリシリコン膜２４全面を覆うように均一にカバレッジ
良く形成する方法としては、ＣＶＤ法によりポリシリコ
ン膜２４上にタングステン（Ｗ）層（Ｗは選択性がよい
）を形成すれば良いと考えられるが、タングステン層で
はバリア性が不十分であるという問題がある。タングス
テンは通常、ＣＶＤ法により形成するとポリシリコン膜
２４にだけ選択性よく形成することができるという利点
がある。ＣＶＤ法によりポリシリコン膜２４全面を覆う
ようにタングステン層をカバレッジ良く形成できるのは
、ポリシリコン膜２４表面に化学反応により形成される
ためにカバレッジ良く形成できるのであり、したがって
スパッタ法によるものよりポリシリコン膜２４側面への
被覆が優れているのである。As a method of uniformly forming the polysilicon film 24 with good coverage so as to cover the entire surface of the polysilicon film 24, it is considered that a tungsten (W) layer (W has good selectivity) is formed on the polysilicon film 24 by the CVD method. However, there is a problem in that the tungsten layer has insufficient barrier properties. Generally, when tungsten is formed by the CVD method, it has the advantage that it can be formed only on the polysilicon film 24 with good selectivity. The reason why the tungsten layer can be formed with good coverage so as to cover the entire surface of the polysilicon film 24 by the CVD method is that it can be formed with good coverage because it is formed on the surface of the polysilicon film 24 by a chemical reaction. The coating on the side surfaces of the silicon film 24 is excellent.
また、ＴｉＮからなるバリアメタル層３１をＣＶＤ法に
より形成して、ポリシリコン［１２４全面を覆うように
均一にカバレ・ノジ良く形成するという方法も研究され
ているが、ソースガスが液化ガスでしかも蒸気圧が低い
ためソースガスを安定に供給することができないこと等
によりＴｉＮからなるバリアメタル層３１を安定に形成
できないという製造上困難であるという問題があった。Research has also been conducted on a method in which a barrier metal layer 31 made of TiN is formed by the CVD method to cover the entire surface of polysilicon [124] uniformly and with good coverage. There was a problem in that the barrier metal layer 31 made of TiN could not be stably formed because the source gas could not be stably supplied due to the low vapor pressure, which was difficult to manufacture.
そこで、本発明は、バリアメタル層をポリシリコン膜へ
カバレッジ良く形成することができ、配線層とポリシリ
コン膜との間のバリア性を良好にすることができ、かつ
容易な工程で安定に形成することができる半導体装置の
製造方法を提供することを目的としている。Therefore, the present invention is capable of forming a barrier metal layer on a polysilicon film with good coverage, improving the barrier properties between the wiring layer and the polysilicon film, and stably forming the barrier metal layer with a simple process. An object of the present invention is to provide a method for manufacturing a semiconductor device that can perform the following steps.
本発明による半導体装置の製造方法は上記目的達成のた
め、基板上にコンタクトールを有する絶縁膜を形成する
工程と、前記コンタクトホールを覆ってポリシリコン膜
を形成する工程と、該ポリシリコン膜をパターニングす
る工程と、パターニングされた前記ポリシリコン膜を覆
うように化学気相成長法によりタングステン層を形成す
る工程と、該タングステン層をＮＨ，ガスまたはＮ２ガ
ス雰囲気中でプラズマ処理し選択的にナイトライド化し
てタングステンナイトライド層を形成する工程と、該タ
ングステンナイトライド層を覆って配線層を形成する工
程とを含むものである。In order to achieve the above object, the method for manufacturing a semiconductor device according to the present invention includes a step of forming an insulating film having a contact hole on a substrate, a step of forming a polysilicon film covering the contact hole, and a step of forming a polysilicon film to cover the contact hole. a step of patterning, a step of forming a tungsten layer by chemical vapor deposition so as to cover the patterned polysilicon film, and a step of selectively nitriding the tungsten layer by plasma treatment in an NH, gas or N2 gas atmosphere. The method includes a step of forming a tungsten nitride layer by forming a tungsten nitride layer, and a step of forming a wiring layer covering the tungsten nitride layer.
本発明は、基板上にコンタクトホールを有する絶縁膜が
形成され、コンタクトホールを覆ってポリシリコン膜が
形成され、ポリシリコン膜がパタニングされた後、パタ
ーニングされたポリシリコン膜が覆われるように化学気
相成長法によりタングステン層が形成され、タングステ
ン層がＮＨ、ガスまたはＮｚガス雰囲気中でプラズマ処
理され選択的にナイトライド化されてタングステンナイ
トライド層が形成され、タングステンナイトライド層が
覆われるように配線層が形成される。In the present invention, an insulating film having a contact hole is formed on a substrate, a polysilicon film is formed to cover the contact hole, the polysilicon film is patterned, and then the patterned polysilicon film is covered with a chemical agent. A tungsten layer is formed by a vapor phase growth method, and the tungsten layer is selectively nitrided by plasma treatment in an NH, gas, or Nz gas atmosphere to form a tungsten nitride layer, so that the tungsten nitride layer is covered. A wiring layer is formed.
したがって、第１図（ｄ）に示すように、バリアメタル
層３１ａを構成するタングステン層ｌをポリシリコン膜
２４を覆ってＣＶＤ法により形成しているため、バリア
メタル層３１ａをポリシリコン膜２４ヘカバレ・７ジ良
く形成することができる。そして、ＮＨ，ガスまたはＮ
２ガス雰囲気中でのプラズマ処理によりタングステン層
１を選択的にナイトライド化してタングステンナイトラ
イド層２を形成しているため、第１図（ｅ）に示す配線
層２５とポリシリコン膜２４との間のバリア性を良好に
することができ、安定に形成することができる。Therefore, as shown in FIG. 1(d), since the tungsten layer l constituting the barrier metal layer 31a is formed by the CVD method to cover the polysilicon film 24, the barrier metal layer 31a is exposed to the polysilicon film 24.・It can be formed well in 7 degrees. and NH, gas or N
Since the tungsten nitride layer 2 is formed by selectively nitriding the tungsten layer 1 by plasma treatment in a two-gas atmosphere, the interconnection layer 25 and polysilicon film 24 shown in FIG. It is possible to improve the barrier properties between the layers and to form the film stably.
Ｃ実施例〕 以下、本発明を図面に基づいて説明する。C Example] Hereinafter, the present invention will be explained based on the drawings.
第１図〜第３図は本発明に係る半導体装置の製造方法の
一実施例を説明する図であり、第１図（ａ）〜（ｅ）は
一実施例の製造工程を説明する図、第２図（ａ）、（ｂ
）は一実施例の製造装置を示す概略図、第３図は一実施
例の効果を説明する図である。1 to 3 are diagrams illustrating an embodiment of a method for manufacturing a semiconductor device according to the present invention, and FIGS. Figure 2 (a), (b)
) is a schematic diagram showing a manufacturing apparatus of one embodiment, and FIG. 3 is a diagram illustrating the effects of one embodiment.
これらの図において、第４図（ａ）〜（ｃ）と同一符号
は同一または相当部分を示し、１はタングステン層、２
はタングステンナイトライド層、３１ａはバリアメタル
層、３ａ、３ｂは反応装置、４はＮ２ガスまたはＮＨ，
ガスを導入するガス導入口、５は基板２１を載置する基
板載置台で、基板２１を加熱するヒータ（図示せず）を
有している。In these figures, the same reference numerals as in FIGS. 4(a) to (c) indicate the same or corresponding parts, 1 is a tungsten layer, 2 is
is a tungsten nitride layer, 31a is a barrier metal layer, 3a and 3b are reactors, 4 is N2 gas or NH,
A gas inlet 5 for introducing gas is a substrate mounting table on which the substrate 21 is placed, and has a heater (not shown) for heating the substrate 21.
６はガスを排気するガス排気口、？ａ、７ｂはＲＦｔ源
、８ａ、８ｂは電極である。6 is a gas exhaust port that exhausts gas, ? a and 7b are RFt sources, and 8a and 8b are electrodes.
なお、ここでのバリアメタル層３１ａはタングステン層
１およびタングステンナイトライド層２とから構成され
る場合であるが、実質的に配線層２５とポリシリコン膜
２４との間をバリアするバリア性を有するのはタングス
テンナイトライド層２である。Note that although the barrier metal layer 31a here is composed of the tungsten layer 1 and the tungsten nitride layer 2, it has a barrier property that substantially acts as a barrier between the wiring layer 25 and the polysilicon film 24. is the tungsten nitride layer 2.
次に、その製造工程について説明する。Next, the manufacturing process will be explained.
まず、第１図（ａ）に示すように、例えばＣＶＤ法によ
り基板２１上にＳｉｎ、を堆積して膜厚が例えば６００
０〜７０００人の絶縁膜２２を形成した後、例えばＲＩ
Ｅ法により絶縁膜２２をパターニングして基板２１上に
コンタクトホール径が例えば６０００〜９０００人のコ
ンタクトホール２３を形成する。これが本発明の、基板
上にコンタクトホールを有する絶縁膜を形成する工程に
該当する。First, as shown in FIG. 1(a), Sin is deposited on the substrate 21 by, for example, the CVD method, and the film thickness is, for example, 600 mm.
After forming the insulating film 22 of 0 to 7000 people, for example, RI
The insulating film 22 is patterned by the E method to form contact holes 23 on the substrate 21 having a diameter of, for example, 6,000 to 9,000 contacts. This corresponds to the step of forming an insulating film having contact holes on a substrate according to the present invention.
次に、第１図（ｂ）に示すように、例えばＣＶＤ法によ
りコンタクトホール２３を覆うようにポリシリコンを堆
積して膜厚が例えば２０００人のポリシリコン膜２４を
形成した後、例えばＲＩＥ法によりポリシリコン膜２４
をパターニングする。これが本発明の、コンタクトホー
ルを覆ってポリシリコン膜を形成する工程と、ポリシリ
コン膜をパターニングする工程に該当する。Next, as shown in FIG. 1(b), polysilicon is deposited to cover the contact hole 23 by, for example, a CVD method to form a polysilicon film 24 having a thickness of, for example, 2000, and then, by, for example, an RIE method. Polysilicon film 24
pattern. This corresponds to the step of forming a polysilicon film covering the contact hole and the step of patterning the polysilicon film in the present invention.
次に、第１図（Ｃ）に示すように、ＣＶＤ法によりパタ
ーニングされたポリシリコン膜２４を覆うように膜厚が
例えば１０００人のタングステン層１を形成する。ここ
でのＣＶＤ法による還元ガスとしては例えばＨ２ガスま
たはＳｉＨ，ガス等を用いることができる。これが本発
明の、パターニングされたポリシリコン膜を覆うように
化学気相成長法によりタングステン層を形成する工程に
該当する。Next, as shown in FIG. 1C, a tungsten layer 1 having a thickness of, for example, 1000 layers is formed so as to cover the polysilicon film 24 patterned by the CVD method. As the reducing gas used in the CVD method here, for example, H2 gas, SiH gas, or the like can be used. This corresponds to the step of forming a tungsten layer by chemical vapor deposition so as to cover the patterned polysilicon film of the present invention.
次に、第２図（ａ）に示すようなＲＦを印加できる反応
装置３ａ（この第２図（ａ）に示す反応装置３ａは基板
２１側にＲＦが印加できるようになっており、ここでの
バイアスはセルフバイアスである）を用い、ポリシリコ
ン膜２４上に形成されたタングステン層１をＮ Ｈ３ガ
スまたはＮ２ガス雰囲気中でプラズマ処理し選択的にナ
イトライド化して膜厚が例えば５００人のタングステン
ナイトライド層２を形成する。したがって、ナイトライ
ド化されていないタングステン層１が膜厚５００人で残
される。プラズマ処理の条件としては周波数が例えば１
３．５６ＭＨｚ （好ましくは１３．５６Ｍ ８２以
上）、電力が例えば５００Ｗ （好ましくは５００Ｗ以
上）、圧力が例えば１．ＯＴ、、ｒ （好ましくは１．
０Ｔ ｏ ｒ ｒ以下）である。これが本発明の、タン
グステン層をＮＨ３ガスまたはＮ２ガス雰囲気中でプラ
ズマ処理し選択的にナイトライド化してタングステンナ
イトライド層を形成する工程に該当する。Next, a reaction device 3a as shown in FIG. 2(a) is capable of applying RF (the reaction device 3a shown in FIG. 2(a) is capable of applying RF to the substrate 21 side; The tungsten layer 1 formed on the polysilicon film 24 is plasma-treated in an NH3 gas or N2 gas atmosphere to selectively nitride the tungsten layer 1, so that the film thickness is, for example, 500 nm. A tungsten nitride layer 2 is formed. Therefore, a non-nitrided tungsten layer 1 is left with a thickness of 500 mm. For example, the plasma treatment conditions include a frequency of 1
3.56MHz (preferably 13.56M82 or more), power is, for example, 500W (preferably 500W or more), and pressure is, for example, 1. OT,, r (preferably 1.
0T o r r or less). This corresponds to the step of the present invention in which the tungsten layer is selectively nitrided by plasma treatment in an NH3 gas or N2 gas atmosphere to form a tungsten nitride layer.
なお、ここでＸ線回折を行うと、ＷＮ、Ｗ、Ｎのピーク
を見ることができる。このピークに基づいて、Ｎ２ガス
（あるいはＮＨ，ガス）の流量を適宜調整することによ
ってタングステン層１をナイトライド化することができ
るのである。Note that when X-ray diffraction is performed here, the peaks of WN, W, and N can be seen. Based on this peak, the tungsten layer 1 can be nitrided by appropriately adjusting the flow rate of N2 gas (or NH gas).
また、反応装置としては第２図（ｂ）に示すような電極
８ｂ側にＲＦが印加できるような反応装置３ｂであって
もよい。なお、この場合はＤＣバイアスを基板２１に印
加する必要がある。Further, the reaction apparatus may be a reaction apparatus 3b which can apply RF to the electrode 8b side as shown in FIG. 2(b). Note that in this case, it is necessary to apply a DC bias to the substrate 21.
そして、第１図（ｅ）に示すように、スパッタ法により
バリアメタル層３１ａを覆うように／ｌを堆積して配線
層２５を形成する。なお、コンタクトホール２３内の基
板拡散層の形成はポリシリコン膜２４にイオン注入しア
ニール熱処置することにより形成することができる。Then, as shown in FIG. 1(e), /l is deposited by sputtering so as to cover the barrier metal layer 31a to form a wiring layer 25. Note that the substrate diffusion layer within the contact hole 23 can be formed by implanting ions into the polysilicon film 24 and subjecting it to annealing heat treatment.
すなわち、上記実施例では、第１図（ｄ）に示すように
、バリアメタル層３１ａを構成するタングステン層ｌを
ポリシリコン膜２４を覆ってＣＶＤ法により形成してい
るため、バリアメタル層３１ａをポリシリコン膜２４ヘ
カバレンジ良く形成することができる。そして、ＮＨ−
ｉガスまたはＮ２ガス雰囲気中でのプラズマ処理により
タングステン層ｌを選択的にナイトライド化してタング
ステンナイトライド層２を形成しているため、第１図（
ｅ）に示す配線層２５とポリシリコン膜２４との間のバ
リア性を良好にすることができ、安定に形成することが
できる。ここで、バアリ性においては従来のチタンナイ
トライドからなるバリアメタル層３１よりも優れている
ことを以下のような実験により確認することができた。That is, in the above embodiment, as shown in FIG. 1(d), since the tungsten layer l constituting the barrier metal layer 31a is formed by the CVD method to cover the polysilicon film 24, the barrier metal layer 31a is The polysilicon film 24 can be formed with good coverage. And NH-
Since the tungsten layer 1 is selectively nitrided by plasma treatment in an i gas or N2 gas atmosphere to form the tungsten nitride layer 2, the tungsten nitride layer 2 shown in FIG.
It is possible to improve the barrier properties between the wiring layer 25 and the polysilicon film 24 shown in e), and it is possible to form them stably. Here, it was confirmed through the following experiment that the barrier metal layer 31 is superior to the conventional barrier metal layer 31 made of titanium nitride in terms of barrier properties.
第３図において、２４ａはポリシリコン層でポリシリコ
膜２４に相当し、２５ａはＣｕを２％含有のＡ１層で配
線層２５に相当し、３１ｂはタングステンナイトライド
層で上記実施例のバリアメタル層３１ａに相当し、３１
Ｃはチタンナイトライド層で従来のバリアメタル層３１
に相当する。In FIG. 3, 24a is a polysilicon layer which corresponds to the polysilicon film 24, 25a is an A1 layer containing 2% Cu and corresponds to the wiring layer 25, and 31b is a tungsten nitride layer which is the barrier metal layer of the above embodiment. Corresponds to 31a, 31
C is a titanium nitride layer and is a conventional barrier metal layer 31
corresponds to
第３図に示すような試料、即ち、タングステンナイトラ
イド層３１ｂをポリシリコン膜２４ａとＡｆ層２５ａで
挟んだものと、チタンナイトライド層３１ＣをＡ１層２
５ａとポリシリコン層２４ａで挾んだものを、それぞれ
４８０℃／３０分で３回熱処理した後、Ａ１層２５ａを
それぞれエツチングしたところチタンナイトライド層３
１ｃのものだけが一部ＡＩ層２５ａを構成するＡＩ！と
ポリシリコン膜２４ａを構成するＳｉとが反応したとこ
ろがみられた。したがって、上記実施例のタングステン
ナイトライド層は従来のチタンナイトライド層よりもバ
リア性が優れているのである。The samples shown in FIG. 3, that is, the one in which the tungsten nitride layer 31b is sandwiched between the polysilicon film 24a and the Af layer 25a, and the one in which the titanium nitride layer 31C is sandwiched between the A1 layer 2
5a and the polysilicon layer 24a were each heat-treated at 480°C for 30 minutes three times, and then the A1 layer 25a was etched, resulting in a titanium nitride layer 3.
1c is the only AI that partially constitutes the AI layer 25a! It was observed that there was a reaction between the polysilicon film 24a and Si constituting the polysilicon film 24a. Therefore, the tungsten nitride layer of the above example has better barrier properties than the conventional titanium nitride layer.
なお、上記実施例では、プラズマ処理としてＲＦ印加に
よるＲＦプラズマを行う場合について説明したが、本発
明はこれに限定されるものではなく、ＥＣＲ印加による
ＥＣＲプラズマを行う場合であってもよい。In the above embodiment, a case has been described in which RF plasma is performed by applying RF as plasma processing, but the present invention is not limited to this, and ECR plasma may be performed by applying ECR.
上記実施例は、第１図（ｄ）に示すように、バリアメタ
ルＪｔ！１３１ａをタングステン層１及びタングステン
ナイトライド層２の２層で構成する場合について説明し
たが、本発明はこれに限定されるものではなく、バリア
メタル層をタングステンナイトライド層の１層のみで構
成する場合であってもよく、この場合、第１図（ｄ）に
示すタングステンナイトライド層２を形成する際、タン
グステン層１をプラズマ処理して選択的にナイトライド
化するのであるが、このタングステン層ｌを全てナイト
ライド化すればよいのである。In the above embodiment, as shown in FIG. 1(d), the barrier metal Jt! Although a case has been described in which the barrier metal layer 131a is composed of two layers, the tungsten layer 1 and the tungsten nitride layer 2, the present invention is not limited to this, and the barrier metal layer is composed of only one layer, the tungsten nitride layer. In this case, when forming the tungsten nitride layer 2 shown in FIG. 1(d), the tungsten layer 1 is selectively nitrided by plasma treatment. It is sufficient to convert all l into nitride.
本発明によれば、バリアメタル層をポリシリコン膜上に
カバレッジ良（形成することができ、配線層とポリシリ
コン膜との間のバリア性を良好にすることができ、かつ
容易な工程で安定に形成することができるという効果が
ある。According to the present invention, a barrier metal layer can be formed on a polysilicon film with good coverage, and the barrier properties between the wiring layer and the polysilicon film can be made good, and the barrier metal layer can be stably formed in a simple process. This has the effect that it can be formed.
第２図は一実施例の製造装置の概略を示す図、第３図は
一実施例の効果を説明する図、第４図は及び第５図は従
来例の製造工程を説明する図である。FIG. 2 is a diagram schematically showing a manufacturing apparatus of one embodiment, FIG. 3 is a diagram explaining the effects of one embodiment, and FIGS. 4 and 5 are diagrams explaining a conventional manufacturing process. .
ｌ・・・・・・タングステン層、
２・・・・・・タングステンナイトライド層、２１・・
・・・・基板、
２２・・・・・・絶縁膜、
２３・・・・・・コンタクトホール、
２４・・・・・・ポリシリコン膜、
２５・・・・・・配線層、
３１ａ・・・・・・バリアメタル層。l...Tungsten layer, 2...Tungsten nitride layer, 21...
... Substrate, 22 ... Insulating film, 23 ... Contact hole, 24 ... Polysilicon film, 25 ... Wiring layer, 31a ... ...Barrier metal layer.
第１図〜第３図は本発明に係る半導体装置の製造方法の
一実施例を説明する図であり、第１図は一実施例の製造
工程を説明する図、＋！Ｅ！ｉ
４−八
ムｎ
へコ
Ｔ
−実施例の製造装置を示す概略図
１１２図
一実施例の効果を説明する図
第
図
従来例の製造工程を説明する図
従来例の製造工程を説明する回
第
図1 to 3 are diagrams illustrating an embodiment of a method for manufacturing a semiconductor device according to the present invention, and FIG. 1 is a diagram illustrating a manufacturing process of one embodiment, +! E! i 4-8mn Heko T - Schematic diagram showing the manufacturing apparatus of the embodiment 112 Figure 1 Figure illustrating the effects of the embodiment Figure 1 Diagram explaining the manufacturing process of the conventional example Time to explain the manufacturing process of the conventional example Diagram
Claims (1)
程と、 前記コンタクトホールを覆ってポリシリコン膜を形成す
る工程と、 該ポリシリコン膜をパターニングする工程と、パターニ
ングされた前記ポリシリコン膜を覆うように化学気相成
長法によりタングステン層を形成する工程と、 該タングステン層をＮＨ＿３ガスまたはＮ＿２ガス雰囲
気中でプラズマ処理し選択的にナイトライド化してタン
グステンナイトライド層を形成する工程と、 該タングステンナイトライド層を覆って配線層を形成す
る工程とを含むことを特徴とする半導体装置の製造方法
。[Claims] A step of forming an insulating film having a contact hole on a substrate; a step of forming a polysilicon film covering the contact hole; a step of patterning the polysilicon film; forming a tungsten layer by chemical vapor deposition to cover the polysilicon film, and selectively converting the tungsten layer into nitride by plasma treatment in an NH_3 gas or N_2 gas atmosphere to form a tungsten nitride layer. A method for manufacturing a semiconductor device, the method comprising: forming a wiring layer covering the tungsten nitride layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33238988A JPH02177427A (en) | 1988-12-28 | 1988-12-28 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33238988A JPH02177427A (en) | 1988-12-28 | 1988-12-28 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02177427A true JPH02177427A (en) | 1990-07-10 |
Family
ID=18254423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33238988A Pending JPH02177427A (en) | 1988-12-28 | 1988-12-28 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02177427A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5691235A (en) * | 1994-11-30 | 1997-11-25 | Micron Technology, Inc. | Method of depositing tungsten nitride using a source gas comprising silicon |
| EP0849806A2 (en) * | 1996-12-19 | 1998-06-24 | Texas Instruments Incorporated | Improvements in or relating to semiconductor devices having tungsten nitride sidewalls |
| US6054383A (en) * | 1995-11-21 | 2000-04-25 | Nec Corporation | Fabrication method of semiconductor device |
| KR100314411B1 (en) * | 1997-04-11 | 2002-01-17 | 가네꼬 히사시 | Fabrication method of semiconductor device using cmp process |
| EP1298710A1 (en) * | 2001-09-07 | 2003-04-02 | Infineon Technologies AG | Method for protecting a tungsten element in semiconductor device fabrication |
| KR100390038B1 (en) * | 1999-12-30 | 2003-07-04 | 주식회사 하이닉스반도체 | Method for forming multilevel metal line of semiconductor device |
-
1988
- 1988-12-28 JP JP33238988A patent/JPH02177427A/en active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5691235A (en) * | 1994-11-30 | 1997-11-25 | Micron Technology, Inc. | Method of depositing tungsten nitride using a source gas comprising silicon |
| US6429086B1 (en) | 1994-11-30 | 2002-08-06 | Micron Technology, Inc. | Method of depositing tungsten nitride using a source gas comprising silicon |
| US6472323B1 (en) | 1994-11-30 | 2002-10-29 | Micron Technology, Inc. | Method of depositing tungsten nitride using a source gas comprising silicon |
| US6730954B2 (en) | 1994-11-30 | 2004-05-04 | Micron Technology, Inc. | Method of depositing tungsten nitride using a source gas comprising silicon |
| US6054383A (en) * | 1995-11-21 | 2000-04-25 | Nec Corporation | Fabrication method of semiconductor device |
| KR100329093B1 (en) * | 1995-11-21 | 2002-09-27 | 닛본 덴기 가부시끼가이샤 | Manufacturing method of semiconductor device |
| EP0849806A2 (en) * | 1996-12-19 | 1998-06-24 | Texas Instruments Incorporated | Improvements in or relating to semiconductor devices having tungsten nitride sidewalls |
| EP0849806A3 (en) * | 1996-12-19 | 1999-08-25 | Texas Instruments Incorporated | Improvements in or relating to semiconductor devices having tungsten nitride sidewalls |
| KR100314411B1 (en) * | 1997-04-11 | 2002-01-17 | 가네꼬 히사시 | Fabrication method of semiconductor device using cmp process |
| KR100390038B1 (en) * | 1999-12-30 | 2003-07-04 | 주식회사 하이닉스반도체 | Method for forming multilevel metal line of semiconductor device |
| EP1298710A1 (en) * | 2001-09-07 | 2003-04-02 | Infineon Technologies AG | Method for protecting a tungsten element in semiconductor device fabrication |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2978748B2 (en) | Method for manufacturing semiconductor device | |
| JPH0736403B2 (en) | How to attach refractory metal | |
| JPH0577327B2 (en) | ||
| KR20020001383A (en) | Method of manufacturing a semiconductor device | |
| JP2809196B2 (en) | Method for manufacturing semiconductor device | |
| US20020192396A1 (en) | Method of titanium/titanium nitride integration | |
| JPH10199881A (en) | Manufacture of semiconductor device | |
| JPH02177427A (en) | Manufacture of semiconductor device | |
| US6004872A (en) | Method of manufacturing semiconductor device | |
| KR100290467B1 (en) | Method of forming a metal barrier film in a semiconductor device | |
| US6579614B2 (en) | Structure having refractory metal film on a substrate | |
| KR0174878B1 (en) | Diffusion Barrier Layer Formation Method | |
| KR100322886B1 (en) | Method for forming metal contact of a semiconductor device | |
| JPH0653165A (en) | Method of forming metal plug | |
| JPH0194657A (en) | Electrode and wiring for semiconductor device | |
| JP2972687B2 (en) | Method for manufacturing semiconductor device | |
| JP2871943B2 (en) | Method for manufacturing semiconductor device | |
| JPH08186173A (en) | Manufacture of semiconductor device | |
| JPH09102469A (en) | Manufacture of semiconductor device | |
| KR20010007527A (en) | Method of silicide formation in a semiconductor device and processor readable storage medium using the same | |
| JP2004522315A (en) | Semiconductor structure | |
| KR100623612B1 (en) | Method for fabricating metal line of semiconductor device | |
| JPH11150110A (en) | Semiconductor device and manufacture of the same | |
| KR100266871B1 (en) | Method of forming barrier in semiconductor device | |
| KR100342826B1 (en) | Method for forming barrier metal layer of semiconductor device |