JPH02170250A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は主記憶装置と入出力制御装置との間で入出力チ
ャネルを介してデータ転送を行う情報処理装置に係り、
特に光チャネルのように大量のデータを高速に転送する
ような入出力チャネルにおける転送データのエラー検出
および訂正機能を備えた情報処理装置に関するものであ
る。

〔従来の技術〕

入出力チャネルを介して主記憶装置と入出力側＠装置と
の間でデータ転送を行う場合、そのブタに誤りが生じる
原因として次のようなものがある。第１の原因として、
入出力制御装置と入出力チャネルを接続するケーブルの
障害および入出力制御装置側の接続部のノ・−ドウエア
障害がある。

第２の原因に、入出力チャネル内部のノ・−ドウエア障
害がある。

そして、上記の原因によって生じる転送データの誤りを
検出する従来の技術として次のようなものがある。第１
の原因によって生じるデータの誤りを検出する手段とし
て、データ１バイト毎に付加されたパリティビットを入
出力チャネルでチエツクすることにより、１バイト金構
成するビットの中の誤りを検出する。第２の原因に対し
ては〜　Ｃ）（ＥＣＫ　　ＳＵＭのようなデータｆｔ構
成するビットの中に誤りがあったとき、それを検出でき
るような規則で構成されたエラー検出コードをそのデー
タに付加］、２て転送し、受信側でそのデータに誤りが
あるか否かをエラー検出コードを用いてチエツクする。

〔発明が解決しようとする課題〕

上述した従来の転送データのエラー検出方式には次のよ
うな課題があった。

第１に入出力チャネルで１バイトずつパリティをチエツ
クしながらデータ転送を行う方式は、光チャネルのよう
にビット単位で高速かつ大量に転送されるデータのエラ
ー検出には適用できない。

また、高速かつ大量のデータ転送を行う場合、入出力チ
ャネルが持つデータバッファを大きくする必要があるた
め、データバッファにメモリ素子を多用する方向にあり
、ソフトエラー等のメモリ障害が無視できなくなる。そ
して、ソフトエラーでは多数ビットのエラーが発生する
恐れがあるので、パリティのチエツクだけではデータエ
ラーを検出しきれない。

第２に、主記憶装置側に転送されたデータの正常性は、
Ｏ８がチエツクするため、ＣＰＵに対するロスタイムが
大きい。

第３にＯ８が主記憶上に転送されたデータの中に誤りを
見つけたときには、入出力チャネルにおける上記データ
の転送は遂に完了している。その九め、上記データの誤
りが、ソフトエラー等のメモリ障害が原因で発生した場
合、エラーが発生し次ときのハードウェアの状態が残っ
ていないので、ハードウェアのどの部分が壊れたのか解
析できない。

第４に転送されたデータの中に誤りが検出されたときは
、そのＩｌｏをエラーが検出されたデータの前あるいは
先頭からリトライしなければならない。そして、データ
転送量が少ない場合は、大して問題にはならないが、大
量のデータ転送を行う場合には、リトライするＩｌｏに
よるロスタイムが大きくなってしまい、高速化した意味
がない。

〔課題を解決するための手段〕

本発明の情報処理装置は、入出力制御装置から受信した
データセットに伴うエラー検出コードを用いてそのデー
タセットのエラーを検出する手段と、上記入出力制御装
置から受信した上記データセットを構成するビットの中
に誤りが生じたときそれを検出するように構成された第
１のエラー検出コードを生成する手段と、上記入出力制
御装置から受信し友上記データセットを入出力チャネル
が持つデータバッファを介して主記憶装置へ送出する際
上記第１のエラー検出コードを用いてそのデータセット
のエラーを検出する手段とを入出力チャネルに備え、上
記主記憶装置と上記入出力制御装置との間のデータ転送
を上記入出力チャネルを介して行い、上記入出力制御装
置が上記主記憶装置方向に転送するデータを一定の長さ
で分割したデータセットに対して、そのデータセットを
構成するビットの中にｖ４ｂがあったときそれを検出す
るように構成された第２のエラー検出コードを上記デー
タセット毎に付加してデータ転送を行うようにしたもの
である。

ｉた、本発明の別の発明による情報処理装置は、入出力
制御装置から受信したデータセットに伴うエラー検出コ
ードを用いてそのデータセットのエラーを検出する手段
と、上記入出力制御装置から受信した上記データセラ）
ｆ構成するビットの中に誤りが生じ九ときそれを検出お
よび訂正できるように構成されたエラー修正コードを生
成する手段と、上記入出力制御装置から受信し次上記デ
ータセットヲ入出力チャネルが持つデータバッファを介
して主記憶装置へ送出する際上記エラー修正コードを用
いてそのデータセットのエラーの有無を確認し、エラー
が々いときはそのデータバッファから出力したデータセ
ットを主記憶装置へ送出しエラーが検出され九ときはそ
れを訂正したデータセットを主記憶装置へ送出する手段
とを入出力チャネルに備え、上記主記憶装置と上記入出
力制御装置との間のデータ転送を上記入出力チャネルを
介して行い、上記入出力制御装置が上記主記憶Ｍｆｌ方
向に転送するデータを一定の長さで分割した上記データ
セットに対してそのデータセットｉ構成するビットの中
に誤りがあったときそれを検出するように構成されたエ
ラー検出コードを上記データセット毎に付加してデータ
転送を行うようにしたものである。

また、本発明のさらに別の発明による情報処理装置は、
入出力制御装置から受信したデータセットに伴うエラー
修正コードを用いてそのデータセットのエラーの有無を
確認し、エラーが無いときにはそのデータセットを入出
力チャネルがもつデータバッファに格納し、エラーが有
ったときにはそのデータセットをそれに対応するエラー
修正コードを用いて訂正した後にそのデータバッファに
格納する手段と、上記入出力制御装置から受信した上記
データセットを入出力チャネルが持つデータバッファを
介して主記憶装置へ送出するとき上記エラー修正コード
を用いてそのデータセットのエラーの有無を確認し、エ
ラーが無いときはそのデータバッファから出力したその
データセットをその主記憶装置へ送出し、エラーが検出
されたときはそれを訂正したデータセットをその主記憶
装置へ送出する手段とを入出力チャネルに備え、上記主
記憶装置と上記入出力制御装置との間のデータ転送を上
記入出力チャネルを介して行い、上記入出力制御装置が
上記主記憶装置方向に転送するデータを一定の長さで分
割した上記データセットに対してそのデータセラ）ｔ−
構成するビットの中に誤りがあったときそれを検出およ
び訂正するように構成されたエラー修正コードを上記デ
ータセット毎に付加してデータ転送を行うようにしたも
のである。

〔作用〕

本発明においては、入出力制御装置が作成するエラー検
出コードを用いて、入力データ中の誤りを検出し、入力
データが入出力処理装置内部のデータバッファを介して
主記憶装置方向へ出力されるときその入出力処理装置内
部で作成したエラー検出コードを用いて、その出力デー
タのエラーを検出する。

また、本発明の別の発明においては、入出力制御装置が
作成するエラー検出コードを用いて、入力データ中の誤
シを検出し、入力データが入出力処理装置内部のデータ
バッファを介して主記憶装置方向へ出力されるときその
入出力処理装置内部で作成したエラー検出および訂正コ
ードを用いてその出力データに誤りがあるか否かをチエ
ツクし、倶υがあればそれを訂正して主記憶装置へ転送
する。

また、本発明のさらに別の発明は、入出力制御装置が作
成するエラー修正コードを用いて入力データ中の誤りを
検出および訂正し、入力データが入出力処理装置内部の
データバッファを介して主記憶装置方向へ出力されると
き、上記のエラー修正コードを用いてその出力データに
誤りがあるか否かをチエツクし、誤りがあればそれを訂
正して主記憶装置へ転送する。

〔実施例〕

以下、図面に基づき本発明の実施例全詳細に説明する。

第１図は本発明を実施したときのシステム全体の概略を
示すシステム構成図である。本発明の理解を容易にする
ため、まずこれについて説明する。

図において、１０１はＣＰＵ、　１０２は入出力処理装
置（ＩＯＰ）、１０３はサービスプロセッサ（ｓｖｐ）
、１０４は入出力制御装置（ＰＣＵ）である。そして１
０５は光インタフェース、１０６はデータエラー検出信
号、１０７はＣＰＵ１０１とｌ０Ｐ１０２間のデータバ
ス、１０８はＩ１０要求、１０９はチャネルエラー検出
信号、１１０はチャネルエラー解除信号である。

つぎにこの第１図に示すシステムの動作を説明する。

まず、転送データのエラー検出方式について説明する。

入出力処理装置（ＩＯＰ）１０２は入出力制御装置（Ｐ
ＣＵ）１０４から一定長のデータとそれに伴うエラー検
出コードを光インタフェース１０５ヲ介して受信すると
、そのデータの中に誤シがあるか否かをエラー検出コー
ドを用いてチエツクする。このとき、工２−が検出され
ると入出力処理装置（ＩＯＰ　）　１０２は入出力制御
装置（ＰＣＵ）１０４ヘデータエラー検出信号１０６を
送出し、その後入出力制御装置（ＰＣＵ）１０４が送出
する終了ステータス（データエラー有り）を受は取り、
ＣＰＵ１０１へ通告する。そして、ＣＰＵ１０１はデー
タエラー有の報告を受けると、そのデータ転送に関与し
たＩｌｏ　９求１０８をリトライする。また、入出力制
御装置（ｐｃＵ）１０４　から受信したデータにエラー
がなかった場合には、入出力処理装置（ＩＯＰ）１０２
はそのデータ１ＩＯＰ内部のデータバッファを介してＣ
ＰＵ１０１へ送出する。このとき、上記データに慎９が
生じたときそれを検出できるように構成されたエラー検
出コード（以下、ＥＤＣと呼称する）全入出力処理装置
（ＩＯＰ）１０２内部で作成し、ＣＰＵ　１０１へ上記
データを送出する前にエラー検出コードＥＤＣでそのデ
ータをチエツクし、誤りがなければ、そのままデータ転
送を継続する。そして、そのデータに誤りが検出された
とき入出力処理装置（ＩＯＰ）１０２はその入出力チャ
ネルにおけるデータ転送を中断し、入出力チャネル内部
のデータバッファにメモリ障害が発生したと判断して、
サービスプロセッサ（ｓｖｐ）１０３ヘチヤネルエラー
検出信号とその入出力チャネルのログ情報を送出する。

その後、入出力チャネルをイニシャライズする。

そして、サービスプロセッサ（ｓｖｐ　）１０３　Ｉｔ
ｓチャネルエラー検出信号を受信すると、同一チャネル
で単位時間、例えば、８時間内に何回チャネルエラーが
発生し友かを判別し、一定回以内ならばチャネルエラー
解除の通信１１０を入出力処理装置（ＩＯＰ）１０２　
に発行する。また、チャネルエラーが一定回以上ならば
、そのチャネルを切離すような通信を発行する。

つぎに、転送データのエラー検出および訂正方式につい
て説明する。

入出力制御装置（ＰＣＵ）１０４から受信したデータに
誤りが生じたときそれを検出および訂正できるように構
成され之エラー検出および訂正コード（以下、ＥＤＡＣ
と呼称する）を入出力処理装置（ＩＯＰ）１０２内部で
作成し、ＣＰＵｌ０１へ上記データを送出する前にＥＤ
ＡＣでそのデータをチエツクし、誤りがなければそのま
まデータ転送を継続する。

そして、そのデータに誤りが検出されたとき入出力処理
装置（ＩＯＰ）１０２はＥＤＡＣを用いてデータの誤り
を訂正し、ＣＰＵ１０１へ送出すると同時に、入出力処
理装置（ＩＯＰ）１０２内部のデータバッファにメモリ
障害が発生したと判断しサービスプロセッサ（ＳＶＰ）
１０３ヘチヤネルエラー検出信号を送出する。その一方
でデータ転送は継続される。

つぎに、入出力処理装置（ＩＯＰ）１０２に接続され九
複数個のチャネルの内の１チヤネルの内部の回路構成お
よび動作を第２図、第３図を参照して説明する。

第２図は本発明の一実施例を示すブロック図で、本発明
を実現するための入出力チャネルの回路構成の一例を示
すものである。

図において、２０１は入出力制御装置が一定の長さに分
割したデータと、それに付加した工２−コードを入出力
チャネルで受信し、それを保持する入力データバッファ
、２０２はこの入力データバッファ２０１が保持するデ
ータの中の誤９１：検出するエラー検出回路で、このエ
ラー検出回路２０２は入出力制御装置から受信したデー
タセットに伴うエラー検出コードを用いてそのデータセ
ットのエラーを検出する手段を構成している。２０３は
、エラー検出回路２０２が入力データバッファ２０１中
のデータに誤りがあることを検出し九ときに入出力制御
装置に送出するデータエラー検出信号、２０４はデータ
バッファ、２０５は入力データバッファ２０１中のデー
タを基にして、エラー検出コードＥＤＣを生成するエラ
ー検出コード生成回路で、このエラー検出コード生成回
路２０５は入出力制御装置から受信したデータセットを
構成するビットの中に誤りが生じたときそれを検出する
ように構成されたエラー検出コードを生成する手段を構
成している。

２０６はエラー検出コード生成回路２０５で生成したエ
ラー検出コードを格納するエラー検出コードバッファ、
２０７は入力データバッファ２０１と同じ容量をもちデ
ータバッファ２０４からの出力データをバッファリング
する出力データバッファ、２０８バニラ−検出コードバ
ッファ２０Ｂからのエラー検出コードＥＤＣｉ用いてデ
ータバッファ２０４かう出力データバッファ２０７へ送
出されるデータのエラー検出を行うエラー検出回路であ
り、エラーを検出したとき入出力チャネルのデータ転送
を中断すると同時に、第１図のサービスプロセッサ（ｓ
ｖｐ）１０３に対してチャネルエラー検出信号２０９を
送出する。そして、このエラー検出回路２０Ｂとエラー
検出コードバッファ２０６は入出力制御装置から受信し
たデータセットを入出力チャネルが持つデータバッファ
を介して主記憶装置へ送出する際エラー検出コードを用
いてデータセットのエラーＴｈ検出する手段を構成して
いる。

そして、上記の２つの手段を入出力チャネルに備え、主
記憶装置と入出力制御装置との間のデータ転送を入出力
チャネルを介して行い、入出力制御装置が主記憶装置方
向に転送するデータを一定の長さで分割したデータセッ
トに対して、そのデータセットを構成するビットの中に
誤シがあったときそれを検出するように構成されたエラ
ー検出コードをデータセット毎に付加してデータ転送を
行うように構成されている。

つぎにこの第２図に示す実施例に□おける入出力チャネ
ルの動作を説明する。

まず、入出力チャネルは、入出力制御装置が一定の長さ
に分割したデータとそれに付加したエラー検出コードと
入力データバッファ２０１に取シ込む。そして、エラー
検出回路２０２が入力データバッファ２０１内のデータ
に誤りを検出したときエラー検出回路２０２は入出力制
御装置にデータエラー検出信号２０３を送出する。その
後、入出力制御装置はデータエラーが検出されたＩｌｏ
を終了させる。

エラー検出回路２０２がエラーを検出しなかったときは
、入力データバツ７ア２０１のデータがデータバッファ
２０４に取シ込まれ、そのデータに対応するエラー検出
コードＩＤＣがエラー検出コード生成回路２０５で生成
されると共にエラー検出コードバッファ２０Ｂに増り込
まれる。上記データがデータバッファ２０４から出力デ
ータバッファ２０７へ出力されるとき、そのデータに対
応するエラー検出コードＥＤＣ４またエラー検出コード
バッファ２０６から取り出される。

つぎに、エラー検出回路２０８は上記データとエラー検
出コードＥＤＣ全取り込み、データバッファ２０４の障
害により、上記データに誤りが生じたか否かをチエツク
する。このとき、エラーがなければデータバッファ２０
４からの出力データを出力データバツファ２０７ｔ−介
して主記憶装置へ送出し、エラーが検出されたときには
、入出力チャネルのデータ転送を中断する。そして、＃
ｇ１図の入出力処理装置（ＩＯＰ）１０２はその入出力
チャネルのログ情報を採取した後、そのチャネルをイニ
シャライズし、データバッファ２０４にＩｌｉ害が発生
したものとして、上記ログ情報とチャネルエラー検出信
号２０９を第１図のサービスプロセッサ（ＳＶＰ）１０
３に報告する。

第３図は本発明の他の実施例と示すブロック図で、本発
明を実現するための入出力チャネルの回路構成の一例？
示すものである。

この第３図において第２図と同一符号のものは相当部分
を示し、２１０は入力データバッファ２０１中のデータ
を基にしてエラー検出および訂正コード（ＥＤＡＣ）を
生成するエラー検出および訂正コード生成回路で、入出
力制御装置から受信したデータセットを構成するビット
の中に誤りが生じたときそれを検出および訂正できるよ
うに構成されたエラー修正コードを生成する手段を構成
している。

２１１はエラー検出および訂正コード生成回路２１０で
生成し九ニラー検出および訂正コード（ＥＤＡＣ）を格
納するエラー検出および訂正コードバッファ、２１２は
このエラー検出および訂正コードバッファ２１１からの
エラー検出および訂正コード（ＥＤＡＣ）を用いてデー
タバッファ２０４から出力データバッファ２０７へ送出
されるデータのエラー検出および訂正を行うエラー検出
および訂正回路であり、エラーがなかったときはセレク
タ２１３が出力データパソファ２０７ヲ選択するように
セットし、エラーが検出されたときには、データバッフ
ァ２０４からのデータを訂正し、セレクタ２１３がその
データを選択するようにセットすると同時に、第１図の
サービスプロセッサ（ＳｖＰ）１０３に対して、チャネ
ルエラー検出信号２０９ヲ送出する。そして、このエラ
ー検出および訂正回路２１２は出力データバッファ２０
７とセレクタ２１３とともに、入出力制御装置から受信
したデータセットを入出力チャネルが持つデータバッフ
ァを介して主記憶装置へ送出する際エラー修正コードを
用いてデータセットのエラーの有無を確認し、エラーが
ないときはデータバッファから出力したデータセットを
主記憶装置へ送出しエラーが検出されたときはそれを訂
正したデータセットを主記憶装置へ送出する手段を構成
している。

そして、上記２つの手段および入出力制御装置から受信
したデータセットに伴うエラー検出コードを用いてその
データセットのエラーを検出する手段を入出力チャネル
に備え、主記憶装置と入出力制御装置との間のデータ転
送を入出力チャネルを介して行い、入出力制御装置が主
記憶装置方向に転送するデータを一定の長さで分割した
データセットに対してそのデータセットを構成するビッ
トの中に誤りがあったときそれを検出するように構成さ
れたエラー検出コードをデータセット毎ニ付加してデー
タ転送を行うように構成されている。

つぎにこの第３図に示す実施例における入出力チャネル
の動作を説明する。

まず、第２図と同一符号の相当部分における動作につい
ては全く変わらないので、ここでの説明を省略する。

つぎに、エラー検出回路２０２がエラーを検出しなかっ
たときは、入力データバッファ２０１のデータがデータ
バッファ２０４に取り込まれ、そのデータに対応するエ
ラー検出および訂正コード（ＥＤＡＣ）がエラー検出お
よび訂正コード生成回路２１０で生成されると共にエラ
ー検出および訂正コードバッファ２１１に取り込まれる
。そして、上記データがデータバッファ２０４から出力
テータバツ７７２０７へ出力されるとき、そのデータに
対応するエラー検出および訂正コード（ＥＤＡＣ）もま
たエラー検出および訂正コードバッファ２１１から取り
出される。

そして、エラー検出および訂正回路２１２は上記データ
とエラー検出および訂正コード（ｇＤＡｃ）ｔ’取り込
み、データバッファ２０４の障害により上記データに誤
りが生じ恋か否かをチエツクする。このとき、エラーが
なければ、データバッファ２０４からの出力データを出
力データパツファ２０７ｔ−介して、主記憶装置へ送出
し、エラーが検出されたときには、エラー検出および訂
正回路２１２が工２−検出および訂正コード（ＥＤＡＣ
）を用いて上記データのエラーを訂正し、そのデータを
主記憶装置へ送出すると同時に、データバッファ２０４
の障害をチャネルエラーとして第１図のサービスプロセ
ッサ（８ＶＰ　）　１０３に報告する。

第４図は本発明を実施したときのシステムの全体の概略
の他の例を示すシステム構成図である。

この第１図において第１図と同一符号のものは相当部分
を示し、１１１はチャネルエラーおよび光インタフェー
スエラー検出信号である。

つぎにこの第４図に示すシステムの動作を説明する。

まず、入出力処理装置（ＩＯＰ）１０２は入出力制御装
置（ＰＣＵ）１０４から一定長のデータとそれに伴うエ
ラー修正コードを光インタフェース１０５を介して受信
すると、そのデータの中に誤りがあるか否かをエラー修
正コードを用いてチエツクする。このとき、エラーが検
出されると入出力処理装置（ＩＯＰ）１０２は上記一定
長のデータをそれに対応するエラー修正コードで訂正し
た後に入出力処理装置ｌ　（ｌ０Ｐ）１０２内部のデー
タバッファを介してＣＰＵ１０１へ送出すると同時にサ
ービスプロセッサ（ＳｖＰ）１０３ヘチヤネルエラーお
よび光インタフェースエラー信号１１１を送出する。

また、入出力制御装置（ＰＣＵ）１０４から受信したデ
ータにエラーがなかった場合は、入出力処理装置（ＩＯ
Ｐ）１０２はそのデータを入出力処理装置（ＩＯＰ）１
０２　内部ノデータバツファを介してＣＰＵ　１０１へ
送出する。このとき、データパツファヲ介したことによ
り、上記データに誤りが生じたか否かを確認するために
、ＣＰＵ１０１へ上記データ金送出する前に、上記デー
タに対応するエラー修正コードでそのデータをチエツク
し、ｆｉｌがなければそのままデータ転送を継続する。

そして、そのデータに誤？）が検出されたとき入出力処
理装ｆｉ（ＩＯＰ）１０２はエラー修正コードを用いて
そのデータの誤りを訂正し、ＣＰＵ１０１へ送出すると
同時に入出力処理装置（ＩＯＰ）１０２内部のデータバ
ッファにメモリ障害が発生したと判断し、サービスプロ
セッサ（ＳＶＰ）２０３ヘチヤネルエラーおよび光イン
タフェースエラー検出信号１１１を送出する。その一方
でデータ転送は継続される。

チービスプロセラ？　（ＳＶＰ）２０３はチャネルエラ
ーおよび光インタフェース検出信号１１１ヲ受信すると
、同一チャネルで単位時間、例えば、８時間内に何回チ
ャネルエラーが発生したかを判別し、一定回以内ならば
チャネルエラー解除の通信１１０を入出力処理装置（ｒ
ＯＰ）１０２に発行する。また、チャネルエラーが一定
回以上ならばそのチャネルを切離すような通信を発行す
る。

つぎに入出力処理装置（ＩＯＰ）１０２に接続された複
数個のチャネルの内の１チャネル内部の回路構成および
動作を第５図を参照して説明する。

第５図は本発明のさらに他の実施例金示すブロック図で
、本発明を実現するための入出力チャネルの回路構成の
例を示すものである。

この第５図において第３図と同一符号のものは相当部分
を示し、２１４は入力データバッファ２０１が取り込む
データと同じデータを同時期に取り込むエラー検出およ
び訂正回路であり、データに付随するエラー修正コード
を用いてそのデータ中の誤りを検出および訂正する。こ
こで、このエラー検出および訂正回路２１４はデータバ
ッファ２０４とともに、入出力制御装置から受信したデ
ータセットに伴うエラー修正コードを用いてデータセッ
トのエラーの有無を確認し、エラーが無いときにはその
データセットを入出力チャネルがもつデータバッファに
格納し、エラーが有ったときにはそのデータセットをそ
れに対応するエラー修正コードを用いて訂正した後にそ
のデータバッファに格納する手段を構成している。また
、データバッファ２０４とエラー検出および訂正コード
バッファ２１１およびエラー検出および訂正回路２１２
ならびにセレクタ２１３は、入出力制御装置から受信し
たデータセットを入出力チャネルが持つデータバッファ
を介して主記憶装置へ送出するときエラー修正コードを
用いてデータセットのエラーの有無を確認し、エラーが
無いときはデータバッファから出力したデータセットを
主記憶装置へ送出し、エラーが検出されたときはそれを
訂正したデータセット金主記憶装置へ送出する手段を構
成している。

２１５は入力データバッファ２０１と、エラー検出およ
び訂正回路２１４からのデータを入力とするセレクタで
あり、エラー検出および訂正回路２１４が入出力制御装
置から受信したデータ中に誤りを検出したときはエラー
検出および訂正回路２１４側を、誤りが無かったときは
入力データバッファ２０１側を選択してデータバッファ
２０４に送出する。２１６はデータエラー検出信号であ
る。

そして、上記２つの手段を入出力チャネルに備え、主記
憶装置と入出力制御装置との間のデータ転送を入出力チ
ャネルを介して行い、入出力制御装置が主記憶装置方向
に転送するデータ全一定の長さで分割したデータセット
に対してそのデータセットを構成するビットの中に誤り
があったときそれを検出および訂正するように構成され
たエラー修正コードをデータセット毎に付加してデータ
転送を行うように構成されている。

つぎにこの第５図に示す実施例における入出力チャネル
の動作を説明する。

まず、入出力チャネルは入出力制御装置が一定の長さに
分割したデータと、それに付加したエラー修正コード全
入力データパッファ２０１　トエラー検出および訂正回
路２１４に取り込む。そして、このエラー検出および訂
正回路２１４がエラー修正コードを用いて入出力制御装
置から取り込んだデータ中に誤りを検出したとき、エラ
ー検出および訂正回路２１４は第４図のサービスプロセ
ッサ（ｓｖｐ）１０３にデータエラー検出信号２１６を
送出する。そして、セレクタ２１５がエラー検出および
訂正回路２１４を選択するセレクト信号全送出して、エ
ラー検出および訂正回路２１４内部で誤１訂正し念デー
タ会データバッファ２０４に格納する。

そして、エラー検出および訂正回路２１４がエラーに検
出しなかったときは、入力データバッファ２０１のデー
タをデータバッファ２０４に格納する。

また、エラー検出および訂正回路２１４が取り込んだエ
ラー修正コードは、データ中のエラーの有無にかかわら
ず常にエラー検出および訂正コードバッファ２１１に取
シ込まれる。

つぎに、データバッファ２０４内のデータが出力データ
バッファ２０７に出力されるとき、そのデータに対応す
るエラー修正コードもまた、エラー検出および訂正コー
ドバッファ２１１から取り出される。そして、エラー検
出および訂正回路２１２は上記データとエラー修正コー
ド金取り込み、データバッファ２０４の障害により上記
データに誤りが生じたか否かをチエツクする。このとき
、エラーがなければデータバッファ２０４からの出力デ
ータを出力データバッファ２０フヲ介して主記憶装置へ
送出し、エラーが検出されたときはエラー検出および訂
正回路２１２がエラー傷正コードを用いて上記データの
エラーを訂正し、そのデータ金主記憶装置へ送出すると
同時に、データバッファ２０４の障害全チャネルエラー
として第４図のサービスプロセッサ（ｓｖｐ　）１０３
に報告する。

〔発明の効果〕

以上説明したように本発明は、入出力制御装置が作成す
るエラー検出コードを用いて入力データ中の誤り全検出
し、入力データが入出力処理装置内部のデータバッファ
を介して主記憶装置方向へ出力されるときその入出力処
理装置内部で作成したエラー検出コードを用いて、その
出力データのエラーを検出することにより、次の効果が
ある。

すなわち、まず、第１に光インタフェースをもつ周辺装
置からのデータに入出力チャネルのデータ取り込み口で
上記データのエラーを検出するので、主記憶に転送され
念データのエラーをＯ８が検出するというオーバヘッド
を省くことができる。第２に、高速転送をするためには
、メモリ素子を多用した大容量データバッファを使用す
る必要があり、そのためンフトエラー等によるメモリ障
害が無視できなくなるが、データバッファを通して発生
したデータエラーをエラー検出コードを使って検出する
のでメモリ障害によるデータ化けを防ぐことができる。

第３に入出力処理装置内部のデータバッファでメモリ障
害が発生したとき、エラー検出コードを使ってエラーを
検出し、その入出力チャネルにおけるデータ転送を中断
した後に、七のチャネルのログ情報を採取してサービス
グロセツサに報告するので、データエラーの原因を解析
するのに有効なデータを残すことができる。

また本発明は、入出力制御装置が作成するエラー検出コ
ードを用いて、入力データ中の誤りを検出し、入力デー
タが入出力処理装置内部のデータバッファを介して主記
憶装置方向へ出力されるときその入出力処理装置内部で
作成したエラー検出および訂正コードを用いて、その出
力データに誤りがあるか否かをチエツクし、誤りがあれ
ばそれを訂正して主記憶装置へ転送することにより、次
の効果がある。すなわち、まず第１に光インタフェース
をもつ周辺装置からのデータを入出力チャネルのデータ
取り込み口で、上記データのエラーを検出するので、主
記憶に転送されたデータのエラーをＯ８が検出するとい
うオーバヘッドを省くことができる。第２に、高速転送
をするためには、メモリ素子を多用した大容量データバ
ッファを使用する必要があり、そのためンフトエラー等
によるメモリ障害が無視できなくなるが、データバッフ
ァを通して発生し次データエラーを、エラー検出および
訂正コードを使って訂正するのでメモリ障害によるデー
タ化けを防ぐことができる。第３に、上述したようにメ
モリ障害が発生してもエラー検出および訂正コードを使
ってエラーを訂正するので、従来のようにチャネルエラ
ーによるＩｌｏのりトライで費やされるロスタイムを省
くことができる。

また、本発明は、入出力制御装置が作成するエラー修正
コードを用いて入力データ中の誤＃）全検出および訂正
し、入力データが入出力処理装置内部のデータバッファ
を介して主記憶装置方向へ出力されるとき、上記のエラ
ー修正コードを用いて、その出力データに誤りがあるか
否かをチエツクし、誤りがあればそれを訂正して主記憶
装置へ転送することによシ、次の効果がある。すなわち
、まず第１に周辺装置から光インタフェースを通して入
出力チャネルにデータ転送を行うとき、光インタフェー
ス上で発生したエラーを入出力チャネルのデータ入力部
で検出し訂正することにより、光インタフェース上で発
生したエラーのためにＯ８がそのｌ１０ｔ−リトライす
るというオーバヘッドを省くことができる。第２に、高
速転送をする九めには、メモリ素子を使った大容量デー
タバッファを使用する必要があり、そのために、ンフト
エラーによるメモリ障害が無視できなくなるが、データ
バッファを通して発生したデータエラーをエラー修正コ
ードを使って訂正するのでメモリ障害によるデータ化け
を防ぐことができる。第３に上述したように、メモリ障
害が発生してもエラー修正コードを使ってエラーを訂正
するので、従来のように、チャネルエラーによるＩｌｏ
のりトライで費やされるロスタイムを省くことができる
。

【図面の簡単な説明】

第１図は本発明を実施したときのシステム全体の概略の
一例を示すシステム構成図、第２図は本発明の一実施例
を示すブロック図、第３図は本発明の他の実施例を示す
ブロック図、第４図は本発明を実施したときのシステム
全体の概略の他の例を示すシステム構成図、第５図は本
発明のさらに他の実施例全話すブロック図である。 １０１・・・・ＣＰＵ、　１０２・・・・入出力処理装
置　　１０３・・・・サービスプロセッサ、１０４−・
・・入出力制御装置、２０１・・・・入力データバッフ
ァ、２０２・・・・エラー検出回路、２０４・・暑・デ
ータバッファ、２０５−−・ｅエラー検出コード生成回
路、２０６−φ・・エラー検出コードバッファ、２０７
・・・・出力データバッファ、２０８争ｅ番畳エラー検
出回路、２１０・−・・エラー検出および訂正コード生
成回路、２１１・・−・エラー検出および訂正コードバ
ッファ、２１２　、２ｊ４・・・−エラー検出および訂
正回路。

Claims (3)

【特許請求の範囲】
1. （１）入出力制御装置から受信したデータセットに伴う
   エラー検出コードを用いて該データセットのエラーを検
   出する手段と、前記入出力制御装置から受信した前記デ
   ータセットを構成するビットの中に誤りが生じたときそ
   れを検出するように構成された第１のエラー検出コード
   を生成する手段と、前記入出力制御装置から受信した前
   記データセットを入出力チャネルが持つデータバッファ
   を介して主記憶装置へ送出する際前記第１のエラー検出
   コードを用いて該データセットのエラーを検出する手段
   とを入出力チャネルに備え、前記主記憶装置と前記入出
   力制御装置との間のデータ転送を前記入出力チャネルを
   介して行い、前記入出力制御装置が前記主記憶装置方向
   に転送するデータを一定の長さで分割した前記データセ
   ットに対して、該データセットを構成するビットの中に
   誤りがあつたときそれを検出するように構成された第２
   のエラー検出コードを前記データセット毎に付加してデ
   ータ転送を行うようにしたことを特徴とする情報処理装
   置。
2. （２）入出力制御装置から受信したデータセットに伴う
   エラー検出コードを用いて該データセットのエラーを検
   出する手段と、前記入出力制御装置から受信した前記デ
   ータセットを構成するビットの中に誤りが生じたとき、
   それを検出および訂正できるように構成されたエラー修
   正コードを生成する手段と、前記入出力制御装置から受
   信した前記データセットを入出力チャネルが持つデータ
   バッファを介して主記憶装置へ送出する際前記エラー修
   正コードを用いて該データセットのエラーの有無を確認
   し、エラーがないときは該データバッファから出力した
   データセットを該主記憶装置へ送出し、エラーが検出さ
   れたときはそれを訂正したデータセットを該主記憶装置
   へ送出する手段とを入出力チャネルに備え、前記主記憶
   装置と前記入出力制御装置との間のデータ転送を前記入
   出力チャネルを介して行い、前記入出力制御装置が前記
   主記憶装置方向に転送するデータを一定の長さで分割し
   た前記データセットに対して、該データセットを構成す
   るビットの中に誤りがあつたときそれを検出するように
   構成されたエラー検出コードを前記データセット毎に付
   加してデータ転送を行うようにしたことを特徴とする情
   報処理装置。
3. （３）入出力制御装置から受信したデータセットに伴う
   エラー修正コードを用いて該データセットのエラーの有
   無を確認し、エラーが無いときには該データセットを入
   出力チャネルがもつデータバッファに格納し、エラーが
   有つたときには該データセットをそれに対応するエラー
   修正コードを用いて訂正した後に該データバッファに格
   納する手段と、前記入出力制御装置から受信した前記デ
   ータセットを入出力チャネルが持つデータバッファを介
   して主記憶装置へ送出するとき前記エラー修正コードを
   用いて該データセットのエラーの有無を確認し、エラー
   が無いときは該データバッファから出力した該データセ
   ットを該主記憶装置へ送出し、エラーが検出されたとき
   はそれを訂正したデータセットを該主記憶装置へ送出す
   る手段とを入出力チャネルに備え、前記主記憶装置と前
   記入出力制御装置との間のデータ転送を前記入出力チャ
   ネルを介して行い、前記入出力制御装置が前記主記憶装
   置方向に転送するデータを一定の長さで分割した前記デ
   ータセットに対して、該データセットを構成するビット
   の中に誤りがあつたときそれを検出および訂正するよう
   に構成されたエラー修正コードを前記データセット毎に
   付加してデータ転送を行うようにしたことを特徴とする
   情報処理装置。