JPH02166819A - Method and circuit for processing digital signal - Google Patents
Method and circuit for processing digital signalInfo
- Publication number
- JPH02166819A JPH02166819A JP32120688A JP32120688A JPH02166819A JP H02166819 A JPH02166819 A JP H02166819A JP 32120688 A JP32120688 A JP 32120688A JP 32120688 A JP32120688 A JP 32120688A JP H02166819 A JPH02166819 A JP H02166819A
- Authority
- JP
- Japan
- Prior art keywords
- fade
- audio
- information
- level information
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 10
- 238000003780 insertion Methods 0.000 claims description 9
- 230000037431 insertion Effects 0.000 claims description 9
- 238000005070 sampling Methods 0.000 claims description 8
- 230000005236 sound signal Effects 0.000 claims description 6
- 238000003672 processing method Methods 0.000 claims description 4
- 230000003247 decreasing effect Effects 0.000 claims description 3
- 230000001186 cumulative effect Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 14
- 239000011159 matrix material Substances 0.000 description 10
- 230000007423 decrease Effects 0.000 description 2
- 238000005562 fading Methods 0.000 description 2
- 101150021503 Mesd gene Proteins 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Management Or Editing Of Information On Record Carriers (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明はマルチチャンネルのディジタル音声処理を行う
ミキシングコンソールやレコーダ等のディジタル信号処
理方法及び回路に関する。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a digital signal processing method and circuit for a mixing console, recorder, etc. that performs multi-channel digital audio processing.
従来の技術
近年、音声をディジタル信号の形で処理を行うディジタ
ル音声処理が普及し、ミキシングコンソールや録音機等
でのディジタル化も急速に普及している。その場合の課
題の一つに、ディジタル化によるLSI実現を図るため
には出来るだけゲート規模を小さクシ、実現しやすい回
路構成をとる必要がをる点と、多機能、高機能化等の機
能向上が常に要求され続ける点が上げられる。例えば、
録音機の場合、編集機能の高度化を図るために、編集点
での音のつながりを自然な感じにするために、編集点前
後の音をクロスフェード処理する事や、音声チャンネル
のチャンネルを自由に入れ換えたり、更にミキシングし
て再度同一チャンネル或は別チャンネルに録音すると言
った機能である。2. Description of the Related Art In recent years, digital audio processing that processes audio in the form of digital signals has become widespread, and digitization of mixing consoles, recorders, etc. is also rapidly becoming widespread. One of the issues in this case is that in order to realize LSI through digitalization, it is necessary to reduce the gate scale as much as possible, and to have a circuit configuration that is easy to implement, as well as the need for multi-function, high-performance, etc. Points that constantly require improvement are raised. for example,
In the case of a recorder, in order to improve the editing function, it is possible to perform cross-fade processing on the sounds before and after the editing point, and to freely change the audio channels in order to make the connection between the sounds at the editing point natural. It is a function that allows you to record the same channel or another channel again after mixing.
特に前者のクロスフェード機能は、音声サンプル単位で
音声レベルを徐々に減じたり、増加させるもので、信号
処理がディジタル化されて初めて正確に実現できる機能
である。In particular, the former cross-fade function gradually decreases or increases the audio level in units of audio samples, and is a function that can only be accurately realized when signal processing is digitized.
発明が解決しようとする課題
従来、これらの機能を実現する場合、レベルコントロー
ルの伴うミキシング回路と乗算器を内蔵したクロスフェ
ード回路を独立して用いていた。Problems to be Solved by the Invention Conventionally, when implementing these functions, a mixing circuit with level control and a cross-fade circuit with a built-in multiplier have been used independently.
またチャンネル毎に独立した構成をとって、乗算器もチ
ャンネル数だけ必要であったりしていた。Furthermore, each channel has an independent configuration, and as many multipliers as the number of channels are required.
しかしながら、前記の構成ではLSI化を図ろうとする
場合、ミキシング回路とクロスフェード回路の双方を含
んだ形では回路規模が増大し、LSI構成上の技術面、
或はコスト面での問題があった。However, when attempting to implement the above configuration into an LSI, including both a mixing circuit and a cross-fade circuit increases the circuit scale, and the technical aspects of the LSI configuration
Alternatively, there was a cost problem.
本発明はこのような従来の問題点に鑑みてなされてもの
で、1つの乗算器を用いて時分割処理により各チャンネ
ル毎にミキシングやクロスフェード等の処理を容易に実
現できるようにすることを技術的課題とする。The present invention has been made in view of these conventional problems, and aims to easily implement processing such as mixing and cross-fading for each channel by time-division processing using a single multiplier. Consider it a technical issue.
課題を解決するための手段
本願の請求項1の発明は、上記の問題点を解決するため
に、ディジタル化された複数チャンネルの音声信号につ
いて、前記音声データの標本化期間をチャンネル数に応
じた時分割タイムスロットに分割するステップと、選択
結果に応じ前記音声データを定められたタイムスロット
に挿入するステップと、前記音声のレベル情報を所定の
タイムスロットに挿入するステップと、クロスフェード
処理における漸次増加或は減少するフェード情報を所定
のタイムスロットに挿入するステップと、前記レベル情
報と前記フェード情報を乗算するステップと、前記乗算
結果を一旦記憶し、前記音声データと再度乗算するステ
ップと、前記音声データとの乗算結果を累積加算するス
テップからなるディジタル信号処理方法である。Means for Solving the Problems In order to solve the above-mentioned problem, the invention of claim 1 of the present application, for digitized multi-channel audio signals, sets the sampling period of the audio data according to the number of channels. dividing into time-division time slots; inserting the audio data into a predetermined time slot according to the selection result; inserting level information of the audio into a predetermined time slot; and gradual steps in cross-fade processing. inserting increasing or decreasing fade information into a predetermined time slot; multiplying the level information by the fade information; storing the multiplication result once and multiplying it by the audio data again; This is a digital signal processing method consisting of a step of cumulatively adding the results of multiplication with audio data.
また本願の請求項2の発明はディジタル化された複数チ
ャンネルの音声信号について、前記音声データの標本化
期間をチャンネル数に応じた時分割タイムスロットに分
割するとき分割手段と、選択結果に応じ前記音声データ
を定められたタイムスロットに挿入する第1の挿入手段
と、前記音声のレベル情報を前記時分割された所定のタ
イムスロットに挿入する第2の挿入手段と、クロスフェ
ード処理における漸次増加或は減少する音声レベルを示
すフェード情報を所定のタイムスロットに挿入する第3
の挿入手段と、前記音声データと前記記憶手段の内容及
び前記レベル情報と前記フェード情報とを各々乗算する
乗算手段と、乗算結果を一旦記憶する記憶手段と、前記
記憶手段に保持された乗算結果を累積加算する加算手段
とを有する事を特徴としたディジタル信号処理回路であ
る。Further, the invention according to claim 2 of the present application includes a dividing means for dividing the sampling period of the audio data into time-division time slots corresponding to the number of channels, and dividing means for dividing the sampling period of the audio data into time-division time slots corresponding to the number of channels, for a digitalized audio signal of a plurality of channels; a first insertion means for inserting audio data into a predetermined time slot; a second insertion means for inserting the audio level information into the time-divided predetermined time slots; The third step inserts fade information indicating a decreasing audio level into a predetermined time slot.
an insertion means for multiplying the audio data by the content of the storage means and the level information by the fade information, a storage means for temporarily storing the multiplication result, and a multiplication result held in the storage means. This is a digital signal processing circuit characterized in that it has an adding means for cumulatively adding.
作用
このような特徴を育する本願の請求項1または2の発明
によれば、複数チャンネルの音声データ信号を時分割タ
イムスロットに分割して定められたタイムスロットに挿
入し、レベル情報を同様にしてタイムスロットに挿入す
ると共にクロスフェード時には音声レベルを示すフェー
ド情報を所定のタイムスロットに挿入している。こうし
て時分割されたデータのタイムスロットを異ならせるこ
とによって所定のチャンネルを任意の他のチャンネルに
移行させたりミキシングフェード処理を行わせるように
している。そしてこれらのタイムスロフトに挿入された
レベル情報とフェード情報を乗算して一旦記憶し、音声
データと再度乗算し音声データとの乗算結果を累積加算
するようにしている。こうして一つの乗算器を時分割処
理で使用し、ミキシング時の加算レベルコントロールと
クロスフェード時のフェードレベルコントロールが実現
できる。According to the invention of claim 1 or 2 of the present application which develops such a feature, the audio data signals of multiple channels are divided into time-division time slots and inserted into the determined time slots, and the level information is set in the same manner. At the same time, during cross-fading, fade information indicating the audio level is inserted into a predetermined time slot. By making the time slots of the time-divided data different in this way, a predetermined channel can be transferred to any other channel or a mixing fade process can be performed. Then, the level information and fade information inserted into these time lofts are multiplied and stored once, and the audio data is multiplied again, and the multiplication results with the audio data are cumulatively added. In this way, one multiplier can be used in time-division processing to achieve addition level control during mixing and fade level control during crossfading.
実施例
本発明の実施例について以下、図面に従って説明を行う
。Embodiments Examples of the present invention will be described below with reference to the drawings.
第1図は本発明の一実施例によるディジタル信号処理方
法を実施する処理回路の構成図である。FIG. 1 is a block diagram of a processing circuit that implements a digital signal processing method according to an embodiment of the present invention.
第1図では4チヤンネル音声信号を処理する記録再′生
装置の場合を例にとって説明を行う。図中1はディジタ
ル音声入力端子であり、順にCHIからCH4まで4チ
ヤンネルの入力を有している。In FIG. 1, explanation will be given by taking as an example a recording and reproducing apparatus that processes four-channel audio signals. In the figure, 1 is a digital audio input terminal, which has four channels of input from CHI to CH4 in order.
2は4チャンネル分の入力端を持つテープ再生音声入力
端子である。これらの入力端子は各々人力L/’/スタ
3 al 3 bに与えられる。入力レジスタ3 a
l 3 bは各チャンネルより与えられる信号を所定
のタイミングで保持する4チャンネル分のレジスタ及び
マルチプレクサを有し、音声データのサンプリング期間
をチャンネル数に応じた時分割タイムスロットに分割す
る時分割手段を構成している。入力レジスタaa、3b
から与えられる時分割信号はマトリックススイッチ5に
与えられる。2 is a tape playback audio input terminal having input terminals for four channels. These input terminals are each given to the human power L/'/star 3 al 3 b. Input register 3a
l3b has registers and multiplexers for four channels that hold signals given from each channel at predetermined timing, and time division means that divides the audio data sampling period into time division time slots according to the number of channels. It consists of Input register aa, 3b
A time division signal given from the matrix switch 5 is given to the matrix switch 5.
マトリックススイッチ5にはその切換えを選択するセレ
クトコントローラ6が接続される。セレクトコントロー
ラθはキーボード等の入力手段及びマイクロコンピュー
タ等から構成される制御手段4によってそのチャンネル
等が選択された選択信号が与えられている。マトリック
ススイッチ5は切換えスイッチを多数配列しても構成で
きるが、複雑になるためRAMを用いて書き込みと読み
出しのアドレス変換による入れ換えの方が簡単である。A select controller 6 for selecting the switching is connected to the matrix switch 5. The selection controller θ is given a selection signal indicating that the channel is selected by a control means 4 comprising an input means such as a keyboard and a microcomputer. The matrix switch 5 can be constructed by arranging a large number of changeover switches, but since this would be complicated, it is easier to replace them by using a RAM and converting addresses for writing and reading.
マトリックススイッチ5の出力はマルチプレクサ7に与
えられる。またレベル情報入力端子の出力はレベルレジ
スタ9に与えられる。レベルレジスタ9は8個のレジス
タから成り、後述するように1〜4チヤンネルのソース
レベル信号SL1〜SL4.1〜4チヤンネルのテープ
レベル信号TL1〜TL4が各レベルレジスタにとき分
割で与えられ、それが所定のタイミングで読み出されて
マルチプレクサ7に与えられる。マルチプレクサ7はこ
れらの出力をとき分割処理して乗算器10のX入力に与
えるものである。乗算器10の出力は加算器11に与え
られる。加算器11は加算出力を一旦保持する記憶手段
であるP−FF (積(product)フリップフロ
ップ)の出力と乗算出力とを加算することによって累積
加算する加算手段を構成しており、P−FF12の出力
はCo−FF(係数フリップフロップ)13に与えられ
る。制御手段4及びマトリックススイッチ5.セレクト
コントローラ6は選択結果に応じた音声データを定めら
れたタイムスロットに挿入する第1の挿入手段を構成し
、制御手段4とレベルレジスタ9は音声のレベル情報を
時分割された所定のタイムスロットに挿入する第2の挿
入手段を構成している。The output of matrix switch 5 is given to multiplexer 7. Further, the output of the level information input terminal is given to the level register 9. The level register 9 consists of eight registers, and as will be described later, source level signals SL1 to SL4 of channels 1 to 4. Tape level signals TL1 to TL4 of channels 1 to 4 are given to each level register in a time-divided manner. is read out at a predetermined timing and applied to the multiplexer 7. The multiplexer 7 divides these outputs and applies them to the X input of the multiplier 10. The output of multiplier 10 is given to adder 11. The adder 11 constitutes an adding means that performs cumulative addition by adding the output of a P-FF (product flip-flop), which is a storage means for temporarily holding the addition output, and the multiplication output. The output is given to a Co-FF (coefficient flip-flop) 13. Control means 4 and matrix switch 5. The select controller 6 constitutes a first insertion means that inserts audio data according to the selection result into a predetermined time slot, and the control means 4 and the level register 9 insert audio level information into time-divided predetermined time slots. It constitutes a second insertion means for inserting into.
一方フエートコントローラ16は制御手段4からの制御
信号に基づいていずれかのチャンネルのアップダウンカ
ウンタ15をアクティブとするものである。アップダウ
ンカウンタ15は1〜4チヤンネルのソースフェード信
号SF1〜SF4.1〜4チヤンネルのテープフェード
信号TF1〜TF4 を与える8個の独立したアップダ
ウンカウンタ及びこれらのカウンタに共通のクロックを
与えるクロック発生器を存しており、各カウンタはフェ
ードコントローラ16により制御されそれらの係数出力
はマルチプレクサ14に与えられる。On the other hand, the fate controller 16 activates the up/down counter 15 of any channel based on the control signal from the control means 4. The up/down counter 15 includes eight independent up/down counters that provide source fade signals SF1 to SF4 for channels 1 to 4, tape fade signals TF1 to TF4 for channels 1 to 4, and a clock generator that provides a common clock to these counters. Each counter is controlled by a fade controller 16 and its coefficient output is given to a multiplexer 14.
ここで制御手段4、マルチプレクサ14、アップダウン
カウンタ15及びフェードコントローラエ6はクロスフ
ェード処理における漸次増加または減少するフェード情
報を所定のタイムスロットに挿入する第3の挿入手段を
構成している。マルチプレクサ14はフェード信号とC
o−FF13の係数信号とを選択して乗算器10のY入
力端に与えるものである。またP−FF12の出力は出
力レジスタ17に与えられる。出力レジスタ17はデマ
ルチプレクサ及びその出力を一旦保持する4チヤンネル
のレジスタから成り各チャンネルを分割して出力端子1
8より出力するものである。そして乗算器10、Go−
FF13、マルチプレクサ14は音声データと記憶手段
の無いよう及びレベル情報とフェード情報を乗算する乗
算手段を構成している。Here, the control means 4, multiplexer 14, up/down counter 15, and fade controller 6 constitute a third insertion means for inserting fade information that gradually increases or decreases in a predetermined time slot in cross-fade processing. Multiplexer 14 outputs the fade signal and C
o-FF13 coefficient signal is selected and applied to the Y input terminal of the multiplier 10. Further, the output of the P-FF 12 is given to an output register 17. The output register 17 consists of a demultiplexer and a 4-channel register that temporarily holds the output of the demultiplexer, and divides each channel to output terminal 1.
It is output from 8. and multiplier 10, Go-
The FF 13 and the multiplexer 14 constitute a multiplication means that multiplies the audio data, the level information, and the fade information without a storage means.
第2図はタイミング図の説明等で用いる信号名の内容説
明図で*印は1〜4の任意のチャンネルを示す。FIG. 2 is an explanatory diagram of the contents of signal names used in explanation of timing diagrams, etc., and the * mark indicates any channel from 1 to 4.
第3図は音声の1サンプルスロツトを時分割使用してい
る様子を説明する波形図で、ディジタル化の標本化周波
数をfsに選んだ場合、周期1/fsを4チヤンネルで
用いる場合は32等分したタイムスロットを構成する。Figure 3 is a waveform diagram explaining how one audio sample slot is time-divisionally used. When the sampling frequency for digitization is selected as fs, and when the period 1/fs is used for 4 channels, 32 Configure equal time slots.
更に、8スロツトずつを、チャンネル入れ換え後の記録
チャンネル単位にまとめ、チャンネルスロットの前半の
4スロツトを第1図に示す乗算器10のX入力の場合は
、各チャンネルのレベル係数情報を、Y入力の場合はフ
ェード係数情報に割り当て、係数スロットとして用いる
。また後半の4スロツトは各チャンネルのデータスロッ
トとして割り当てる。Furthermore, if the 8 slots are grouped into recording channel units after channel swapping, and the first 4 slots of the channel slots are the X input of the multiplier 10 shown in FIG. In this case, it is assigned to fade coefficient information and used as a coefficient slot. The latter four slots are allocated as data slots for each channel.
第4図は音声チャンネルのミキシング及び入れ換え動作
を示すタイミング波形図、第5図はクロスフェード動作
を示すタイミング波形図である。FIG. 4 is a timing waveform diagram showing the mixing and switching operations of audio channels, and FIG. 5 is a timing waveform diagram showing the cross-fade operation.
次に、動作説明に移る。説明は先ず第4図の波形図に従
い、ミキシング及びチャンネル入れ換え操作について行
う。音声入力端子1より入力された4チヤンネルの音声
信号はシリアル入力であれ、パラレル入力であれ一旦、
入力レジスタ3aに入力される。またテープ再生音声入
力端子2より入力されたテープ再生信号も同様に入力レ
ジスタ3bに入力され、−旦保持されて各々所定のタイ
ミングでマトリックススイッチ5に入力される。制御部
4及びセレクトコントローラ6によりなされるチャンネ
ルの入れ換えは任意の音声チャンネル入力を任意の記録
音声チャンネルに振り分けるもので、CHI→CH2、
CHI→CH4であれ行き先が重複しなければどんな選
択も可能である。Next, let's move on to an explanation of the operation. First, the mixing and channel switching operations will be explained according to the waveform diagram of FIG. 4. Whether the 4-channel audio signal input from audio input terminal 1 is serial input or parallel input,
It is input to the input register 3a. Further, a tape playback signal inputted from the tape playback audio input terminal 2 is similarly inputted to the input register 3b, held for a while, and then inputted to the matrix switch 5 at a predetermined timing. The channel switching performed by the control unit 4 and the select controller 6 is to allocate an arbitrary audio channel input to an arbitrary recording audio channel, and changes from CHI to CH2,
Any selection is possible, including CHI→CH4, as long as the destinations do not overlap.
従って、第2図に示す#Nチャンネルスロットを記録さ
れる行き先のチャンネル番号とし、入れ替えたい入力チ
ャンネル音声データをこのチャンネル番号のデータスロ
ットにマトリックススイッチ5でセレクトコントローラ
6の指令に従って挿入する。更にミキシングを行いたい
場合は、第4図(b)に示す様にSDl、Sn2.Sn
4のデータを#Nチャンネルスロットのデータエリアに
置けば、CHI、CH3,CH4のミキシング出力が最
終的に#Nチャンネルに記録される。Therefore, the #N channel slot shown in FIG. 2 is set as the destination channel number to be recorded, and the input channel audio data to be replaced is inserted into the data slot of this channel number using the matrix switch 5 according to the command from the select controller 6. If you want to perform further mixing, as shown in FIG. 4(b), use SDl, Sn2. Sn
4 is placed in the data area of the #N channel slot, the mixing outputs of CHI, CH3, and CH4 are finally recorded in the #N channel.
一方、端子8からはボリウム等で設定されたレベル情報
SL1〜4.TL1〜4がディジタルデータの形でレベ
ルレジスタ9に入力される。このデータはチャンネル入
れ替えを行う場合は、マイコン等でその順序は入れ替え
た形で入力され、旦レベルレジスタ9に蓄えられ、所定
のタイミングで読みだされて第4図(b)に示す様にS
LI。On the other hand, from the terminal 8, level information SL1 to SL4. TL1 to TL4 are input to the level register 9 in the form of digital data. When changing channels, this data is input to a microcomputer, etc. in a changed order, stored in the level register 9, and read out at a predetermined timing, as shown in FIG. 4(b).
L.I.
SL3.SL4等所定の係数スロットに挿入される。M
UX7では係数スロットとデータスロットのタイミング
切り替えを行い、第4図に(b)に示すように乗算器1
0のX入力にはレベル係数と音声データを印加する。SL3. It is inserted into a predetermined coefficient slot such as SL4. M
In UX7, the timing of coefficient slot and data slot is switched, and multiplier 1 is switched as shown in FIG. 4(b).
A level coefficient and audio data are applied to the 0 X input.
一方、編集モードでクロスフェード処理を行わない時は
、フェードコントローラ16の制御により、アップダウ
ンカウンタ15は停止し、第4図(C)の係数スロット
に示す様に、その出力は乗算係数として”1″の状態を
保ち続け、MUX14を経由して乗算器10のY入力に
印加される。従って第4図(b)のソースレベル情報S
LI〜SL4は、第4図(C)に示すようにそのまま乗
算器10のP出力に表れる。また加算器11でも第4図
(f)に示す加算ゲート信号ADDが印加されないため
、−旦P−FF12によってCKクロックのタイミング
でデイレ−した後、再度4個のGo−FF13の各々で
第4図(e )(c )の間の破線で示すタイミングで
デイレ−され、MUX14を介して、再度乗算器10の
Y入力に印加される。On the other hand, when cross-fade processing is not performed in the edit mode, the up-down counter 15 is stopped under the control of the fade controller 16, and its output is output as a multiplication coefficient, as shown in the coefficient slot of FIG. 4(C). 1'' and is applied to the Y input of the multiplier 10 via the MUX 14. Therefore, the source level information S in FIG. 4(b)
LI to SL4 appear as they are at the P output of the multiplier 10, as shown in FIG. 4(C). Further, since the addition gate signal ADD shown in FIG. 4(f) is not applied to the adder 11, the addition gate signal ADD shown in FIG. The signal is delayed at the timing shown by the broken line between FIGS. 2(e) and 3(c), and is again applied to the Y input of the multiplier 10 via the MUX 14.
従って音声データSD1が入力された時点でSDIとS
LIの乗算が行われ、その結果は加算器11を通ってP
−FF 12に蓄えられ、次ぎのCH2のデータスロッ
トがからであり、加算ゲートがアクティブになっている
ため、SL1*SD1は再度P−FF 12に蓄えられ
る。Sn2とSL3の乗算が実行され、その結果が乗算
器10のP出力から加算器11に入力されると、P−F
FI2に蓄積されていたSL1*SD1との加算が行わ
れる。Therefore, when audio data SD1 is input, SDI and S
Multiplication of LI is performed and the result is passed through adder 11 to P
Since the next data slot of CH2 is empty and the addition gate is active, SL1*SD1 is stored in P-FF 12 again. When the multiplication of Sn2 and SL3 is executed and the result is input to the adder 11 from the P output of the multiplier 10, P-F
Addition is performed with SL1*SD1 stored in FI2.
以降、同様にSD4についても乗算及び累積加算が実行
され、最終結果SL1*SD1+SL3*SD3+SL
4*SD4が出力レジスタ17のラッチパルス(第4図
(g)に示す)によってピックアップされ所定のチャン
ネル出力端子18より出力され、記録回路に送られる。After that, multiplication and cumulative addition are similarly performed for SD4, and the final result is SL1*SD1+SL3*SD3+SL
4*SD4 is picked up by the latch pulse of the output register 17 (shown in FIG. 4(g)), outputted from a predetermined channel output terminal 18, and sent to the recording circuit.
従って、レベル情報を外部から設定し、記録すべきチャ
ンネルスロットに入力チャンネルデータを挿入すれば、
任意の形でミキシング操作が可能となる。Therefore, if you set the level information externally and insert the input channel data into the channel slot to be recorded,
Mixing operations can be performed in any way.
編集時のクロスフェード操作の場合は、第5図に示すタ
イミング波形図に基づき説明を行う。フェードコントロ
ーラ16とアップダウンカウンタ15の動作以外は基本
的には先の例と同じであり、説明は簡略化する。即ち、
第5図(b)に示す様に、チャンネル1のソース及びテ
ープデータの場合のクロスフェードについて述べる。The cross-fade operation during editing will be explained based on the timing waveform diagram shown in FIG. The operations other than the operations of the fade controller 16 and up/down counter 15 are basically the same as in the previous example, and the explanation will be simplified. That is,
As shown in FIG. 5(b), cross-fade in the case of channel 1 source and tape data will be described.
クロスフェード処理は編集時にインポイントの編集点を
設定された時間遡る地点より、既に記録されているテー
プ情報を再生して、フェード係数を”1”から徐々に”
0”に減じるフェードアウト処理と、記録すべきソース
情報にフェード係数を”0”から徐々に”1”に増加さ
せるフェードイン処理をクロスして行う処理であるが、
編集のアウトポイントではこの逆の操作を行う。Cross-fade processing plays back the already recorded tape information from the point where the in-point edit point is set back in time, and gradually changes the fade coefficient from "1".
This process is a cross between a fade-out process that reduces the fade coefficient to 0'' and a fade-in process that gradually increases the fade coefficient from 0 to 1 for the source information to be recorded.
At the editing out point, perform the opposite operation.
従って、フェードコントローラ16からの制御でスター
ト設定されたアップダウンカウンタ15(4チヤンネル
のクロスフェードを独立に処理するには8個のカウンタ
が必要)は、インポイントではlchソースフェード信
号SF1を与えるアップ動作とlchテープフェード信
号TFIを与えるダウン動作を各々独立に行う。アップ
ダウンカウンタ15の出力はMUX14を介して乗算器
10のY入力に印加され、各々レベルtfNsL1゜T
LIとの積がとられ、結果は加算器11を通って、Co
−FF13に蓄えられる。データ・SDI。Therefore, the up/down counter 15 (8 counters are required to independently process crossfades of 4 channels), which is set to start under the control of the fade controller 16, provides an up/down counter 15 that provides the lch source fade signal SF1 at the in point. The operation and the down operation for providing the lch tape fade signal TFI are performed independently. The output of the up/down counter 15 is applied to the Y input of the multiplier 10 via the MUX 14, and each has a level tfNsL1°T.
The product is taken with LI and the result is passed through adder 11 to Co
- Stored in FF13. Data/SDI.
TDlが入力された時点で、蓄えられていた係数データ
と音声データとの乗算及び累積加算が実行され、最終的
にはSL 1*SF 1*SD 1+TL1*TF1*
TD1とクロスフェード結果が出力レジスタ17より端
子18に出力される。When TDl is input, multiplication and cumulative addition of the stored coefficient data and audio data are executed, and finally SL 1*SF 1*SD 1+TL1*TF1*
TD1 and the cross-fade result are output from the output register 17 to the terminal 18.
以上チャンネル入れ替え及びミキシング、さらにはクロ
スフェード操作について述べてきたが、両者を同時に行
う事も当然ながら可能である。Although channel switching, mixing, and cross-fade operations have been described above, it is of course possible to perform both at the same time.
また、これまで述べた実施例は、4チヤンネルの例につ
いて述べてきたが、本発明はこれに限定するものでない
。例えば標本化周波数を48kH2として32スロツト
に分割した場合、1タイムスロツトは651 n5ec
であり、通常数十n5ecの速度を有する乗算器につい
ては速度の点で同等問題なく、チャンネル数の拡張は容
易であり、汎用性は高い。In addition, although the embodiments described so far have been described as examples of four channels, the present invention is not limited to this. For example, if the sampling frequency is 48kHz and it is divided into 32 slots, one time slot is 651n5ec.
For multipliers that normally have a speed of several tens of n5ec, there is no problem in terms of speed, the number of channels can be easily expanded, and the versatility is high.
発明の効果
本発明では、一つの乗算器を用いた時分割処理により、
ミキシング時の加算レベルコントロールとクロスフェー
ド時のフェードレベルコントロールを実現することがで
きる。従ってこのディジタル信号処理回路全体をLSI
化する場合には大幅にゲート規模を削減することができ
るという効果が得られる。Effects of the Invention In the present invention, by time-sharing processing using one multiplier,
Addition level control during mixing and fade level control during crossfading can be realized. Therefore, this entire digital signal processing circuit is implemented as an LSI.
In this case, the gate scale can be significantly reduced.
第1図は本発明の一実施例によるディジタル信号処理回
路の構成図、第2図は本発明の一実施例に用いる信号名
を示す図、第3図は本発明の一実施例によるタイムスロ
ット図、第4図は本発明の一実施例によるタイミング波
形図、第5図も本発明の一実施例によるタイミング波形
図である。
3 al 3 b・・・・入力レジスタ、 4・・
・・制御手段、 5・・・・マトリックススイッチ、
6・・・・マトリックスコントローラ、9・・・・
レベルレジスタ、10・・・・乗算器、 11・・・
・加算器、 12・・・・P−FF、 13・・
・・Co FF% 15・・・・アップダウンカ
ウンタ、16・・・・フェードコントローラ、 17
・・・・出力レジスタ。
代理人の氏名 弁理士 粟野 重孝 ほか1名−工−
第
図
■SLず京5Dj + SL3車5C)3■SLブネ3
p丁+SL3本5D3+5L+メSD4派
派
第
図FIG. 1 is a block diagram of a digital signal processing circuit according to an embodiment of the present invention, FIG. 2 is a diagram showing signal names used in an embodiment of the present invention, and FIG. 3 is a diagram showing time slots according to an embodiment of the present invention. 4 is a timing waveform diagram according to an embodiment of the present invention, and FIG. 5 is also a timing waveform diagram according to an embodiment of the present invention. 3 al 3 b...input register, 4...
...control means, 5...matrix switch,
6...Matrix controller, 9...
Level register, 10... Multiplier, 11...
・Adder, 12...P-FF, 13...
...Co FF% 15...up/down counter, 16...fade controller, 17
...Output register. Name of agent: Patent attorney Shigetaka Awano and 1 other person - Eng.
p-cho + 3 SL 5D3 + 5L + MeSD 4 faction diagram
Claims (2)
いて、前記音声データの標本化期間をチャンネル数に応
じた時分割タイムスロットに分割するステップと、選択
結果に応じ前記音声データを定められたタイムスロット
に挿入するステップと、前記各チャンネルの音声のレベ
ル情報を前記時分割された所定のタイムスロットに挿入
するステップと、クロスフェード処理における漸次増加
或は減少する音声のレベルを示すフェード情報を前記時
分割された所定のタイムスロットに挿入するステップと
、前記レベル情報と前記フェード情報とを乗算するステ
ップと、前記乗算結果を一旦記憶し、前記音声データと
再度乗算するステップと、前記音声データとの乗算結果
を累積加算するステップとからなる事を特徴としたディ
ジタル信号処理方法。(1) A step of dividing the sampling period of the audio data into time-division time slots according to the number of channels for the digitized audio signal of multiple channels, and dividing the audio data into the determined time slots according to the selection result. inserting audio level information of each channel into the time-divided predetermined time slots; and inserting fade information indicating a gradually increasing or decreasing audio level in the cross-fade process into the time slots. inserting the level information into the divided predetermined time slot; multiplying the level information by the fade information; storing the multiplication result once and multiplying it by the audio data again; A digital signal processing method characterized by comprising a step of cumulatively adding multiplication results.
いて、前記音声データの標本化期間をチャンネル数に応
じた時分割タイムスロットに分割する時分割手段と、選
択結果に応じ前記音声データを定められたタイムスロッ
トに挿入する第1の挿入手段と、前記音声のレベル情報
を前記時分割された所定のタイムスロットに挿入する第
2の挿入手段と、クロスフェード処理における漸次増加
或は減少する音声レベルを示すフェード情報を所定のタ
イムスロットに挿入する第3の挿入手段と、前記音声デ
ータと前記記憶手段の内容及び前記レベル情報と前記フ
ェード情報とを各々乗算する乗算手段と、乗算結果を一
旦記憶する記憶手段と、前記記憶手段に保持された乗算
結果を累積加算する加算手段とを有する事を特徴とした
ディジタル信号処理回路。(2) Time division means for dividing the sampling period of the audio data into time division time slots according to the number of channels for the digitized audio signal of multiple channels; a first insertion means for inserting the audio level information into the time slot; a second insertion means for inserting the audio level information into the time-divided predetermined time slots; a third insertion means for inserting fade information indicated into a predetermined time slot, a multiplication means for multiplying the audio data by the content of the storage means, the level information and the fade information, and temporarily storing the multiplication results. A digital signal processing circuit comprising a storage means and an addition means for cumulatively adding the multiplication results held in the storage means.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32120688A JP2650382B2 (en) | 1988-12-20 | 1988-12-20 | Digital signal processing method and circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32120688A JP2650382B2 (en) | 1988-12-20 | 1988-12-20 | Digital signal processing method and circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02166819A true JPH02166819A (en) | 1990-06-27 |
JP2650382B2 JP2650382B2 (en) | 1997-09-03 |
Family
ID=18129983
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32120688A Expired - Fee Related JP2650382B2 (en) | 1988-12-20 | 1988-12-20 | Digital signal processing method and circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2650382B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7334010B2 (en) | 2002-03-12 | 2008-02-19 | Oki Electric Industry Co., Ltd. | Feedback digital filter |
-
1988
- 1988-12-20 JP JP32120688A patent/JP2650382B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7334010B2 (en) | 2002-03-12 | 2008-02-19 | Oki Electric Industry Co., Ltd. | Feedback digital filter |
Also Published As
Publication number | Publication date |
---|---|
JP2650382B2 (en) | 1997-09-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20010017076A1 (en) | Apparatus and method for reproducing or recording, via buffer memory, sample data supplied from storage device | |
US7392101B2 (en) | Multi-track digital recording/reproducing apparatus and method, multi-track digital recording/reproducing program | |
US6437228B2 (en) | Method and apparatus for storing audio data | |
JP3478253B2 (en) | Multitrack digital recording / playback device | |
US5418321A (en) | Audio channel system for providing an analog signal corresponding to a sound waveform in a computer system | |
US20030171933A1 (en) | Method and device for recording in cyclic loops several sound sequences | |
JPH02166819A (en) | Method and circuit for processing digital signal | |
US6535772B1 (en) | Waveform data generation method and apparatus capable of switching between real-time generation and non-real-time generation | |
GB2224387A (en) | Apparatus for editing pcm signals | |
JP3134602B2 (en) | Waveform recording device | |
JPS6339917B2 (en) | ||
US5787496A (en) | Digital signal processor having a partitioned memory with first and second address areas for receiving and storing data in sychronism with first and second sampling clocks | |
USH1752H (en) | Single digital signal processor to record digital audio data on a magneto optical disk | |
JP3770030B2 (en) | Recording / playback device | |
JP4055784B2 (en) | Multitrack playback device | |
JP3478254B2 (en) | Multitrack digital recording / playback device | |
KR100209884B1 (en) | High speed selection reproducing apparatus and method providing multi-output | |
EP1178485A2 (en) | Multi-track digital recording/reproducing apparatus and method and multi-track digital recording/reproducing program | |
JP2712200B2 (en) | Electronic musical instrument | |
JP3211829B2 (en) | Audio signal processing device | |
JPH05307834A (en) | Buffer memory device | |
JPS63161581A (en) | Compact disk player with recording auxiliary function | |
JPH1186439A (en) | Audio data storing device and audio data replay device | |
JPH07141768A (en) | Signal controller and sound editing device | |
JPS63264793A (en) | Overdubbing apparatus for electronic musical instrument |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |