JPH0216663A

JPH0216663A - 情報処理装置

Info

Publication number: JPH0216663A
Application number: JP63167961A
Authority: JP
Inventors: Kazuhiko Maekawa; 和彦前川; Mikio Ito; 幹雄伊藤
Original assignee: NEC Corp; NEC Solution Innovators Ltd
Current assignee: NEC Corp; NEC Solution Innovators Ltd
Priority date: 1988-07-05
Filing date: 1988-07-05
Publication date: 1990-01-19

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、複数のオペレーティングシステムを同時に走
行させることができる情報処理装置に関する。

〔従来の技術］従来この種の情報処理装置は、仮想計算機での入出力起
動命令はシミュレーション要求割込として仮想計算機モ
ニタに通知され、仮想計算機モニ夕が仮想チャネル番号
を実チャネル番号に変換し、そのチャネルが仮想計算機
の専有チャネルか否か判断し専有チャネルであれば仮想
計算機のチャネルプログラムを直接実行するように仮想
計算機モニタが入出力処理装置に起動をかけていた（日
経エレクトロニクス　１９８４年１２月３１日　９８頁
〜１０１頁）。

〔発明が解決しようとする課題〕

上述した従来の情報処理装置は、仮想計算機のチャネル
プログラムを直接、入出力処理装置が実行するが、起動
は仮想計算機モニタが行なう必要があり、仮想計算機で
入出力起動命令が出現するたびに仮想計算機の実行を中
断させて仮想計算機モニタを起動するため入出力起動命
令を多く使用するプログラムを仮想計算機上で実行させ
るとオーバヘッドが大きくなるという欠点がある。

［課題を解決するための手段］本発明の情報処理装置は、仮想チャネル番号でアドレスされ直接実行要求フラグと
仮想チャネルステータスと実チャネル番号とを記憶する
仮想チャネル記憶手段と、仮想計算機実行中を示す仮想
計算機実行中表示手段と、入出力起動命令の開始時に前記仮想計算機実行中表示手
段と前記仮想チャネル記憶有効表示手段を調べ、仮想計
算機実行中かつ仮想チャネル記憶有効表示手段が無効を
示している時と前記直接実行要求フラグが非直接実行を
示している時と前記実チャネル番号に対応する実チャネ
ルステータスが起動可能を示していない時にシミュレー
ション要求割込を発生させるシミュレーション要求割込
発生手段と、前記仮想チャネルステータスが起動可能を示していない
時に該ステータスに対応した値をコンディションコード
にセットする手段と、前記仮想チャネルステータスと前
記実チャネルステータスが起動可能を示している時に前
記入出力処理装置を起動し該仮想チャネルステータスと
実チャネルステータスを実行中に更新し、コンディショ
ンコードをセットする手段を有している。

［作用］直接実行要求フラグで共有チャネルと専有チャネルとに
分離し、共有チャネルへの入出力起動命令は従来通りシ
ミュレーション要求割込により起動される仮想計算機モ
ニタがシミュレーションし、専有チャネルへの入出力起
動命令は直接入出力処理装置に起動をかけ仮想計算機モ
ニタの介入を不要とするので、入出力起動命令を多く使
用するプログラムを仮想計算機上で実行させてもオーバ
ヘッドが大きくなることはない。

［実施例］次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の情報処理装置の一実施例のブロック図
である。

仮想チャネルメモリ１は直接実行要求フラグ２と仮想チ
ャネルステータス３と実チャネル番号４を記憶し、仮想
計算機識別番号レジスタ１２と仮想チャネル番号レジス
タ１１とによりアドレスされる。命令レジスタ１６に命
令語がセットされると、命令デコーダ１７によりオペレ
ーションコードがデコードされる。命令デコーダ１７が
入出力起動命令をデコードすると、仮想チャネル実行制
御回路ｌＯにより仮想計算機実行表示回路６と仮想チャ
ネルメモリ有効表示回路５の出力がテストされ仮想計算
機実行中で仮想チャネルメモリ１が有効ならシミュレー
ション要求割込発生回路７に指示が出されシミュレーシ
ョン要求割込が発生し、仮想計算機実行中で仮想チャネ
ルメモリ１が有効なら仮想チャネルメモリの内容に従っ
た処理が実行される。仮想チャネルメモリ１から読出し
た直接実行要求フラグ２が直接実行を要求していない時
は、シミュレーション要求割込発生回路７によりシミュ
レーション要求割込を発生させる。直接実行を要求して
いる時は仮想チャネルステータス３の内容によってチャ
ネルステータス制御回路８がコンディションコードレジ
スタ１３を更新する。仮想チャネルステータス３が起動
可能を示している時、選択回路１９を経て実チャネル番
号４により実チャネルステータスメモリ９から実チャネ
ルステータスが読出される。実チャネルステータスが起
動可能でなければ仮想チャネルステータスと異なるため
シミュレーション要求割込発生回路７により割込が発生
する。起動可能であれば仮想チャネルステータス３と実
チャネルステータスを「動作中」に更新し、コンディシ
ョンコードレジスタ１３を更新し、入出力処理装置１８
へ実チャネル番号４と仮想計算機識別番号レジスタ１２
の内容とチャネルプログラムアドレスレジスタ１４の内
容とアドレス空間識別レジスタ１５の内容とを送って入
出力の起動を行なう。入出力処理装置１８は、仮想計算
機識別番号、アドレス空間識別番号、チャネルプログラ
ムアドレス、実チャネル番号をとり込んで、仮想計算機
内の論理空間にあるチャネルプログラムを読出し、該チ
ャネルプログラムで指示される論理空間にデータ転送を
行なう。転送が終了すると実計算機に割込で報告する６
割込によって転送の終了を認識した仮想計算機モニタは
、対応する仮想計算機に転送終了をシミュレーションで
通知するとともに仮想チャネルステータス３を起動可能
に更新する。仮想計算機モニタは、仮想計算機の起動前
に仮想チャネルメモリ１にデータをロードし、仮想チャ
ネルメモリ有効表示回路５をセットしなければならない
。仮想チャネルメモリ１にロードされるデータは、仮想
計算機に専有させるチャネルに対しては直接実行要求フ
ラグ２をオンに、それ以外のチャネルに対してはオフに
しておくべきである。

第２図、第３図は本発明の他の実施例を示す図であり、
第１図の実施例がハードウェアで構成されているのに対
し、本実施例はマイクロプログラムと、主記憶に記憶さ
れている制御テーブルで構成されているのが特徴である
。第２図は、主記憶に記憶されている制御テーブル等の
関連を示す図である。第３図は、入出力起動命令の本発
明に関連する部分のマイクロプログラムのフローチャー
トである。

本実施例では、仮想計算機を仮想計算機制御表３２によ
って管理している。仮想計算機制御表３２は、仮想計算
機識別番号２３．仮想チャネルテーブル有効フラグ２２
．仮想チャネルテーブルポインタ２１等を含んでいる。

仮想チャネルテーブル有効フラグ２２が有効を示してい
る時、仮想チャネルテーブルポインタ２１は仮想チャネ
ルテーブル２４の先頭アドレスを示す。仮想チャネルテ
ーブル２４は、直接実行要求フラグ２５．実チャネル番
号２６．仮想チャネルステータス２７．終了通知アドレ
ス３１を含む。入出力起動命令２８のオペランドアドレ
スはチャネルプログラム３３の先頭を示している。チャ
ネルプログラム３３は、ヘッダ一部に終了通知アドレス
３０．チャネル番号２９．アドレス空間識別番号３４、
チャネルコマンド３５を含む。仮想計算機識別番号２３
で示される仮想計算機実行中に入出力起動命令２８が実
行されると、入出力起動命令２８を処理するマイクロプ
ログラムは第３図で示す処理を行なう。

まず、仮想計算機モードかどうか判定しくステップ４１
）、仮想計算機モードでなければ、従来の入出力起動処
理へ移る。仮想計算機モードであれば、仮想チャネルテ
ーブル有効フラグ２２により仮想チャネルテーブル２４
が有効かどうか判定しくステップ４２）、有効でなけれ
ばシミュレーション要求割込を行ない、有効であれば仮
想チャネル番号は有効かどうかを判定する（ステップ４
３）。

有効でなければコンディションコードＣＣに「３」をセ
ットしくステップ４４）、終了する。有効であれば、仮
想チャネル番号で仮想チャネルテーブル２４を索引し、
直接実行要求フラグ２５．仮想チャネルステータス２７
．実チャネル番号２６を読出す（ステップ４５）。そし
て、直接実行要求フラグ２５がオンかどうか判定しくス
テップ４６）、オンでなければシミュレーション要求割
込を行ない、オンであれば仮想チャネルステータス２７
を調べ（ステップ４７）、割込保留中であればコンディ
ションコードＣＣに「２」をセットしくステップ４８）
、動作中であればコンディションコードＣＣに「ｌ」を
セットしくステップ４９）、起動可能であれば実チャネ
ル番号２６が有効かどうか調べ（ステップ５０）、有効
でなければシミュレーション要求割込を行なう。

有効であれば実チャネルステータスを調べ（ステップ５
１）、割込保留中および動作中ならばシミュレーション
要求割込を行ない、起動可能ならば、仮想チャネルステ
ータスと実チャネルステータスを「動作中」に更新して
（ステップ５２）、入出力処理装置１８を起動する（ス
テップ５３）。この後、コンディションコードＣＣに「
０」をセットする（ステップ５４）。

［発明の効果］以上説明したように本発明は、直接実行要求フラグで共
有チャネルと専有チャネルとに分離し、共有チャネルへ
の入出力起動命令は従来通りシミュレーション要求割込
により起動される仮想計算機モニタがシミュレーション
し、専有チャネルへの入出力起動命令は直接入出力処理
装置に起動をかけ仮想計算機モニタの介入を不要とする
ことにより、仮想計算機における情報処理を高速化でき
る効果がある。

【図面の簡単な説明】

第１図は本発明の情報処理装置の一実施例のブロック図
、第２図、第３図は、本発明をマイクロプログラム、主
記憶上のテーブルで構成した時の構成図とフローチャー
トである。１・・・仮想チャネルメモリ、２・・・直接実行要求フラグ、３・・・仮想チャネルステータス、４・・・実チャネル番号、５・・・仮想チャネルメモリ有効表示回路、６・・・仮
想計算機実行表示回路、７・・・シミュレーション要求割込発生回路、８・・・
チャネルステータス制御回路、９・・・実チャネルステ
ータスメモリ、０・・・仮想チャネル実行制御回路、１・・・仮想チャネル番号レジスタ、２・・・仮想計算機識別番号レジスタ、３・・・コンデ
ィションコードレジスタ、４・・・チャネルプログラム
アドレスレジスタ、１５・・・アドレス空間識別レジス
タ、１６・・・命令レジスタ、１７・・・命令デコーダ、１８・・・入出力処理装置、１９・・・選択回路、２１・・・仮想チャネルテーブルポインタ、２２・・・
仮想チャネルテーブル有効フラグ、２３・・・仮想計算
機識別番号、２４・・・仮想チャネルテーブル、２５・・・直接実行要求フラグ、２６・・・実チャネル番号、２７・・・仮想チャネルステータス、２８・・・入出力起動命令、２９・・・チャネル番号、３０・・・終了通知アドレス、３１・・・終了通知アドレス、３２・・・仮想計算機制御表、３３・・・チャネルプログラム、３４・・・アドレス空間識別番号、３５・・・チャネルコマンド。

Claims

【特許請求の範囲】１、複数のオペレーティングシステムを同時に走行させ
ることができる情報処理装置において、仮想チャネル番
号でアドレスされ、直接実行要求フラグと仮想チャネル
ステータスと実チャネル番号とを記憶する仮想チャネル
記憶手段と、該仮想チャネル記憶手段が有効であること
を示す仮想チャネル記憶有効表示手段と、仮想計算機実行中を示す仮想計算機実行中表示手段と、入出力起動命令の実行開始時に前記仮想計算機実行中表
示手段と前記仮想チャネル記憶有効表示手段を調べ、仮
想計算機実行中かつ仮想チャネル記憶有効表示手段が無
効を示している時と前記直接実行要求フラグが非直接実
行を示している時と前記実チャネル番号に対応する実チ
ャネルステータスが起動可能を示していない時にシミュ
レーション要求割込を発生させるシミュレーション要求
割込発生手段と、前記仮想チャネルステータスが起動可能を示していない
時に該ステータスに対応した値をコンディションコード
にセットする手段と、前記仮想チャネルステータスと前記実チャネルステータ
スが起動可能を示している時に前記入出力処理装置を起
動し該仮想チャネルステータスと実チャネルステータス
を「実行中」に更新し、コンディションコードをセット
する手段を有することを特徴とする情報処理装置。