JPH02161808A - Ring oscillator - Google Patents
Ring oscillatorInfo
- Publication number
- JPH02161808A JPH02161808A JP63316676A JP31667688A JPH02161808A JP H02161808 A JPH02161808 A JP H02161808A JP 63316676 A JP63316676 A JP 63316676A JP 31667688 A JP31667688 A JP 31667688A JP H02161808 A JPH02161808 A JP H02161808A
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- ion
- clock signal
- resistance value
- injected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009792 diffusion process Methods 0.000 claims abstract description 13
- 239000003990 capacitor Substances 0.000 claims abstract description 6
- 230000010355 oscillation Effects 0.000 abstract description 9
- 238000004519 manufacturing process Methods 0.000 abstract description 8
- 230000010354 integration Effects 0.000 abstract 1
- 150000002500 ions Chemical class 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、奇数個のインバータが閉ループに接続さね、
２つのインバータ間にコンデンサおよび抵抗が挿入さね
たソングオシレータに関する。[Detailed Description of the Invention] [Industrial Field of Application] The present invention provides a system in which an odd number of inverters are connected in a closed loop.
This relates to a song oscillator in which a capacitor and a resistor are inserted between two inverters.
［従来の技術］
従来、リングオシレータの発振周波数は、２つのインバ
ータ間に挿入されたトランジスタ素子（第４図（１）
、 ＜２） 、 ＜３）のＰ型トランジスタ１８、 Ｎ
型トランジスタ１９．２０．デプレショントランジスタ
）のオン抵抗とコンデンサにより決定されていた。[Prior art] Conventionally, the oscillation frequency of a ring oscillator is determined by a transistor element inserted between two inverters (see Fig. 4 (1)).
, <2), <3) P-type transistor 18, N
type transistor 19.20. It was determined by the on-resistance of the depletion transistor) and the capacitor.
［発明が解決しようとする課２＋！］
１−述した従来のリングオシレータは、発振周波数を決
定する抵抗がトランジスタ素子によって構成されるため
、製造時の抵抗値のばらつきが大きく、その抵抗値も温
度などに大きく依存１−るため、高粒度のクロック信号
が得られないという欠点があり、また、抵抗値を変更す
る場合、トランジスタのディメンシ゛ヨンの変更が必要
となり、多くのコスト・工数をともなうとい・）欠点が
ある。[Lesson 2+ that the invention attempts to solve! ] 1- In the conventional ring oscillator described above, the resistance that determines the oscillation frequency is composed of a transistor element, so the resistance value varies widely during manufacturing, and the resistance value also greatly depends on temperature etc. It has the disadvantage that a clock signal with high granularity cannot be obtained, and when changing the resistance value, it is necessary to change the dimension of the transistor, which involves a lot of cost and man-hours.
［課題を解決するための手段］
本発明のリングオシレータは、発振周波数を決定するた
めの抵抗として、イオン注入された拡散層が用いられて
いる。[Means for Solving the Problems] In the ring oscillator of the present invention, an ion-implanted diffusion layer is used as a resistor for determining the oscillation frequency.
［作 用］
発振周波数を決定するための抵抗と１，２てイオン注入
された拡散層を用いることにより、製造時および外的条
件による抵抗値のばらつきをおさえることができ、高精
度のクロック信号を得ることができる。また、製造時に
イオン注入の量を変えることによって容易に抵抗値を調
整し、クロック信号の周波数も容易に変更できる。[Function] By using a resistor to determine the oscillation frequency and a diffusion layer in which ions are implanted in 1 and 2, variations in resistance value due to manufacturing and external conditions can be suppressed, resulting in a highly accurate clock signal. can be obtained. Furthermore, by changing the amount of ion implantation during manufacturing, the resistance value can be easily adjusted, and the frequency of the clock signal can also be easily changed.
［実施例］
次に、本発明の実施例について図面を参照して説明する
。[Example] Next, an example of the present invention will be described with reference to the drawings.
第１図はリングオシレータの一実施例の回路図である。FIG. 1 is a circuit diagram of one embodiment of a ring oscillator.
点線で囲った部分は積分回路であり、抵抗３，７とコン
デンサ４．８の容量による時定数によって発振周波数が
決まり、奇数個のインバータ１，２，５，６．９により
クロック信号（・・・→Ｈ−） Ｌ→Ｈ−＋Ｌ→Ｈ−）
が得られる。The part surrounded by the dotted line is an integrating circuit, and the oscillation frequency is determined by the time constant of the resistors 3 and 7 and the capacitance of the capacitor 4.8, and the clock signal (...・→H-) L→H-+L→H-)
is obtained.
第２図は本実施例における抵抗の断面図である。ＩＯは
アルミあるいはポリシリによる配線、１１は酸化膜、１
２はＮ型の拡散層、モして１３がＰ型基板である。Ｎ型
の拡散層１２にイオン注入をすることにより抵抗として
用いる。FIG. 2 is a sectional view of the resistor in this example. IO is aluminum or polysilicon wiring, 11 is oxide film, 1
2 is an N-type diffusion layer, and 13 is a P-type substrate. By implanting ions into the N-type diffusion layer 12, it is used as a resistor.
第３図は本発明の第２の実施例の断面図である。１４は
アルミまたはポリシリによる配線、Ｉ５は酸化膜、１６
はイオン注入したＰ型の拡散層、そして１７はＮウェル
である。本実施例ではＮ型拡散層のかわりに、Ｐ型拡散
層にイオン注入をすることによって抵抗としている。FIG. 3 is a sectional view of a second embodiment of the invention. 14 is aluminum or polysilicon wiring, I5 is an oxide film, 16
1 is an ion-implanted P type diffusion layer, and 17 is an N well. In this embodiment, instead of the N-type diffusion layer, ions are implanted into the P-type diffusion layer to provide a resistance.
［発明の効果］
以上説明したように本発明は、発振周波数を決定するた
めの抵抗として、イオン注入された拡散層を用いること
により、製造時および外的条件による抵抗値のばらつき
をおさえることができ、高精度のクロック信号を得るこ
とができる効果があり、また、製造時にイオン注入の量
を変えることによって容易に抵抗値を調整し、クロック
信号の周波数も容易に変更できる効果がある。[Effects of the Invention] As explained above, the present invention uses an ion-implanted diffusion layer as a resistor for determining the oscillation frequency, thereby suppressing variations in resistance value due to manufacturing and external conditions. This has the effect of making it possible to obtain a highly accurate clock signal, and also that the resistance value can be easily adjusted by changing the amount of ion implantation during manufacturing, and the frequency of the clock signal can also be easily changed.
第１図はリングオシレータの一実施例の回路図、第２図
、第３図は本発明による抵抗の断面図、第４図の（１）
、 （２） 、 （：Ｉ）は従来のトランジスタ素
子による抵抗の例である。
１．２，５，６．９−・・インバータ、３．７−・・抵
抗、
４．８−・・コンデンサ、
１０、１４−・・アルミ（ポリシリ）、１１、１５−・
・酸化膜、
１２−・・イオン注入されたＮ型拡散層、１３−Ｐ型基
板、
１６−・・イオン注入されたＰ型拡散層、１７−Ｎ
ウェル、
１８・・・Ｐ型トランジスタ、
１９、２０−・・Ｎ型トランジスタ、
２１・・・デプレショントランジスタ。FIG. 1 is a circuit diagram of an embodiment of a ring oscillator, FIGS. 2 and 3 are cross-sectional views of a resistor according to the present invention, and (1) in FIG.
, (2) , (:I) is an example of a resistance using a conventional transistor element. 1.2, 5, 6.9--inverter, 3.7--resistance, 4.8--capacitor, 10, 14--aluminum (polysilicon), 11, 15--
- Oxide film, 12-...N-type diffusion layer into which ions were implanted, 13-P-type substrate, 16-...P-type diffusion layer into which ions were implanted, 17-N
well, 18...P-type transistor, 19, 20-...N-type transistor, 21...depletion transistor.
Claims (1)
インバータ間にコンデンサおよび抵抗が挿入されたリン
グオシレータにおいて、抵抗としてイオン注入された拡
散層が用いられていることを特徴とするリングオシレー
タ。1. A ring oscillator in which an odd number of inverters are connected in a closed loop, and a capacitor and a resistor are inserted between the two inverters, in which an ion-implanted diffusion layer is used as the resistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63316676A JPH02161808A (en) | 1988-12-14 | 1988-12-14 | Ring oscillator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63316676A JPH02161808A (en) | 1988-12-14 | 1988-12-14 | Ring oscillator |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02161808A true JPH02161808A (en) | 1990-06-21 |
Family
ID=18079670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63316676A Pending JPH02161808A (en) | 1988-12-14 | 1988-12-14 | Ring oscillator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02161808A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5896055A (en) * | 1995-11-30 | 1999-04-20 | Matsushita Electronic Industrial Co., Ltd. | Clock distribution circuit with clock branch circuits connected to outgoing and return lines and outputting synchronized clock signals by summing time integrals of clock signals on the outgoing and return lines |
| JP2007134786A (en) * | 2005-11-08 | 2007-05-31 | Denso Corp | A/d conversion circuit |
-
1988
- 1988-12-14 JP JP63316676A patent/JPH02161808A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5896055A (en) * | 1995-11-30 | 1999-04-20 | Matsushita Electronic Industrial Co., Ltd. | Clock distribution circuit with clock branch circuits connected to outgoing and return lines and outputting synchronized clock signals by summing time integrals of clock signals on the outgoing and return lines |
| JP2007134786A (en) * | 2005-11-08 | 2007-05-31 | Denso Corp | A/d conversion circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4377781A (en) | Selectively adjustable voltage detection integrated circuit | |
| JPS5852364B2 (en) | Complementary MOS transistor | |
| US4272840A (en) | Semiconductor integrated circuit for a timepiece | |
| US20040046600A1 (en) | Equivalent circuit of voltage-controlled variable capacitive element | |
| JPS6322642B2 (en) | ||
| GB1520929A (en) | Semiconductor store element and stores formed by matrices of such elements | |
| JPH02161808A (en) | Ring oscillator | |
| US6127868A (en) | Timer circuit | |
| US4849757A (en) | Integrated dual-slope analog to digital converter with r/c variance compensation | |
| JPH05206801A (en) | Delay circuit | |
| JPH01820A (en) | Integrated dual slope analog-to-digital converter with resistance/capacitor change compensation | |
| JP2679450B2 (en) | Semiconductor device | |
| JPS62243405A (en) | Electronic circuit | |
| JPS5797218A (en) | Cmos ring oscillator | |
| US4910516A (en) | Integrated dual-slope analog to digital converter with R/C variance compensation | |
| JPS63312715A (en) | Delay circuit | |
| JPS63217820A (en) | Cmos delay circuit | |
| JP3024570B2 (en) | Semiconductor integrated circuit | |
| JPS6159450B2 (en) | ||
| JPS639222A (en) | Transfer gate circuit | |
| JPH0243203B2 (en) | ||
| JPS61166219A (en) | Delay circuit | |
| JPH0458207B2 (en) | ||
| JP2881237B2 (en) | Oscillation circuit | |
| JPS6120802B2 (en) |