JPH02154292A - Active matrix array and its inspecting method - Google Patents
Active matrix array and its inspecting methodInfo
- Publication number
- JPH02154292A JPH02154292A JP63309447A JP30944788A JPH02154292A JP H02154292 A JPH02154292 A JP H02154292A JP 63309447 A JP63309447 A JP 63309447A JP 30944788 A JP30944788 A JP 30944788A JP H02154292 A JPH02154292 A JP H02154292A
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- active matrix
- circuit
- output
- matrix array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011159 matrix material Substances 0.000 title claims description 69
- 238000000034 method Methods 0.000 title claims description 23
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 230000007547 defect Effects 0.000 claims abstract description 24
- 238000007689 inspection Methods 0.000 claims abstract description 21
- 238000012360 testing method Methods 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 5
- 238000003491 array Methods 0.000 claims description 4
- 239000010409 thin film Substances 0.000 claims description 3
- 230000003321 amplification Effects 0.000 claims description 2
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 13
- 239000004973 liquid crystal related substance Substances 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 10
- 239000000523 sample Substances 0.000 description 10
- 238000001514 detection method Methods 0.000 description 9
- 230000002950 deficient Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 240000001973 Ficus microcarpa Species 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 210000004907 gland Anatomy 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/1306—Details
- G02F1/1309—Repairing; Testing
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明はアクティブマトリックスアレイ型液晶表示パネ
ルに用いるアクティブマトリックスアレイおよびその検
査方法に関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to an active matrix array used in an active matrix array type liquid crystal display panel and a method for inspecting the same.
従来の技術
近年、液晶表示パネルの絵素数増大に伴って走査線数が
増え、従来から用いられている単純マド」ノクス型液晶
表示パネルでは表示コントラストや応答速度が低下する
ため、各絵素にスイッチング素子を形成したアクティブ
マトリックス型液晶表示パネルが利用されつつある。前
記スイッチング素子としてはダイオードまたは薄膜トラ
ンジスタ（以後、ＴＰＴと呼ぶ、）が用いられる。アク
ティブマトリックスアレイは一枚の基板上に数万個以上
のスイッチング素子を形成する必要がある。Conventional technology In recent years, the number of scanning lines has increased as the number of picture elements in liquid crystal display panels has increased, and the display contrast and response speed of the conventionally used simple square-nox type liquid crystal display panels have decreased. Active matrix liquid crystal display panels in which switching elements are formed are increasingly being used. A diode or a thin film transistor (hereinafter referred to as TPT) is used as the switching element. Active matrix arrays require the formation of tens of thousands or more switching elements on a single substrate.
現在の技術では前記広範囲に形成されるスイッチング素
子をすべて無欠陥で形成することは不可能に近い。そこ
で、製造工程上でアクティブマトリックスアレイのスイ
ッチング素子の検査をおこない良否を判別する必要があ
る。したがって検査・不良μＩ定の容易なアクティブマ
トリックスアレイとその検査方法とが求められている。With current technology, it is nearly impossible to form all of the switching elements formed over a wide range without defects. Therefore, it is necessary to inspect the switching elements of the active matrix array during the manufacturing process to determine whether they are good or bad. Therefore, there is a need for an active matrix array and an inspection method thereof that are easy to inspect and determine defective μI.
以下図面を参照しながら従来のアクティブマトリックス
アレイについて説明する。第６図は従来のアクティブマ
トリックスアレイの一部等価回路図である。第６図にお
いてＳ、〜Ｓ７はソース信号線、６１〜Ｇ５はゲート信
号線、ＴＩＩ〜Ｔ０は薄膜トランジスタ（以下、ＴＰＴ
と呼ぶ、）、ＰＩＩ〜ｐ４ａは絵素電極、２はゲート駆
動回路、１はソース駆動回路、３はゲート駆動回路を制
御するための信号線（以下、ゲート制御線と呼ぶ、）、
４はソース駆動回路を制御するための信号線（以下、ソ
ース制御線と呼ぶ、）である、従来のアクティブマトリ
ックスアレイはポリシリコンなどの半導体基板に、ＴＰ
Ｔおよび駆動回路が形成される。A conventional active matrix array will be described below with reference to the drawings. FIG. 6 is a partial equivalent circuit diagram of a conventional active matrix array. In FIG. 6, S, ~S7 are source signal lines, 61~G5 are gate signal lines, and TII~T0 are thin film transistors (hereinafter referred to as TPT).
), PII to p4a are picture element electrodes, 2 is a gate drive circuit, 1 is a source drive circuit, 3 is a signal line for controlling the gate drive circuit (hereinafter referred to as a gate control line),
4 is a signal line (hereinafter referred to as source control line) for controlling the source drive circuit.A conventional active matrix array is a signal line for controlling a source drive circuit.
T and drive circuit are formed.
なお、第５図では１つの絵素電極に１つのＴ Ｉ” Ｔ
を形成したアクティブマトリ７クスアレイを示している
。In addition, in FIG. 5, one T I" T is connected to one picture element electrode.
An active matrix array is shown.
ここで、アクティブマトリックスプレイの使用方法につ
いて前車に説明する。アクティブマトリックスアレイは
、絵素電極を中心とする表示９１域上に配向膜などが形
成され、配向される。またＩＴＯなどにより対向電橋を
形成された対向基板（図示せず）上にも配向膜が形成さ
れる。つぎにアクティブマトリックスアレイと対向電Ｖ
ｉ基板内にギャップ形成のためのスペーサ（図示せず）
を挾み、対向電橋基板の周辺を樹脂で封止される。その
後、前記ギャップ間に液晶が注入され、液晶表示装にと
なる。液晶表示装置の動作としては、ゲート駆動回路に
より、順次ゲート信号線にＴＰＴを動作させる電圧（以
後、オン電圧と呼ぶ、逆にＴ Ｐ Ｔを動作させない電
圧をオフ電圧と呼ぶ、）を印加する。また、ソース駆Ｏ
ｊ回路は映像信号電圧を順次ソース信号線に印加する。Here, I will explain to the car in front how to use Active Matrix Play. In the active matrix array, an alignment film or the like is formed on a display area 91 centered on a picture element electrode, and the display is oriented. Further, an alignment film is also formed on a counter substrate (not shown) on which a counter electric bridge is formed using ITO or the like. Next, the active matrix array and the counter voltage V
Spacer for forming a gap in the i-substrate (not shown)
The periphery of the opposite electric bridge board is sealed with resin. Then, liquid crystal is injected between the gaps to form a liquid crystal display. In order to operate the liquid crystal display device, a gate drive circuit sequentially applies a voltage that operates the TPT (hereinafter referred to as an on-voltage; a voltage that does not operate the TPT is referred to as an off-voltage) to the gate signal lines. . Also, source drive O
The j circuit sequentially applies video signal voltages to the source signal lines.
ゲート駆り１回路とソース駆動回路は同門がとられ、各
Ｔ Ｐ Ｔは所定時刻の映像信号電圧を絵素電極にかき
こむ。The gate drive circuit and the source drive circuit are of the same type, and each TPT draws a video signal voltage at a predetermined time into the picture element electrode.
前記絵素電極に印加された電圧により、絵素電極上の液
晶は配向され、映像が表示される。以上のアクティブマ
トリックスアレイの用い方は本発明のアクティブマトリ
ックスアレイにおいても同様である。The voltage applied to the picture element electrode aligns the liquid crystal on the picture element electrode, and an image is displayed. The above method of using the active matrix array is the same for the active matrix array of the present invention.
次に従来のアクティブマトリックスアレイの検査方法に
ついて説明する。従来のアクティブマトリックスアレイ
ではＴＰＴに欠陥が発生すると当該絵素が不良になる。Next, a conventional active matrix array inspection method will be described. In a conventional active matrix array, when a defect occurs in a TPT, the corresponding picture element becomes defective.
しかし、１つの絵素に１つのＴＦＴＬか形成されていな
いため、救済および修正することができない、そのため
、アクティブマトリックスアレイの検査はあまり重んじ
られておらず、液晶表示パネルに組み立て後、映像を表
示して良否を判定するという方法がとられていた。However, since only one TFTL is formed in one pixel, it cannot be repaired or repaired.Therefore, inspection of active matrix arrays is not given much importance, and after assembly into a liquid crystal display panel, images cannot be displayed. The method used was to judge whether the product was good or bad.
強いて検査方法といえば以下に示す信号線の断線検査が
あげられる。第７図は従来のアクティブマトリックスア
レイの検査方法を説明する説明図である。第７図におい
て、５は抵抗値測定手段、６７はプローブである。まず
、プローブ６．７をソース信号線Ｓｌに圧１妾する。す
るとソース信号線が断線しておれば、ｄ］１１定される
抵抗値は無限大となる。以下、順次プローブ６．７をソ
ース信号線Ｓｎ（ただし、口は整数）に圧接していくこ
とにより、ソース信号線の断線検査をおこなうことがで
きる。また、ゲート信号線の断線検査も順次プローブ６
．７をゲート信号線Ｇｍ（ただし、ｍは整数）に圧接し
ていくことによりおこなう。The only inspection method that can be cited is the signal line disconnection inspection shown below. FIG. 7 is an explanatory diagram illustrating a conventional active matrix array inspection method. In FIG. 7, 5 is a resistance value measuring means, and 67 is a probe. First, the probe 6.7 is connected to the source signal line Sl. Then, if the source signal line is disconnected, the resistance value determined by d]11 becomes infinite. Thereafter, the source signal line can be inspected for disconnection by sequentially pressing the probes 6.7 onto the source signal line Sn (where the opening is an integer number). In addition, the gate signal line is inspected for disconnection using the probe 6.
．． 7 to the gate signal line Gm (where m is an integer).
発明が解決しようとする課題
しかしながら、従来のアクティブマトリックスアレイお
よびその検査方法では、信号線の断線検査をおこなうた
めにプローブを各信号線に圧接していく必要がある。し
たがって、各信号線および基板はプローブにより傷がつ
き、１員渇する恐れがある。またプローブを順次移動さ
せていく必要があるため、移動および位置決めに長時間
を要し、製造タクトが長くなり製造コストが高いという
問題点があった。さらに、従来のアクティブマトリック
スアレイおよびその検査方法では絵素欠陥は検出するこ
とが全くできないという問題点があった。また、絵素欠
陥を救済および修正することも不可能であった。したが
って液晶表示装置に組み立て後、表示させ良否を判定す
る。しかし、前記時点で不良と判定された場合、すてざ
るをえず、総合的に製造コストが高（なるという問題点
があった。絵素欠陥の検出および検査は１つの絵素に複
数のＴＰＴを形成した場合、非常に重要となる。Problems to be Solved by the Invention However, in the conventional active matrix array and its testing method, it is necessary to press a probe into contact with each signal line in order to test for disconnection of the signal line. Therefore, each signal line and the board may be damaged by the probe and may become dry. Further, since the probe needs to be moved one after another, it takes a long time to move and position the probe, resulting in a problem that the manufacturing takt time becomes long and the manufacturing cost is high. Furthermore, conventional active matrix arrays and their inspection methods have the problem that pixel defects cannot be detected at all. Furthermore, it has also been impossible to rescue and correct pixel defects. Therefore, after it is assembled into a liquid crystal display device, it is displayed and its quality is judged. However, if the pixel is determined to be defective at the above point, it has to be discarded, resulting in an overall high manufacturing cost.Detection and inspection of pixel defects requires multiple This becomes very important when TPT is formed.
課題を解決するための手段
上記問題点を解決するため、本発明のアクティブマトリ
ックスアレイは、絵素スイッチング素子か形成された基
板上に任意のソース信号線上の信号を出力信号線に出力
する出力回路と、入力信号線に印加された信号を任意の
ソース信号線に入力する入力回路が、前記基板上のソー
ス信号線の両端に形成されているものである。また本発
明のアクティブマトリックスアレイの検査方法は、基板
上に形成されたゲート駆動回路を制御し、ゲート信号線
にオン電圧を印加し、１つの絵素に複数個形成されたＴ
ＰＴのうち少なくとも１個をオン状態にする。また前記
オン電圧印加位置を順次シフ１−シていくとともに、入
力回路と出力回路のうち少なくとも出力回路に任意のソ
ース信号線の選択信号を印加し、出力信号線に出力され
る信号によりアクティブマトリックスアレイの欠陥を検
出するものである。Means for Solving the Problems In order to solve the above problems, the active matrix array of the present invention includes an output circuit that outputs a signal on an arbitrary source signal line to an output signal line on a substrate on which pixel switching elements are formed. Input circuits for inputting signals applied to the input signal line to arbitrary source signal lines are formed at both ends of the source signal line on the substrate. In addition, the active matrix array inspection method of the present invention controls a gate drive circuit formed on a substrate, applies an on-voltage to a gate signal line, and inspects a plurality of transistors formed in one picture element.
At least one of the PTs is turned on. In addition, while sequentially shifting the ON voltage application position, a selection signal of an arbitrary source signal line is applied to at least the output circuit of the input circuit and the output circuit, and the active matrix is controlled by the signal output to the output signal line. It detects defects in the array.
作用
本発明のアクティブマトリックスアレイは、基板上のソ
ース信号線の両端にアナログスイッチの８！能を有する
入力回路と出力回路を形成している。Operation The active matrix array of the present invention has eight analog switches at both ends of the source signal line on the substrate. It forms an input circuit and an output circuit with functions.
したがって入力回路を用い、任意のソース信号線に電圧
を印加することができ、また出力回路を用い、任意のソ
ース信号線上に重畳された電流信号を取り出すことがで
きる。Therefore, the input circuit can be used to apply a voltage to any source signal line, and the output circuit can be used to extract a current signal superimposed on any source signal line.
また、本発明のアクティブマトリ、クスアレイは、まず
ゲート駆動回路を動作させ、所定のゲー１・信号線に接
続されたＴＰＴをオン状態にする。Further, in the active matrix or matrix array of the present invention, the gate drive circuit is first operated to turn on the TPT connected to a predetermined gate 1 signal line.
また、出力回路を制御し、所定のソース信号線と出力信
号線を電気的に接続をする。その時、欠陥を通じて流れ
るＴｊ、流を前記ソース信号線で検出することにより欠
陥位置を検出することができる。It also controls the output circuit and electrically connects a predetermined source signal line and output signal line. At this time, the position of the defect can be detected by detecting the flow Tj flowing through the defect using the source signal line.
実施例
以下、本発明のアクティブマトリックスアレイについて
図面を参１１＜！ Ｌながら説明する。第１図は本発明
の第１の実施例におけるアクティブマトリックスアレイ
の一部等価回路図である。第１図においてＴ Ｍ 、、
〜Ｔ Ｍ ４４． Ｔ ”’ ｕ〜ＴＳ、、はＴＦＴ。Examples Below, please refer to the drawings regarding the active matrix array of the present invention. I will explain while using L. FIG. 1 is a partial equivalent circuit diagram of an active matrix array in a first embodiment of the present invention. In FIG. 1, T M ,
~T M 44. T"'u~TS,, is TFT.
９は出力回路、１０は入力回路、１３は出力信号線、１
６は入力信号線、１７はゲート駆動回路、１１はゲート
制御信号線、１２は任意のソース信号線と出力信号線１
３とを電気的に接続するための制御Ｏ信号線（以後、出
力制御信号線と呼ぶ、）、１５は任意のソース信号線と
入力信号線１６とを電気的に接続するだめの制御信号線
（以後、入力制ｔｆｆｌｌ信号線と呼ぶ。）である。9 is an output circuit, 10 is an input circuit, 13 is an output signal line, 1
6 is an input signal line, 17 is a gate drive circuit, 11 is a gate control signal line, 12 is an arbitrary source signal line and output signal line 1
3 is a control signal line (hereinafter referred to as an output control signal line) for electrically connecting the input signal line 16 and 15 is a control signal line for electrically connecting an arbitrary source signal line and the input signal line 16. (hereinafter referred to as the input-controlled tffll signal line).
本発明のアクティブマトリックスアレイはガラス基板ま
たはポリシリコンなどの半導体基板を用いて作製され、
各絵素電極には２つのＴＰＴが形成される。前記２つの
ＴＰＴが形成される理由は一方のＴ Ｐ Ｔが不良の場
合、他方のｉ’ Ｆ Ｔにより絵素型１瓶に電圧を印加
できるようにするため、打よび絵素欠陥を検出するため
である。不良のＴ Ｐ Ｔはレーザなどで絵素主桟から
切りはなされる。また出力回路および入力回路もＬＳＩ
技術によりｎ；１記基板上に形成される。：Ｅず出力回
路９について説明する。出力回路９は、出力制御Ｉｌ信
号線に印加されるデータにより所定のソース信号線を選
択し、出力信号＆ｉｌ ｌ ３に接続するアナログスイ
ッチの機能をもつ、ここで選択されたソース１３号線を
、出力回路９の場合は出力ソース信号線、入力回路１０
の場合は入力ソース信号線と呼ぶ、出力ソース信号線に
隣接したソース信号線に使用電源電圧以下の電圧が印加
された場合、出力ソース信号線にもれる電ｉ、ａ（以後
、リーク電流と呼ぶ）は、検査時の欠陥検出の問題から
、Ｔ Ｐ Ｔの動作電流（以後、オンＴＬ流と呼ぶ、）
のｌＯ％以下好ましくは１％以下になるように形成され
る。出力回路９は前記回路に接続されている各ソース信
号線が選択されないとき、各ソース信号線とハイインピ
ーダンス状態となり切り離された状態にすることができ
る。また、ハイインピーダンス状態のとき、リークする
電流はＴＦＴのオン電流の１０％以下、好ましくは、１
％以下に設計される。また、出力回路９は出力ソース°
信号線に隣接したソース信号線の電位を接地電位または
所定の電位にする機能をもたせることは効果がある。前
述の理１１は出力ソース信号、線に出力された電圧によ
り、ＹＩ４Ｉ４−ス信号線およびその隣接ソース（３号
線に不要な信号が伝搬印加されることを防止するためで
ある０次に入力回路１０は、入力制御Ｂ信号線１５に印
加されるデータにより所定のソース信号線を選択し、入
力信号線１６に印加された電圧を印加できるアナログス
イッチの機能をもつ０入力ソース信号線に′？ｌ源電圧
電圧以下圧が印加された場合、前記ソース信号線に隣接
したソース信号、線へのリーク電流は、検査時の欠陥検
出の問題から、ＴＰＴのオン電流のｌＯ％以下好ましく
は１％以下となるように形成される。入力回路１０は前
記回路に接続されている各ソース信号線が選択されてい
ないとき、各ソース信号線と電気的に切り離された状態
にすることができる。The active matrix array of the present invention is fabricated using a glass substrate or a semiconductor substrate such as polysilicon,
Two TPTs are formed in each picture element electrode. The reason why the two TPTs are formed is so that if one TPT is defective, voltage can be applied to one pixel mold by the other i'FT. It's for a reason. Defective TPTs are cut out from the picture element main frame using a laser or the like. Also, the output circuit and input circuit are LSI
is formed on an n;1 substrate by a technique. :Ez output circuit 9 will be explained. The output circuit 9 selects a predetermined source signal line based on the data applied to the output control Il signal line, and connects the selected source line 13 to the output signal &il l 3, which has the function of an analog switch. In the case of output circuit 9, output source signal line, input circuit 10
In this case, when a voltage lower than the power supply voltage used is applied to the source signal line adjacent to the output source signal line, which is called an input source signal line, electric currents i and a (hereinafter referred to as leakage current) leak into the output source signal line. Due to the problem of defect detection during inspection, the operating current of TPT (hereinafter referred to as on-TL flow) is
10% or less, preferably 1% or less. When each source signal line connected to the circuit is not selected, the output circuit 9 can be in a high impedance state and disconnected from each source signal line. In addition, when in a high impedance state, the leakage current is 10% or less of the on-current of the TFT, preferably 1
% or less. The output circuit 9 also has an output source °
It is effective to provide a function of setting the potential of the source signal line adjacent to the signal line to the ground potential or a predetermined potential. The above principle 11 is to prevent unnecessary signals from propagating and being applied to the YI4I4- source signal line and its adjacent source (line 3) due to the voltage output to the output source signal line. 10 selects a predetermined source signal line according to the data applied to the input control B signal line 15, and connects the 0 input source signal line '?' to the 0 input source signal line which has the function of an analog switch that can apply the voltage applied to the input signal line 16. When a voltage equal to or lower than the source voltage voltage is applied, the leakage current to the source signal line adjacent to the source signal line is 10% or less of the on-current of the TPT, preferably 1%, due to the problem of defect detection during inspection. The input circuit 10 is formed as follows: When each source signal line connected to the circuit is not selected, the input circuit 10 can be electrically disconnected from each source signal line.
以上のように出力回路および入力回路はソース信号線の
両端に構成され、入力制御信号線１５により、任意のソ
ース信号線に入力信号ＬＡ１６に印加された電圧を印加
でき、出力制御信号！ｆＡ１２により任意のソース信号
線上の信号を出力信号線１３に取り出すことができる。As described above, the output circuit and the input circuit are configured at both ends of the source signal line, and the voltage applied to the input signal LA16 can be applied to any source signal line by the input control signal line 15, and the output control signal! A signal on an arbitrary source signal line can be taken out to the output signal line 13 by fA12.
本発明の第１のアクティブマトリックスアレイは検査終
了後、各ソース信号線には、ソース駆動回路が形成され
たソース駆動ＩＣを接続される。After the first active matrix array of the present invention is tested, a source drive IC in which a source drive circuit is formed is connected to each source signal line.
前記接続のための技術としてはガラスオンチップなどの
技術を応用することにより容易におこなえる。また、ソ
ース駆動ＩＣ接続後、出力回路および入力回路は基板か
ら切断除去にあるいは電気的に各ソース信号線と切り離
された状態にされる。The connection can be easily achieved by applying a glass-on-chip technology. Further, after the source driving IC is connected, the output circuit and the input circuit are cut and removed from the substrate or are electrically separated from each source signal line.
以上のように、従来では一基板上にノース駆動回路をも
形成していたため、前記回路は回路規模が大きく欠陥率
が高く製造歩留まりに問題があった。しかし、本発明の
第１の実施例によれば、ソース駆動ＩＣを検査後接続す
るためアクティブマトリックスアレイの製造歩留まりが
非常に向上する。なお、出力回路および入力回路は回路
規模が小さく、欠陥発生率は非常に低いため製造歩留ま
りを低減させることはない。As described above, in the past, since a north drive circuit was also formed on one substrate, the circuit had a large circuit scale, a high defect rate, and a problem with manufacturing yield. However, according to the first embodiment of the present invention, since the source driving ICs are connected after inspection, the manufacturing yield of the active matrix array is greatly improved. Note that the output circuit and the input circuit have a small circuit scale, and the defect occurrence rate is extremely low, so that the manufacturing yield is not reduced.
なお、本発明の第１の実施例において、基板上にゲート
駆動回路を形成するとしたがこれに限るものではなく、
ゲート信号線にゲート駆ｅ）＋ Ｉ Ｃをガラスオンチ
ップ技術などを応用して接続してもよい、なお、その場
合は基板に半導体基板に限定されるものではなく、ガラ
ス基板上にアモルファスシリコンなどを用いて、ＴＰＴ
出力回路および入力回路を形成する。ガラス基板を用い
れば、半導体基板に比較して基板コストなどが安価にな
り、したがってアクティブマトリックスアレイの製造コ
ストを低減できる。また広面積に表示領域を形成できる
効果もある。Note that in the first embodiment of the present invention, the gate drive circuit is formed on the substrate, but the invention is not limited to this.
The gate drive e) + IC may be connected to the gate signal line by applying glass-on-chip technology, etc. In that case, the substrate is not limited to a semiconductor substrate, but an amorphous silicon substrate on a glass substrate. Using etc., TPT
Form the output circuit and input circuit. If a glass substrate is used, the substrate cost will be lower than that of a semiconductor substrate, and therefore the manufacturing cost of the active matrix array can be reduced. There is also the effect that a display area can be formed over a wide area.
次に本発明の第２の実施例におけるアクティブマトリッ
クスアレイについて説明する。第２図は本発明のアクテ
ィブマトリックスアレイの一部等価回路図である。第２
図において８はソース駆動回路、１４はソース制御信号
線である。本発明の第２の実施例と本発明の第１の実施
例の相違は基板上にソース駆動回路８を形成したことに
ある。Next, an active matrix array according to a second embodiment of the present invention will be described. FIG. 2 is a partial equivalent circuit diagram of the active matrix array of the present invention. Second
In the figure, 8 is a source drive circuit, and 14 is a source control signal line. The difference between the second embodiment of the present invention and the first embodiment of the present invention lies in that the source drive circuit 8 is formed on the substrate.
１１；Ｉ記ソース駆動回路８は出力回路９または入力回
路１０により出力または入力ソース信号線を選択する検
査モードのとき、ソース信号線がソース駆動回路８と電
気的に切りはなされるように回路形成されている。した
がって、アクティブマトリックスアレイの検査時に、ソ
ース駆動回路の人出力インピーダンスおよび信号の流出
入が問題になることがないため、良好な検査をおこなう
ことができる。また、ソース駆動回路８を動作させると
きは、入力回路１０および出力回路９を各ソース信−υ
腺から電気的に切り離すことができるため、良好な表示
をおこなうことができる。11; The source drive circuit 8 described in I is formed such that the source signal line is electrically disconnected from the source drive circuit 8 when in a test mode in which the output or input source signal line is selected by the output circuit 9 or the input circuit 10. has been done. Therefore, when testing the active matrix array, the human output impedance of the source drive circuit and the inflow and outflow of signals do not become a problem, so that good testing can be performed. In addition, when operating the source drive circuit 8, the input circuit 10 and the output circuit 9 are connected to each source signal -υ
Since it can be electrically separated from the gland, good display can be achieved.
以上のように本発明の第２の実施例では、ソース駆動回
路などを基板上に形成したため、ソース駆動ＩＣの接続
工程が不要になる。As described above, in the second embodiment of the present invention, since the source drive circuit and the like are formed on the substrate, the step of connecting the source drive IC is not necessary.
次に本発明の第３の実施例におけるアクティブマトリッ
クスアレイについて説明する。第３図は本発明の第３の
実施例におけるアクティブマトリックスアレイの一部等
価回路図である。第３図において、Ｉ８は信号を増幅す
る増幅回路である。Next, an active matrix array according to a third embodiment of the present invention will be described. FIG. 3 is a partial equivalent circuit diagram of an active matrix array in a third embodiment of the present invention. In FIG. 3, I8 is an amplifier circuit that amplifies the signal.
増幅回路はソース信号線上の電流信号を増幅し、出力回
路９の各端子に印加する。具体的にはオペアンプなどで
ある０本発明第２の実施例と第３の実施例の相違は前記
増幅回路が追加されたことにある０通常ＴＰＴの欠陥と
して出力される電流はＴＰＴのオン電流程度と非常に微
弱なため、外乱などの雑音により誤検出が発生する。前
記第３の実施例では増幅回路１８を具備することにより
、欠陥時の出力電流が増幅され誤検出という問題がなく
なる。The amplifier circuit amplifies the current signal on the source signal line and applies it to each terminal of the output circuit 9. Specifically, it is an operational amplifier, etc. 0 The difference between the second and third embodiments of the present invention lies in the addition of the amplifier circuit 0 Normally, the current output as a result of a defect in the TPT is the on-state current of the TPT Since the detection level is extremely weak, false detections may occur due to noise such as external disturbances. In the third embodiment, by providing the amplifier circuit 18, the output current at the time of a defect is amplified, thereby eliminating the problem of false detection.
以下、図面を参１１ぺしながら本発明のアクティブマト
リックスアレイの検査方法について説明する。The method for inspecting an active matrix array according to the present invention will be described below with reference to the drawings.
第４図および第５図は本発明のアクティブマトリックス
アレイの検査方法を説明するための説明図である。FIGS. 4 and 5 are explanatory diagrams for explaining the active matrix array testing method of the present invention.
まず、第４図を用いて、アクティブマトリックスアレイ
の信号線の断線検査方法について説明する。第４図にお
いて、１９はゲート信号線の断線箇所（以後、ゲート断
線と呼ぶ、）、２０はソース信号線の断線箇所（以後、
ソース断線と呼ぶ、）である、ソース断線の検出方法と
しては、まず、入力制御信号線１５にデータを送り、ソ
ース信号線Ｓ１に入力信号線１６の電圧を印加するとと
もに、出力制？■信号１５１２にデータ送り、ソース信
号綿Ｓ を出力信号線Ｉ３と接続する。ソース信号線に
断線が発生しておれば、印加電圧が出力信号Ｉｌｌ ３
に出力されないことより検出することができる０以上の
方法により、すべてのソース信号線に順次、入力回路１
０により電圧を印加し、出力回路９により前記電圧を検
出し、検査をおこなう、第３図では、ソース断線が発生
しているため、ソース信号線Ｓ１に電圧を印加し、出力
回路９によりソース信号線Ｓ２が選択されたとき、前記
電圧または電流信号が検出されないことから、ソース断
線２０を検出することができる。ゲート断線の検出は、
ゲート制御信号線１１を制御３１シ、ゲート駆動回路１
７によりゲート信号線Ｇ、、Ｇ、にオン電圧を印加する
。他のゲート信号綿にはオフ電圧を印加する０次に、入
力回路ｌＯによりソース信号線Ｓ、に電圧を印加する。First, a method for inspecting disconnection of signal lines in an active matrix array will be described with reference to FIG. In FIG. 4, reference numeral 19 indicates a disconnection point in the gate signal line (hereinafter referred to as gate disconnection), and 20 indicates a disconnection point in the source signal line (hereinafter referred to as gate disconnection).
The method for detecting a source disconnection (referred to as source disconnection) is to first send data to the input control signal line 15, apply the voltage of the input signal line 16 to the source signal line S1, and output control? ■ Send data to signal 1512 and connect source signal S to output signal line I3. If a disconnection occurs in the source signal line, the applied voltage will change to the output signal Ill 3
Input circuit 1 is sequentially applied to all source signal lines by a method of 0 or more that can be detected by not outputting to input circuit 1.
In FIG. 3, a source disconnection has occurred, so a voltage is applied to the source signal line S1, and the output circuit 9 detects the voltage and performs an inspection. Since the voltage or current signal is not detected when the signal line S2 is selected, the source disconnection 20 can be detected. Detection of gate disconnection is
Control 31 gate control signal line 11, gate drive circuit 1
7 applies an on-voltage to the gate signal lines G, , G,. An off voltage is applied to the other gate signal lines. Next, a voltage is applied to the source signal line S by the input circuit IO.
また、出力回路９によりソース信号！！Ｓ７と出力信号
綿１３とを接続する。前記オン電圧によりＴＰＴの’ｒ
ｓ 。Also, the output circuit 9 outputs the source signal! ! Connect S7 and output signal line 13. Due to the on-voltage, the TPT'r
s.
ＴＭゎはオン状態となっているから、
Ｓ６→ＴＳ、→Ｐｌ−ＴＭ、−３゜
→出力信号綿１３
なる電流経路が生じる。もし、ゲート信号線Ｇ１または
Ｇ２が断線しておれば、ＴＰＴのＴＳ、またはＴＭ、が
オン状態とならず、したがって前述の電流経路は発生し
なことから、ゲート断線を検出できる。同様にオン電圧
印加位置をシフトさせ、Ｇ２とＣ，に変更して、検査を
おこなう１以上の＋）」作をすべてのゲート信号線に対
しておこなう。Since TMゎ is in the on state, the following current paths are generated: S6→TS, →Pl-TM, -3°→output signal line 13. If the gate signal line G1 or G2 is disconnected, TS or TM of the TPT will not be turned on, and therefore the above-described current path will not occur, so that the gate disconnection can be detected. Similarly, the on-voltage application position is shifted and changed to G2 and C, and the operation of 1 or more +) to be inspected is performed on all gate signal lines.
今、ゲート信号線Ｃ２，Ｃ３にオン電圧を印加したとき
、およびゲート信号線Ｇ、、Ｇ□にオン電圧を印加した
とき、ｉｔ ’ＩＪＬが検出されないことより、デー１
−信号線Ｇ、に断線が発生していることを検出できる。Now, when the on-voltage is applied to the gate signal lines C2 and C3, and when the on-voltage is applied to the gate signal lines G, , G□, it'IJL is not detected.
- It is possible to detect that a disconnection has occurred in the signal line G.
つぎにゲート信号線にオン電圧印加位置をＧ４．Ｇ、に
したままで、入力回路１０によりソース信号線Ｓ５に電
圧を印加し、出力回路９によりソース信号線Ｓ６を出力
信号線１３に接続する０以上の動作をゲート駆動回路１
７に近くなる方へ、電圧印加位置および出力ソース信号
線位置をシフトさせていく、入力ソース信号線Ｓ３．出
力ソース信号線Ｓ４のときまでは、出力信号ＸＭ１．３
には信号は出力されない、ソース信号線Ｓ２に電圧を印
加し、出力ソース信号線Ｓ、としたとき、Ｓ２→ＴＳｒ
１→Ｐ７→ＴＭ！ｌ→Ｓ３−出力信号線１３
なる電流経路が発生することから、出力信号線１３に信
号が検出される。したがってゲート信号線の断線は、デ
ー１−信号線Ｇ３上の絵素型Ｊ！ｉＰゎ近傍で断線して
いることを検出できる。以上のように、断線検査はゲー
ト駆動回路１７よりできるかぎり離れた位置に形成され
たソース信号線を用いておこない、つぎに断線位置が必
要なときは、選択する出力ソース信号線をゲート駆動回
路１７に近づけて断線位置を特定する。Next, set the ON voltage application position to the gate signal line at G4. G, the input circuit 10 applies a voltage to the source signal line S5, and the output circuit 9 connects the source signal line S6 to the output signal line 13.
7, the voltage application position and the output source signal line position are shifted toward the input source signal line S3.7. Until the output source signal line S4, the output signal XM1.3
No signal is output to the source signal line S2. When a voltage is applied to the source signal line S2 and the output source signal line S is set, S2→TSr
1→P7→TM! A signal is detected on the output signal line 13 because a current path of 1→S3−output signal line 13 is generated. Therefore, the disconnection of the gate signal line is caused by the pixel type J! on the data 1-signal line G3! It is possible to detect a disconnection near the iP. As described above, the disconnection test is performed using the source signal line formed as far away from the gate drive circuit 17 as possible. Next, when the disconnection position is required, the selected output source signal line is connected to the gate drive circuit 17. 17 to identify the disconnection position.
次に第５図を用いて、アクティブマトリックスアレイの
ＴＰＴの欠陥検査方法について説明する。Next, a method for inspecting defects in TPT of an active matrix array will be explained using FIG.
第５図において、２１はＴＰＴのＴＳ１２に発生したゲ
ート・ドレイン間の短絡欠陥（以後、Ｇ−Ｄショートと
呼ぶ、）、２２はＴＰＴのＴＭ１２に発生したソース・
ドレイン間の短絡欠陥（以後、Ｓ −１）ショートと呼
ぶ、）である。In FIG. 5, 21 is a gate-drain short circuit defect (hereinafter referred to as G-D short) occurring in TS12 of the TPT, and 22 is a source/drain defect occurring in TM12 of the TPT.
This is a drain-to-drain short circuit defect (hereinafter referred to as S-1 short).
まず、Ｇ−Ｄショートの検出方法について説明する。入
力回路１０はすべてのソース信号線を非退沢状態にする
８次にゲート駆動回路１７により、すべてのゲート信号
線にオン電圧を印加する０次に出力回路９により、ソー
ス信号ＬＡｓ、から順次選択して出力信号線１３に接続
し、出力信号線に信号が重畳されていないかを検査する
。今、Ｇ−Ｄン！Ｉ ）２１が発生しているため、ソ
ース信号線Ｓ２を選１尺したとき、
Ｇ２→Ｃ−Ｄシッート→ＴＳ、→Ｓ２
なる電流経路が、ソース信号線Ｓ３を選択したとき、
Ｇ −＝Ｇ−Ｄショート→Ｐ →ＴＭ、→Ｓ３２！
１
なるｆｉｔ流経路が発生する。したがって、ソース信号
線Ｓ２とＳ、の絵素に欠陥が発生していることを検出で
きる０次にゲート信号線Ｇ１にオン電圧を印加し、他の
ゲート信号線にはオフ電圧を印加する。また、リース信
号線Ｓ２を出力信号線に接続する。前述の状態でオン電
圧印加位置をシフトさせていき、各状態で出力信号線１
３に信号が検出されるかを検査する。今、ゲート信号線
Ｃ２にオン電圧を印加したとき、
Ｇ −Ｃ；−Ｄショート２１→ＴＳ、→Ｓ２なる電流
経路が発生するため、Ｔ Ｐ ＴのＴＳｒｉに発生した
Ｇ−Ｄシ５−）２１を検出することかできる。なお、Ｇ
−ＤショートがＴＰＴのＴＭｎに発生している場合、ソ
ース信号！１．１１ Ｓ 、を出力信号線１３に接続し
ているとき、
Ｇ →Ｇ−Ｄショート→ＴＭ、→Ｓ３
なる電流経路が発生ずることにより検出することができ
る。First, a method for detecting a GD short will be explained. The input circuit 10 outputs the source signal LAs sequentially from the 8th gate driver circuit 17 that puts all the source signal lines in a non-retired state, and the 0th output circuit 9 that applies on voltage to all the gate signal lines. It is selected and connected to the output signal line 13, and it is inspected whether a signal is superimposed on the output signal line. Now, G-D! I) 21 occurs, so when the source signal line S2 is selected one length, the current path becomes G2 → C-D seat → TS, → S2, but when the source signal line S3 is selected, G - = G -D short → P → TM, → S32!
1 fit flow path is generated. Therefore, an on-voltage is applied to the zero-order gate signal line G1 that can detect the occurrence of a defect in the picture elements of the source signal lines S2 and S, and an off-voltage is applied to the other gate signal lines. Furthermore, the lease signal line S2 is connected to the output signal line. In the above-mentioned state, shift the on-voltage application position, and in each state, the output signal line 1
3. Check whether a signal is detected. Now, when an on-voltage is applied to the gate signal line C2, a current path of G-C;-D short 21→TS, →S2 is generated, so that the G-D short 5-) generated in TSri of TPT is generated. 21 can be detected. In addition, G
- If a D short occurs at TMn of TPT, the source signal! 1.11 When S is connected to the output signal line 13, it can be detected by the generation of current paths: G→G-D short→TM,→S3.
Ｓ−ＤシＥｌ−トの検出方法について説明する。A method of detecting the SD sheet will be explained.
ゲート駆動回路１７を制ｆｆｆｌｌ Ｌ、１つの絵素に
形成された２つのＴ Ｐ Ｔのうち一方のみをオン状態
となるようにオン電圧を印加する。第５図のようなＴ
Ｉ” Ｔの配置では、ゲート信号線Ｃ；、、Ｇ、・・・
・・・と奇数番目のゲート信号線にオン電圧を印加し、
偶数番目のゲート信号線にはオフ電圧を印加する。A turn-on voltage is applied to the gate drive circuit 17 so that only one of the two TPTs formed in one picture element is turned on. T as shown in Figure 5
In the arrangement of I”T, gate signal lines C;,,G,...
...and apply the on-voltage to the odd-numbered gate signal line,
An off-voltage is applied to even-numbered gate signal lines.
次に入力回路１０によりソース信号線Ｓｎ（ただし、ｎ
は整数）番目に電圧を印加し、出力回路９によりソース
信号線３．１番またはＳ。、５番目を出力信号線１３に
接続する。各接続状態での出力信号線に出力される信号
の有無を検査する。今、ソース信号線Ｓ３に電圧を印加
し、ソース信号線Ｓ４が出力信号線１３と接続されてい
るとき、Ｓ−Ｄショート２２が発生しており、またＴ
Ｐ ＴのＴ Ｓ ｘ ｚがオン状態であるから、Ｓ、→
ＴｓＪ、→Ｐａｌ→Ｓ−Ｄショート２２→Ｓ４→出力信
号ＬＡ１３
なる′ｉ′１ｔ２Ｉｔ経路が生ずることより、ソース信
号線Ｓ、］と３４の間の絵素に欠陥が発生していること
を検出できる０次にゲート信号線Ｇ１にオン電圧を印加
し、他のゲート信号線にはオフ電圧を印加する。また入
力回路１０によりソース信号線Ｓ。Next, the input circuit 10 inputs the source signal line Sn (however, n
is an integer), a voltage is applied to the source signal line 3.1 or S by the output circuit 9. , the fifth one is connected to the output signal line 13. The presence or absence of a signal output to the output signal line in each connection state is checked. Now, when a voltage is applied to the source signal line S3 and the source signal line S4 is connected to the output signal line 13, an S-D short 22 has occurred, and the T
Since T S x z of P T is in the on state, S, →
TsJ,→Pal→S-D short 22→S4→output signal LA13 Since the 'i'1t2It path occurs, it is detected that a defect has occurred in the pixel between the source signal line S,] and 34. An on-voltage is applied to the zero-order gate signal line G1, and an off-voltage is applied to the other gate signal lines. The input circuit 10 also connects the source signal line S.
に電圧を印加し、ソース信号線Ｓ、を出力信号線１３に
１妾続する。前述の状態でオン電圧印加値ｉｌを順次シ
フトさせていき、各状態で出力信号線１３に信号が検出
されていないかを検査する。今、ゲート信号線Ｇ、にオ
ン電圧を印加したとき、Ｓ、→ＴＳ３２→Ｐ１２→Ｓ−
Ｄショート２２→Ｓ４→出力信号線１３
なる電流経路が発生し、出力信号ｖＡ１３に信号が検出
されることによりＴＦＴのＴ Ｍ ｘ ｘにＳ−ＤシＥ
ｌ １２２が発生していることを特定できる。A voltage is applied to the output signal line 13, and the source signal line S is connected to the output signal line 13. The on-voltage application value il is sequentially shifted in the above-mentioned states, and it is checked whether a signal is detected on the output signal line 13 in each state. Now, when an on-voltage is applied to the gate signal line G, S, → TS32 → P12 → S-
A current path of D short 22→S4→output signal line 13 occurs, and a signal is detected in the output signal vA13, so that the S-D wire is connected to the TFT T M x x.
It can be identified that l 122 is occurring.
なお、検査時にソース信号線および入力ソース信号線以
外のソース信号線を（長地電位に固定しておくことによ
り、検査箇所以外の欠陥および５゛「音により、誤検出
を防止することに効果があり、検出感度が向上する。ま
た電圧が印加されていないソース信号線で、入力ソース
信号線に隣接したソース信号線を接地電位することは、
前記ソース信号線以後に検査の影響を防止するのに効果
がある。Furthermore, by fixing the source signal lines other than the source signal line and the input source signal line to a long voltage potential during inspection, it is effective to prevent defects other than the inspection location and to prevent false detection due to sound. This improves detection sensitivity.Furthermore, it is possible to ground the source signal line adjacent to the input source signal line to which no voltage is applied.
This is effective in preventing the influence of inspection after the source signal line.
発明の効果
本発明のアクティブマトリックスアレイは、基板上にス
イッチ機能を有する入力回路と出力回路を形成している
。したがってプローブなどを用いず非接触で任意ソース
信号線に電圧を印加でき、また任意のソース信号線から
出力を取りだすことができる。ゆえに検査時、アクティ
ブマトリックスアレイを１０−ブなどで打１傷するおそ
れがない。Effects of the Invention In the active matrix array of the present invention, an input circuit and an output circuit having a switch function are formed on a substrate. Therefore, a voltage can be applied to any source signal line without using a probe or the like, and an output can be taken out from any source signal line. Therefore, during inspection, there is no risk of the active matrix array being scratched by a 10-blow or the like.
また本発明の検査方法では、ゲート駆動回路および入力
・出力回路を用いて電気的に検査をおこなうため、非常
に高速に検査をおこなうことができる。したがって製造
タクトをあげることができる。Furthermore, in the testing method of the present invention, testing is performed electrically using a gate drive circuit and an input/output circuit, so testing can be performed at extremely high speed. Therefore, manufacturing tact can be increased.
さらに、ｌ絵素に形成された２つのＴ Ｐ Ｔを用いて
検査をおこなうため、アクティブマトリックスアレイ段
階でＴＰＴの欠陥、ゲート断線箇所をも検出することが
でき、修正・救済することにより大幅な製造コストを低
減させることができる。Furthermore, since the inspection is carried out using two TPTs formed in each pixel, it is possible to detect TPT defects and gate disconnections at the active matrix array stage, and by repairing and repairing them, significant improvements can be made. Manufacturing costs can be reduced.
第１図は本発明の第１の実施例におけるアクティブマト
リックスアレイの一部等価回路図、第２図は本発明の第
２の実施例におけるアクティブマトリックスアレイの一
部等価回路図、第３図は本発明の第３の実施例における
アクティブマトリックスアレイの一部等価回路図、第４
図２第５図は本発明のアクティブマトリックスアレイの
検査方法の説明図、第６図は従来のアクティブマトリッ
クスアレイの一部等価回路図、第７図は従来のアクティ
ブマトリックスアレイの検査方法の説明図である。
１・・・・・・ソース駆動回路、２・・・・・・ゲート
駆動回路、３・・・・・・ゲート制ｍ線、４・・・・・
・ソース制御線、５・・・・・・抵抗値測定手段、６．
７・・・・・・プローブ、８・・・・・・ソース駆動回
路、９・・・・・・出力回路、１０・・・・・・入力回
路、１１・・・・・・ゲート制御信号線、１２・・・・
・・出力制御信号線、１３・・・・・・出力信号線、１
４・・・・・・ソース制御信号線、１５・・・・・・入
力制御信号線、１６・・・・・・入力信号線、！７・・
・・・・ゲート駆動回路、１８・・・・・・増幅回路、
１９．２０・・・・・・断線箇所、２１・・・・・・Ｇ
−Ｄショート、２２・・・・・・Ｓ−Ｄショート、Ｇ１
−Ｇ５・・・・・・ゲート信号線、Ｓ、〜Ｓ７・・・・
・・ソース信号線、ＴＩＩ〜Ｔ、、、ＴＳ、、〜ＴＳ、
、、ＴＭ、、〜ＴＭ、、−−−−−＝′ｒＦＴ、Ｐ、、
−Ｐ４に一−−−−−絵素？Ｔ Ｊｉ。FIG. 1 is a partial equivalent circuit diagram of an active matrix array according to a first embodiment of the present invention, FIG. 2 is a partial equivalent circuit diagram of an active matrix array according to a second embodiment of the present invention, and FIG. 3 is a partial equivalent circuit diagram of an active matrix array according to a second embodiment of the present invention. A partial equivalent circuit diagram of an active matrix array in a third embodiment of the present invention, a fourth
2. FIG. 5 is an explanatory diagram of the active matrix array testing method of the present invention. FIG. 6 is a partial equivalent circuit diagram of a conventional active matrix array. FIG. 7 is an explanatory diagram of the conventional active matrix array testing method. It is. 1... Source drive circuit, 2... Gate drive circuit, 3... Gate controlled m-line, 4...
- Source control line, 5...Resistance value measuring means, 6.
7... Probe, 8... Source drive circuit, 9... Output circuit, 10... Input circuit, 11... Gate control signal Line, 12...
...Output control signal line, 13...Output signal line, 1
4...Source control signal line, 15...Input control signal line, 16...Input signal line,! 7...
...Gate drive circuit, 18...Amplification circuit,
19.20...Disconnection point, 21...G
-D short, 22...S-D short, G1
-G5...Gate signal line, S, ~S7...
・・Source signal line, TII~T,,,TS,,~TS,
,,TM,,~TM,,------='rFT,P,,
-One picture element on P4? T Ji.
Claims (15)
のソース信号線上の信号を出力信号線に出力する出力回
路と、入力信号線に印加された信号を任意のソース信号
線に入力する入力回路が、前記基板上に形成されている
ことを特徴とするアクティブマトリックスアレイ。(1) An output circuit that outputs a signal on an arbitrary source signal line to an output signal line on a substrate on which a pixel switching element is formed, and an input circuit that inputs a signal applied to an input signal line to an arbitrary source signal line. An active matrix array, wherein a circuit is formed on the substrate.
力回路が形成されていることを特徴とする請求項（１）
記載のアクティブマトリックスアレイ。(2) Claim (1) characterized in that an output circuit is formed at one end of the source signal line and an input circuit is formed at the other end.
The active matrix array described.
（１）記載のアクティブマトリックスアレイ。(3) The active matrix array according to claim (1), wherein the substrate is a semiconductor substrate.
動回路が形成されていることを特徴とする請求項（１）
記載のアクティブマトリックスアレイ。(4) Claim (1) characterized in that a gate drive circuit for driving a picture element switching element is formed on the substrate.
The active matrix array described.
を電気的に遮断状態にできることを特徴とする請求項（
１）記載のアクティブマトリックスアレイ。(5) Claim (5) characterized in that the input circuit is capable of electrically disconnecting the input terminal of the circuit and the source signal line.
1) The active matrix array described above.
を電気的に遮断状態にできることを特徴とする請求項（
１）記載のアクティブマトリックスアレイ。(6) Claim (6) characterized in that the output circuit is capable of electrically disconnecting the output terminal of the circuit and the source signal line.
1) The active matrix array described above.
信号線と入力信号線間が電気的に遮断状態のとき、前記
信号線間を流れる電流は絵素スイッチング素子の動作電
流の１０パーセント以下であることを特徴とする請求項
（１）記載のアクティブマトリックスアレイ。(7) When any source signal line and output signal line or between any source signal line and input signal line are electrically disconnected, the current flowing between the signal lines is 10% of the operating current of the pixel switching element. The active matrix array according to claim 1, characterized in that:
、前記スイッチング素子は１つの絵素電極に複数個形成
されていることを特徴とする請求項（１）記載のアクテ
ィブマトリックスアレイ。(8) The active matrix array according to claim 1, wherein the picture element switching element is a thin film transistor, and a plurality of switching elements are formed on one picture element electrode.
幅回路が形成されていることを特徴とする請求項（１）
記載のアクティブマトリックスアレイ。(9) Claim (1) characterized in that a signal amplification circuit is formed between the input terminal of the output circuit and the source signal line.
The active matrix array described.
り、出力信号線と接続されたソース信号線に隣接したソ
ース信号線が、接地電位または所定電位にできることを
特徴とする請求項（１）記載のアクティブマトリックス
アレイ。(10) The source signal line adjacent to the source signal line connected to the output signal line can be set to a ground potential or a predetermined potential by at least one of the output circuit and the input circuit. Active matrix array.
徴とする請求項（３）記載のアクティブマトリックスア
レイ。(11) The active matrix array according to claim (3), wherein the semiconductor substrate is a polysilicon substrate.
スイッチング素子を動作状態にする電圧または動作しな
い電圧を印加し、入力回路と出力回路のうち少なくとも
出力回路に任意のソース信号線の選択信号を印加し、出
力信号線に出力される信号よりアクティブマトリックス
アレイの欠陥を検出することを特徴とするアクティブマ
トリックスアレイの検査方法。(12) Control the gate drive circuit and apply a voltage that activates or deactivates the switching element to a predetermined gate signal line, and send a selection signal of an arbitrary source signal line to at least the output circuit of the input circuit and the output circuit. 1. A method for inspecting an active matrix array, the method comprising detecting a defect in the active matrix array from a signal outputted to an output signal line.
状態で出力信号線に出力される信号を測定することを特
徴とする請求項（１２）記載のアクティブマトリックス
アレイの検査方法。(13) The method for inspecting an active matrix array according to claim (12), wherein the voltage position for setting the operating state is sequentially shifted and the signal output to the output signal line in each state is measured.
信号線に隣接した信号線を所定電位または接地電位にし
て、出力信号線上の信号を測定することを特徴とする請
求項（１２）記載のアクティブマトリックスアレイの検
査方法。(14) The signal line on the output signal line is measured by setting the signal line adjacent to the source signal line connected to the output signal line to a predetermined potential or ground potential by the output circuit. Inspection method for active matrix arrays.
のうち、１つ以上をオン状態にして、出力信号線に出力
される信号を測定することを特徴とする請求項（１２）
記載のアクティブマトリックスアレイの検査方法。(15) Claim (12) characterized in that the signal output to the output signal line is measured by turning on one or more of the plurality of switching elements formed in one picture element.
A method for testing an active matrix array as described.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63309447A JPH02154292A (en) | 1988-12-07 | 1988-12-07 | Active matrix array and its inspecting method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63309447A JPH02154292A (en) | 1988-12-07 | 1988-12-07 | Active matrix array and its inspecting method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02154292A true JPH02154292A (en) | 1990-06-13 |
Family
ID=17993112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63309447A Pending JPH02154292A (en) | 1988-12-07 | 1988-12-07 | Active matrix array and its inspecting method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02154292A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998033166A1 (en) * | 1997-01-29 | 1998-07-30 | Seiko Epson Corporation | Method for inspecting active matrix board, active matrix board, liquid crystal device and electronic equipment |
| US6380917B2 (en) | 1997-04-18 | 2002-04-30 | Seiko Epson Corporation | Driving circuit of electro-optical device, driving method for electro-optical device, and electro-optical device and electronic equipment employing the electro-optical device |
| JP2005227505A (en) * | 2004-02-12 | 2005-08-25 | Seiko Epson Corp | Electrooptical device and electronic equipment |
| JP2008096379A (en) * | 2006-10-16 | 2008-04-24 | Micronics Japan Co Ltd | Inspection device and method for pixel array substrate |
| US7839372B2 (en) | 2004-08-10 | 2010-11-23 | Seiko Epson Corporation | Electrooptic apparatus substrate and examining method therefor and electrooptic apparatus and electronic equipment |
-
1988
- 1988-12-07 JP JP63309447A patent/JPH02154292A/en active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998033166A1 (en) * | 1997-01-29 | 1998-07-30 | Seiko Epson Corporation | Method for inspecting active matrix board, active matrix board, liquid crystal device and electronic equipment |
| US6281700B1 (en) | 1997-01-29 | 2001-08-28 | Seiko Epson Corporation | Active matrix substrate inspecting method, active matrix substrate, liquid crystal device, and electronic apparatus |
| US6525556B2 (en) | 1997-01-29 | 2003-02-25 | Seiko Epson Corporation | Active matrix substrate inspecting method, active matrix substrate, liquid crystal device, and electronic apparatus |
| US6794892B2 (en) | 1997-01-29 | 2004-09-21 | Seiko Epson Corporation | Active matrix substrate inspecting method, active matrix substrate, liquid crystal device, and electronic apparatus |
| KR100638534B1 (en) * | 1997-01-29 | 2007-04-24 | 세이코 엡슨 가부시키가이샤 | Inspection method of active matrix board, active matrix board, liquid crystal device and electronic device |
| US6380917B2 (en) | 1997-04-18 | 2002-04-30 | Seiko Epson Corporation | Driving circuit of electro-optical device, driving method for electro-optical device, and electro-optical device and electronic equipment employing the electro-optical device |
| US6674420B2 (en) | 1997-04-18 | 2004-01-06 | Seiko Epson Corporation | Driving circuit of electro-optical device, driving method for electro-optical device, and electro-optical device and electronic equipment employing the electro-optical device |
| JP2005227505A (en) * | 2004-02-12 | 2005-08-25 | Seiko Epson Corp | Electrooptical device and electronic equipment |
| US7839372B2 (en) | 2004-08-10 | 2010-11-23 | Seiko Epson Corporation | Electrooptic apparatus substrate and examining method therefor and electrooptic apparatus and electronic equipment |
| JP2008096379A (en) * | 2006-10-16 | 2008-04-24 | Micronics Japan Co Ltd | Inspection device and method for pixel array substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101093229B1 (en) | Array subatrat and display apparatus having the same | |
| KR100353955B1 (en) | Liquid Crystal Display for Examination of Signal Line | |
| EP3518027B1 (en) | Liquid crystal display device and failure inspection method | |
| US7358757B2 (en) | Display apparatus and inspection method | |
| US6100865A (en) | Display apparatus with an inspection circuit | |
| JP3086936B2 (en) | Light valve device | |
| JP2007333823A (en) | Liquid crystal display device and inspection method for liquid crystal display device | |
| JPH01161316A (en) | Liquid crystal display device | |
| EP0629868B1 (en) | Flat panel display device and method of inspection of same | |
| JPH1097203A (en) | Display device | |
| JP6806933B2 (en) | Test circuit for in-cell touch panel | |
| US6791350B2 (en) | Inspection method for array substrate and inspection device for the same | |
| JPH02154292A (en) | Active matrix array and its inspecting method | |
| JPH1184420A (en) | Liquid crystal display device, array substrate test method and tester for array substrate | |
| KR100303207B1 (en) | Thin Film Transistor Matrix Substrate with a Testing circuit | |
| KR100206568B1 (en) | Lcd device with gate line defect discrimination sensing method | |
| JPH07199220A (en) | Array substrate | |
| KR20080055248A (en) | Display panel | |
| JPH0769676B2 (en) | Active matrix array and inspection method thereof | |
| JP2506807B2 (en) | Manufacturing method of active matrix array | |
| JPH085691A (en) | Inspection method for thin film transistor array | |
| JP2000180809A (en) | Inspection device of liquid crystal display panel | |
| JP2001147650A (en) | Electrooptical device substrate, active matrix substrate and method of inspecting electrooptical device substrate | |
| JP3062552B2 (en) | Liquid crystal display device and inspection method thereof | |
| JP2004109823A (en) | Leakage inspecting apparatus and leakage inspection method |