JPH02153542A - 集積回路装置の製造方法 - Google Patents

集積回路装置の製造方法

Info

Publication number
JPH02153542A
JPH02153542A JP63307373A JP30737388A JPH02153542A JP H02153542 A JPH02153542 A JP H02153542A JP 63307373 A JP63307373 A JP 63307373A JP 30737388 A JP30737388 A JP 30737388A JP H02153542 A JPH02153542 A JP H02153542A
Authority
JP
Japan
Prior art keywords
integrated circuit
circuit device
sealing resin
plate
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63307373A
Other languages
English (en)
Inventor
Tatsuo Kikuchi
菊池 立郎
Hiroshi Kuroda
黒田 啓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP63307373A priority Critical patent/JPH02153542A/ja
Publication of JPH02153542A publication Critical patent/JPH02153542A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は例えばICカード等に用いられる集積回路装置
の製造方法に関するものである。
従来の技術 近年は、マイクロコンピュータ、メモリ等の集積回路素
子をプラスチック製カードに搭載または内蔵したいわゆ
るICカードが実用に供されつつある。
このICカードは、すでに多食に使用されている磁気ス
トライプカードに比して、記憶容量が大きく防犯性に優
れていることから、従来の磁気ストライプカードの用途
ばかりでなく身分証明書等多様な用途に使用することが
考えられている。
ところで、ICカードは、塩化ビニル樹脂等のプラスチ
ックカードK、リーダー・ライター等の外部装置との接
続用端子を有する集積回路装置を搭載した構成であり、
この集積回路装置は、極めて薄型に構成することが必要
とされている。
ICカードにも多くの種類があるが、従来の磁気ストラ
イブカードと同じ寸法のICカードの規格化が130(
国際標準化機構)で検討されている。
以下、ICカードおよびICカードに用いられる集積回
路装置について添付図面を参照しながら説明する。
第4図は10カードの斜視図、第6図は第4図における
ムー五′断面であり、集積回路装置の周辺を示す断面図
、第6図は回路基板を用いた従来の集積回路装置の縦断
面図である。
従来、ICカードの製造方法や構成には数多くの方法が
行われているが1例えば、第4図および第5図に示すよ
うに、シート状の厚さ760μm程度の薄いプラスチッ
クカード1に、エンドミルやトムソン金型などを用いて
、集積回路装置300大きさよりやや大きな穴2を設け
、プラスチックカード1よりやや薄い厚みの集積回路装
置30を挿入し、外部接続用端子32が露出するように
接着する。
従来の集積回路装置は、第6図に示すように、フィルム
状の絶縁基板31に外部接続用端子ノ;ターン32.回
路パターン33およびスルーホール34等の回路導体を
形成した薄型回路基板に、集積回路素子35をダイボン
ディングし、集積回路素子36の入出力電極と回路−ζ
ターン33とをワイヤーボンディング方式等により金属
線36で接続する。また、樹脂封止時の樹脂流れ止め用
の封止枠37を回路基板に接着して設け、エポキシ樹脂
等の封止材38により封止して得られる。(特開昭55
−56647号公報、特開昭68−92597号公報) また、M述のような高精度な精密回路基板を必要としな
い従来の集積回路装置として、金属薄板を所望形状に加
工したリードフレームを用い、リードフレームの片方の
一面を外部接続用端子とし、他面に集積回路素子を搭載
し、集積回路素子の入出力電極とリードフレームの他面
とを金属線で電気的に接続し、集積回路素子側を封止樹
脂で被覆した集積回路装置がある。(特開昭54−69
068号公報、特開昭63−33853号公報)発明が
解決しようとする課題 ICカードに搭載される集積回路装置においては、高信
頼性、薄型化と同時に、高寸法精度さらには低コストで
あることが求められている。しかしながら、前述したよ
うな回路基板を用いた集積回路装置においては、用いら
れる回路基板が、絶縁基板31の両面に配線導体を形成
しスルーホール34によって接続したスルーホール付両
面基板であるので1次のような問題を有している。■回
路基板が高価である。■絶縁基板の厚さのバラツキやス
ルーホール形成時のめっき厚のバラツキが回路基板総厚
のバラツキとなり、良好な厚さ寸法精度が得られにくい
。■集積回路素子35の樹脂封止時に、樹脂がスルーホ
ール34より流出するので、流出防止のためスルーホー
ル34を封口する手段が必要である。
一方、金属薄板を所望形状に加工したリードフレームを
用いた集積回路装置は、前述のような高精度な精密回路
基板を必要としないので、高寸法精度かつ高能率に製造
でき、しかも安価な集積回路装置であるという長所があ
る。
しかしながら、このリードフレームを用いた集積回路装
置は、リードフレームの片方の一面を外部接続用端子と
して、封止樹脂より露出させた片面封止構造であるので
、トランスファ成形法等により封止樹脂を形成した場合
、封止樹脂が外部接続用端子面にまでにじみだして薄パ
リとして形成されやすく、この場合には、物理的研摩や
溶剤等によってこの薄パリを除去することが必要であり
、製造工程が複雑となるばかりでなく集積回路装置とし
ての品質を損なう危険性がある。また、この集積回路装
置のリードフレームは、集積回路装置の製造時の搬送1
組立等の生産性の制約から、リードフレームをあまり薄
くすることは困難であり、0.12fl程度が限度とさ
れている。このため、薄型の集積回路装置として次のよ
うな問題点を有している。■リードフレームの厚み分だ
け実質的に封止樹脂が薄くなり、集積回路装置の強度が
低下し、実用上十分な信頼性が得にくい。■集積回路装
置として、製品のソリを最少にするためには、リードフ
レームの厚さをさらに薄くすることが好ましいが、難し
い。
本発明は、上記問題点に濫みて成されたもので、rcカ
ードに適した高寸法精度、高品質な薄型の集積回路装置
を、高能率かつ安価に製造できる方法を提供するもので
ある。
課題を解決するための手段 上記課題を解決するために、本発明の集積回路装置の製
造方法は、金属薄板の一面に絶縁性接着材を介して集積
回路素子を搭載し、前記集積回路素子の入出力電極と前
記金属薄板の一面とを電気的に接続し、前記金属薄板の
一面側に封止樹脂を形成して前記集積回路素子および前
記電気的接続部分を前記封止樹脂で覆い、そののちに、
前記金属薄板の一部を除去し、前記金属薄板を所望の形
状の外部接続用端子とするものである。
作用 本発明は、上記の構成によって、従来用いられていた高
価なスルーホール付両面回路基板を必要とせず、スルー
ホール形成に伴うコスト、品質他の問題が解決でき、薄
型の集積回路装置が安価で高品質に製造できる。
同時に、金属薄板を外部接続用端子とするため、前記金
属薄板の一部を除去し所望の形状とする加工は、封止樹
脂を形成し、集積回路素子および電気的接続部分を前記
封止樹脂で覆ったのちに行うものであり、集積回路素子
の搭載接続から外部接続用端子のパターン形成までの工
程では、金属薄板は凹凸のない平板であるので、以下の
作用を有することとなる。■金属薄板が平板であるので
、外部接続用端子面への封止樹脂の流出がなく、また、
封止樹脂側においては、金型と金属薄板が良好に密着し
、樹脂パリ等の発生がなく良好な封止樹脂の形成が可能
である。■外部接続用端子面の表面処理は、各工程を経
た後に行うので、鋼等を防止でき、外観的な品質が確保
できる。■工程搬送時の安定性が高い。■金属薄板の形
状加工は樹脂封止後に行うので、金属薄板は極めて薄く
でき・その分集積回路素子および封止樹脂の厚みを厚く
でき、集積回路装置の強度を向上させることができる。
■金属薄板が極めて薄くできるので、細密な外部接続用
端子パターンの形成ができる。
実施例 以下、本発明の一実施例の集積回路装置の製造方法につ
いて、図面を参照しながら説明する。
第1図は本発明の一実施例における集積回路装置の製造
方法を説明するだめの各工程における縦断面図である。
第2図は本発明の一実施例における製造方法により得だ
集積回路装置の縦断面図である。第3図は本発明の一実
施例における封止樹脂の形成方法を説明するだめの縦断
面図である。
第1図、第2図および第3図において、11は金属薄板
、12は絶縁性接着材、13は集積回路素子、14は金
属線、16は封止樹脂、16は成形金型である。
本実施例の集積回路装置の製造方法について、その構成
とともに以下に詳細に説明する。
まず、金属薄板11として35μm厚の銅箔を用いた。
この金属薄板11の一部11aの所望部分に、後述する
ワイヤーポンディング法により金属線14を接続するた
めに、ニッケルめっきおよび金めつきによる表面処理を
施し、第1図(a)を得た。
次に、上記の金属薄板11の一部112Lの金属線14
の接続部分を除いた大部分に、絶縁性樹脂からなる絶縁
性接着材12をスクリーン印刷法により塗布した。次に
、集積回路素子13を搭載し、絶縁性接着材12を加熱
硬化して接着固定した。
なお、絶縁性接着材12を、金属線14の接続部分を除
いた金属薄板11の一面111Lの大部分に設けたのは
、後に形成する封止樹脂16と金属薄板11の密着性を
高めるためであり、また、後述する化学的エツチング時
に、金属薄板11が一部11a側からエツチングされる
のを防ぐためである。
次に、金属線14として直径26μmの金細線を用いて
、ワイヤボンディング法により、集積回路素子130入
出力電極132Lと金@薄板11の一部111Lのニッ
ケルめっきおよび金めつきによる表面処理部分とを電気
的に接続し、第1図(b)とした。
集積回路素子13の入出力電極131Lと金属薄板11
の一面11aとの必要な電気的接続を行ったのち、エポ
キシ樹脂などの封止成形材料を用いトランスファ成形法
で成形し、封止樹脂15により集積回路素子13、金属
線14および金属薄板11の一面111L側を被覆して
保護し、第1図(Cj)を得た。
上記の封止樹脂16の形成方法について、第3図を用い
てさらに詳しく説明する。集積回路素子13を搭載し接
着固定し、金属線14による必要な電気的接続を行った
金属薄板11を、成形温度に加熱されたトランスファ成
形の成形金型16の下金型16aに当接させ、下金型1
6八と上金型16bの型締めを行ったのち、エポキシ樹
脂を主成分とし硬化剤、充填剤およびその他の添加剤か
らなる封止成形材料を加熱加圧状態で成形金型16内に
ゲー)180より注入し、硬化のだめの一定時間保持し
たのち、トランスファ成形金型16より取り出して、封
止樹脂16を形成した。なお、第3図において16dは
封止成形材料注入時の成形金型16内の空気を排出する
だめのエアーベントである。
以上説明した本実施例では、金属薄板11は、平板であ
り、スルーホール等の開口がないので、樹脂封止時に、
金属薄板11の他面11b側への樹脂の流出を防止のだ
めの手段は不要であり、金属薄板11の樹脂形成側であ
る一面111Lには凹凸がなく、また、他面11bも平
面であり、パターン等が形成されて無いので、型締め時
、十分な圧力で型締めを行うことができ、成形金型16
は金属薄板11に良好に密着し、封止樹脂15の流出が
なく、薄パリの発生が防止でき、良好に封止樹脂16が
形成できた。
なお、封止樹脂15の形成方法について、エポキシ樹脂
を主成分とする封止成形材料を用いたトランスファ成形
法を説明したが、この他に、封止成形材料としてフェノ
ール系樹脂を用いてもよく、また、熱可塑性樹脂を用い
た射出成形法により行うこともできる。
次に、金属薄板11の他面11bの表面にエツチングレ
ジスト膜形成、化学的エツチングによる金属の不要部分
の除去、エツチングレジスト膜除去を行って、金属薄板
11を所望形状とした。この後、所望形状の金属薄板1
10表面にニッケルめっきおよび金めつきによる表面処
理を施して、外部接続用端子11cを形成し、第1図(
d)を作成した。なお、第1図(d)の破線部分11d
は、外部接続用端子110の連結部であり、複数個の集
積回路装置を部分的に連結するとともに、上記のめっき
による表面処理を施すためのリードとしての導体も兼ね
るものである。
この後、金属薄板11の連結部11dを切断除去し、各
集積回路装置を分離した。これにより第2図の本実施例
の製造方法による完成状態の集積回路装置が得られた。
このように、金属薄板11に、絶縁性接着材12を介し
て集積回路素子13の搭載接続および封止樹脂16の形
成を行った後に、パターン形成および金属薄板11の表
面にニッケルめっきおよび金めつきによる表面処理を施
して外部接続用端子11Cを形成したので、外部接続用
端子110の表面に傷や汚れの発生が防止でき、外観的
品質が確保できた。
第2図の本実施例による集積回路装置の寸法は、タテ1
0ff、 ヨ:712ffl、4角の曲率半径1.51
RMで、厚さは外部接続用端子11Cと封止樹脂16と
を併せて0.65JIIであり、極めて寸法精度がよく
、寸法のバラツキは、厚さ寸法で±20μm以下であり
小さかった。
厚さの各部首法は、おおよそ外部接続用端子110が0
,04!I1M、集積回路素子13が0.36MM。
集積回路素子13の下の絶縁性接着材12が0.03n
1集積回路素子13上の封止樹脂16が0.23朋であ
った。
また、本実施例による集積回路装置の封止樹脂15の形
状は、第2図に示すように、θを約8゜度とした台形形
状とし、表面15bを、粗面化して表面あらさ6〜16
μm程度の凹凸形状とし、コーナ一部分16aを、曲率
半径約0.2111の曲面とした。
以上のように、本実施例の集積回路装置の製造方法は、
金属薄板11を外部接続用端子11Cとするため、金属
薄板11の一部を除去し所望の形状とする加工は、成形
金型を用いて封圧樹脂16を形成し、集積回路素子13
および電気的接続部分を封止樹脂16で覆ったのちに行
うものであり、集積回路素子13の搭載接続から外部接
続用端子11Ctのパターン形成までの工程では、金属
薄板11は凹凸のない平板であるので、樹脂封止時に樹
脂の流出を防止のだめの手段は不要であり、型締め時、
十分な圧力で型締めを行うことができ、上金型16bは
金属薄板11に良好に密着し、封止樹脂16の流出がな
く、薄パリの発生が防止でき、良好に封止樹脂16が形
成できた。
また、金属薄板11に、絶縁性接着材12を介して集積
回路素子13の搭載接続および封圧樹脂15の形成を行
った後に、パターン形成および金属薄板11の表面にニ
ッケルめっきおよび金めつきによる表面処理を施して外
部接続用端子110を形成したので、外部接続用端子1
1cの表面に傷や汚れの発生が防止でき、外観的品質が
確保できた。
また、金属薄板11の形状加工は封止樹脂16の形成後
に行ったので、金属薄板11は、厚みを36μmと極め
て薄くしても、工程搬送時の安定性は高く、金属薄板1
1を薄くできた分、集積回路素子13および封止樹脂1
6の厚みを厚くでき、集積回路装置の強度を向上させる
ことができた。
また、金属薄板11を極めて薄くし、外部接続用端子1
1cの形成加工は、化学的エツチングにより行ったので
、細密なパターンの形成ができた。
さらに、絶縁性接着材12は、電気的接続部分を除いて
、封止樹脂15を形成する金属薄板11の一面112L
の大部分に設けたので、金属薄板11と封止樹脂15と
の密着性は、十分な強度が得られた。
発明の効果 以上のように本発明は、金属薄板の一面に絶縁性接着材
を介して集積回路素子を搭載し、前記集積回路素子の入
出力電極と前記金属薄板の一面とを電気的に接続し、前
記金属薄板の一面側において前記集積回路素子および前
記電気的接続部分を前記封止樹脂で覆い、そののちに、
前記金属薄板の一部を除去し、前記金属薄板を所望の形
状の外部接続用端子とする集積回路装置の製造方法であ
る。
これにより、従来用いられていた高価なスルーホール ル形成等の基板形成に伴うコスト、品質他の問題が解決
でき、薄型の集積回路装置が安価で高品質に製造できる
ことになる。
同時に、外部接続用端子を設けるため金属薄板の一部を
除去し所望の形状とする加工は、集積回路素子および電
気的接続部分を封止樹脂で覆ったのちに行うものであり
、集積回路素子の搭載接続から外部接続用端子のパター
ン形成までの工程では、金属薄板平板であるので、以下
の数多くの効果を有する。
■ 樹脂封止時に樹脂の流出を防止のための手段は不要
であり、封止樹脂の流出がなく、薄バリの発生が防止で
き、良好に封止樹脂が形成できる。
■ 外部接続用端子の表面処理は、各工程を経たのちに
行えるので、外部接続用端子の表面に傷や汚れの発生が
防止でき、外観的品質が確保できる。
■ 金属薄板の厚みを極めて薄くしても、工程搬送時の
安定性は高く、金属薄板を薄くできた分、集積回路素子
および封止樹脂の厚みを厚くでき、集積回路装置の強度
を向上させることができる。
■ 集積回路素子の搭載接続から外部接続用端子の形成
までの工程では、集積回路素子の各入出力電極は全て連
続した一つの金属薄板に接続され、同電位であるので、
これらの工程中に静電気により集積回路素子が破壊され
ることがない。
また、金属薄板を極めて薄くシ、外部接続用端子の形成
加工は、化学的エツチングにより行うので・細密なパタ
ーンの形成ができる。
さらに、絶縁性接着材は、電気的接続部分を除いて、封
止樹脂を形成する金属薄板の一面の大部分に設けたので
、金属薄板と封止樹脂との密着性か向上する。
以上のように、本発明は、極めて高品質な集積回路装置
が容易に製造できるものである。
【図面の簡単な説明】
第1図は本発明の一実施例における集積回路装置の製造
方法を説明するだめの各工程における縦断面図、第2図
は本発明の一実施例における製造方法により得た集積回
路装置の縦断面図、第3図は本発明の一実施例における
封止樹脂の形成方法を説明するだめの縦断面図、第4図
はreカードの斜視図、第6図は従来のICカードの一
部の縦断面図、第6図は従来の集積回路装置の縦断面図
である。 11・・・・・・金属薄板、11a・・・・・・−面、
11b・・・・・・他面、110・・・・・・外部接続
用端子、12・・・・・・絶縁性接着材、13・・・・
・・集積回路素子、14・・・・・・金属線、16・・
・・・・封止樹脂、16・・・・・・成形金型。 代理人の氏名 弁理士 粟 野 重 孝 ほか1名画 図 第 図 盆X簿坂 1/

Claims (4)

    【特許請求の範囲】
  1. (1)金属薄板の一面に絶縁性接着材を介して集積回路
    素子を搭載し、前記集積回路素子の入出力電極と前記金
    属薄板の一面とを電気的に接続し、前記金属薄板の一面
    側において前記集積回路素子および前記電気的接続部分
    を封止樹脂で覆い、そののちに、前記金属薄板の一部を
    除去し、前記金属薄板を所望の形状の外部接続用端子と
    する集積回路装置の製造方法。
  2. (2)絶縁性接着材は、電気的接続部分を除いて、封止
    樹脂を形成する金属薄板の一面の大部分に設ける請求項
    1記載の集積回路装置の製造方法。
  3. (3)金属薄板の一部を除去し、所望の形状とする加工
    は、化学的エッチングにより行う請求項1記載の集積回
    路装置の製造方法。
  4. (4)封止樹脂による封止は、金型を用いて行う請求項
    1記載の集積回路装置の製造方法。
JP63307373A 1988-12-05 1988-12-05 集積回路装置の製造方法 Pending JPH02153542A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63307373A JPH02153542A (ja) 1988-12-05 1988-12-05 集積回路装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63307373A JPH02153542A (ja) 1988-12-05 1988-12-05 集積回路装置の製造方法

Publications (1)

Publication Number Publication Date
JPH02153542A true JPH02153542A (ja) 1990-06-13

Family

ID=17968282

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63307373A Pending JPH02153542A (ja) 1988-12-05 1988-12-05 集積回路装置の製造方法

Country Status (1)

Country Link
JP (1) JPH02153542A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002334950A (ja) * 1994-03-18 2002-11-22 Hitachi Chem Co Ltd 半導体パッケージの製造法及び半導体パッケージ
JP2002334948A (ja) * 1994-03-18 2002-11-22 Hitachi Chem Co Ltd 半導体パッケージ、半導体素子搭載用基板及びそれらの製造方法
US6746897B2 (en) 1994-03-18 2004-06-08 Naoki Fukutomi Fabrication process of semiconductor package and semiconductor package

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002334950A (ja) * 1994-03-18 2002-11-22 Hitachi Chem Co Ltd 半導体パッケージの製造法及び半導体パッケージ
JP2002334948A (ja) * 1994-03-18 2002-11-22 Hitachi Chem Co Ltd 半導体パッケージ、半導体素子搭載用基板及びそれらの製造方法
US6746897B2 (en) 1994-03-18 2004-06-08 Naoki Fukutomi Fabrication process of semiconductor package and semiconductor package
EP1213755A3 (en) * 1994-03-18 2005-05-25 Hitachi Chemical Co., Ltd. Fabrication process of semiconductor package and semiconductor package
EP1213756A3 (en) * 1994-03-18 2005-05-25 Hitachi Chemical Co., Ltd. Fabrication process of semiconductor package and semiconductor package
US7187072B2 (en) 1994-03-18 2007-03-06 Hitachi Chemical Company, Ltd. Fabrication process of semiconductor package and semiconductor package
JP2008153708A (ja) * 1994-03-18 2008-07-03 Hitachi Chem Co Ltd 半導体パッケージの製造方法

Similar Documents

Publication Publication Date Title
CN100473255C (zh) 倒装芯片连接用电路板及其制造方法
US7229293B2 (en) Connecting structure of circuit board and method for manufacturing the same
WO1989001873A1 (en) Integrated circuit device and method of producing the same
JPH07506218A (ja) 高密度導体ネットワーク並びにその製造方法と製造装置
US6469371B2 (en) Non-contact type IC card and process for manufacturing same
JP2661196B2 (ja) 集積回路装置とその製造方法およびそれを用いたicカード
JPH02153542A (ja) 集積回路装置の製造方法
JPH0216233B2 (ja)
JPH02151496A (ja) 集積回路装置の製造方法
JPS6086850A (ja) Icカ−ド
JP3568249B2 (ja) 半導体装置及びそれに使用されるチップキャリアの製造方法
JP3381375B2 (ja) 電極集合体及びその製造方法ならびに電極集合体を用いたリードフレーム
JPH0216234B2 (ja)
JPH01208847A (ja) 集積回路装置
JP3713306B2 (ja) 半導体チップの樹脂封止装置
JPH0276798A (ja) 集積回路装置の製造方法
JPH0324383Y2 (ja)
JPH081109Y2 (ja) 複数チップ内蔵のicモジュール
JPS62271493A (ja) 半導体装置
JPS60189586A (ja) Icカ−ド用キヤリア
JPH0513655A (ja) リードフレーム及びその製造方法
JPH07164787A (ja) Icカードの製造方法
JP3871762B2 (ja) Icカードおよびその製造方法
JP3871761B2 (ja) Icカードおよびその製造方法
JP2913069B2 (ja) 電子部品搭載用基板の製造方法