JPH02144928A - 半導体ペレットのマウント方法 - Google Patents

半導体ペレットのマウント方法

Info

Publication number
JPH02144928A
JPH02144928A JP29848488A JP29848488A JPH02144928A JP H02144928 A JPH02144928 A JP H02144928A JP 29848488 A JP29848488 A JP 29848488A JP 29848488 A JP29848488 A JP 29848488A JP H02144928 A JPH02144928 A JP H02144928A
Authority
JP
Japan
Prior art keywords
semiconductor pellet
solder
semiconductor
pellet
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29848488A
Other languages
English (en)
Inventor
Koichi Tanabe
浩一 田辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Original Assignee
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Semiconductor Manufacturing Co Ltd, Kansai Nippon Electric Co Ltd filed Critical Renesas Semiconductor Manufacturing Co Ltd
Priority to JP29848488A priority Critical patent/JPH02144928A/ja
Publication of JPH02144928A publication Critical patent/JPH02144928A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member

Landscapes

  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、リフロー半田付けにより半導体ペレットを金
属ポスト上に固定する方法に関するものである。
〔従来の技術〕
電子部品の構成要素である半導体ペレ7)の内、発熱量
の多い電力用半導体ペレット、例えばパワートランジス
タ用の半導体ペレットは、一般に、放熱板に半田付けさ
れ、その動作時に発生する熱を半田を介して放熱板に伝
え、半導体ペレットの温度上昇を抑え安定動作するよう
にしている。
ところで、電力用の半導体ペレットを有するハイブリッ
トICでは、熱伝導率の悪いセラミック製の絶縁基板を
用いる場合に、以下のような方法がとられている。即ち
、第4図に示す如く、絶縁基板(1)上の半導体ペレッ
トマウント個所に、予め放熱部材となる金属ポスト(2
)を固設しておき、この金属ボスト(2)上面のマウン
トランド(3)上に、シート状にした半田(4)を介し
て半導体ペレット(5)を載置し、更に、金属ボスト(
2)及び半導体ペレット(5)の外周に、半導体ペレッ
ト(5)のマウントランド(3)に対する位置ズレ防止
用のカーボン治具(6)を被嵌させておく。そして、こ
の状態で絶縁基板(1)をコンベア等によりリフロー炉
内に搬入し、高温雰囲気中に置いて、上記半田(4)を
溶融させ、半導体ペレット(5)を金属ポスト(2)の
マウントランド(3)上に半田付けしている。又、これ
と同時に、絶縁基板(1)上の他の個所にクリーム半田
等を用いて位置決め配置されたチップ状電子部品(7)
等の半田付けも一括して行なっている。
〔発明が解決しようとする課題〕
このようにして電力用半導体ペレット(5)を半田付け
すると、次のような問題が生じる。
即ち、マウントランド(3)と半導体ペレット(5)と
の間に位置する半田(4)がリフロー炉内で溶融し、マ
ウントランド(3)の表面及び半導体ペレット(5)の
裏面に溶着する時、半田(4)は表面張力の作用を受け
る。このため、半田(4)はマウントランド(3)の表
面及び半導体ペレット(5)の裏面に均一には溶着せず
、この部分にスポット状の空間が多数形成され、ボイド
を生ずる。このボイド部分は非常に熱伝導率が低いため
、半導体ペレット(5)からの熱が金属ポスト(2)に
十分伝わらなくなる。従って、金属ポスト(2)による
放熱が不十分となり、半導体ペレット(5)が加熱によ
って破損しやすくなるため、上記半導体ペレット(5)
を組込んだ電子部品の信頼性が低下するといった問題が
あった。
〔課題を解決するための手段〕
半導体ペレットを金属ポスト上のマウントランドに半田
を介してリフロー半田付けするマウント方法に於いて、
上記半田を、半導体ペレットの発熱量の少ない部分と対
応する部分に供給することを特徴とする半導体ペレット
のマウント方法を提供する。
〔作用〕
上記構成によりボイドの発生個所を、半導体ペレットの
発熱量の少ない部分に築申させることができる。
〔実施例〕
第1図乃至第3図は、本発明に係るマウント方法により
、金属ポスト上に電力用の半導体ペレットをリフロー半
田付けする時の例を示すものである。同図に於いて、(
10)はバイブリソ)IC用のセラミック製絶縁基板、
(1))は絶縁基板(10)上の半導体ペレットマウン
ト個所に固設した金属ポスト、(13)は金属ポスト(
1))上面のマウントランド(12)上に半田付けされ
る電力用の半導体ペレットである。  (14)は絶縁
基板(10)のりフロー炉への搬入以前に、金属ポスト
(1))のマウントランド(12)と半導体ペレット(
13)との間に供給される半田である。この半田(14
)の両者間への供給は、半田(14)をブロック状にし
、このブロック状をした半田(14)をペレット表面側
に形成された、発熱量の少ないベース領域(13a)と
対向する位置にのみ供給し、発熱量の多いコレクタ領域
(13b )と対向する位置には半田(14)を供給し
ないようにする。即ち、半導体ペレット(13) @金
属ポスト(1))上へのマウント時には、先ず、金属ポ
スト(1))上面のマウントランド(12)上の、上記
半導体ペレソ) (13)のベース領域(13a)と対
向する部分(12a)上にのみ、半田(14)をブロッ
ク状に供給し、この後、この上から半導体ペレフl−(
13)を載置する。すると、半田(14)は、半導体ベ
レー/ )裏面(13C)の内、半導体ペレット表面側
に形成されたベース領域(13a)と対向する部分との
み接触し、この時点では、第2図に示す如く、半導体ペ
レット(13)は、マウントランド(12)上に若干傾
斜した状態で載置される。そして、この後、金属ポスト
(1))及び半導体ペレット(13)の周囲に、従来と
同様、カーボン治具(15)を被嵌させ、半導体ペレッ
ト(13)の位置ズレを防止した後、この絶縁基板(1
0)をリフロー炉内に搬入し、高温雰囲気中で半田(1
4)を溶融させ、半導体ベレッ) (13)をマウント
ランド(12)上に半田付けする。このリフロー炉内で
の半田(14)の溶融時、半田(14)は溶融するに従
ってマウントランド(12)と半導体ベレッ) (13
)との間に形成された隙間(16)内に毛管現像によっ
て進入して行き、最終的には、第3図に示す如く、マウ
ントランド(12) と半導体ペレット(12)との間
に半田(14)の層が均一に形成された状態で半田付け
される。このように、溶融した半田(14)が、マウン
トランド(12)と半導体ベレット(13)との間に形
成された隙間(16)内に広がるようにしておけば、こ
の半田拡散時には、半田(I4)は、マウントランド(
12)の表面及び半導体ベレン) (13)の裏面(1
3c)に確実に密着した状態で広がって行くため、この
間でボイドが発生することはなく、ボイドは半田(14
)の熔融以前にマウントランド(12)及び半導体ベレ
ッ) (13)と接触していた個所のみに発生する。
即ち、ボイドの発生個所は、半導体ペレット(13)の
表面側に形成した発熱量の少ないベース領域(13a)
と対向する部分のみとなり、発熱量の多いエミッタ領域
(13b )と対向する部分に位置する半田(14)に
はボイドは発生しない。従って、上記半導体ベレッ) 
(13)の動作時、発熱量の多いエミッタ領域(13b
 )から発生した熱は、この個所と対向位置にある、ボ
イドの形成されていない半田(14)を介して金庫ポス
ト(1))に伝えられ、外部に放熱されるため、十分な
放熱が行われる。
尚、上記実施例は、本発明により、電力用の半導体ベレ
ット(13)をセラミック製絶縁基板(10)に固着し
た金属ポスト(1))にリフロー半田付けした時の例に
ついて説明したが、本発明は、上記以外の発熱量の多い
半導体ペレット、例えばサイリスタ等を放熱板、金属ポ
スト等の放熱部材のマウンi・ランドにリフロー半田付
けする場合にも通用できるのことは勿論である。
〔発明が解決しようとする課題〕
上記した如く、本発明は、リフロー以前に行なう、マウ
ントランドと半導体ペレットとの間への半田供給を、半
導体ペレットの発熱量の少ない部分と対向する個所に対
してのみ行ない、半田のりフロー炉内での熔融時、半田
を半導体ペレットの発熱量の多い部分と対向する個所に
拡散させることにより、ボイドの発生個所を、半導体ペ
レットの発熱量の少ない部分と対向する個所のみに抑止
したものである。従って、本発明を用いれば、半導体ペ
レットの発熱量の多い個所と対向する部分に位置する半
田にボイドが発生するのを防止できるため、半導体ペレ
ットの発熱量の多い個所にて発生した熱は、ボイドの無
い半田を介して放熱部材に効率よく伝えられ、外部に放
熱されるため、従来の如く、半田に生じたボイドによっ
て放熱が阻害され、半導体ベレットが加熱して破損する
といったトラブルを防止できるようになる。
【図面の簡単な説明】
第1図は本発明に係るマウント方法により、半導体ペレ
ットをマウントランド上に載置する時の状態を示す斜視
図、第2図は半導体ペレットが半田を介してマウントラ
ンド上に載置された時の状態を示す側面図、第3図は半
導体ペレットがマウントランド上に半田付けされた時の
状態を示す側面図、第4図は従来の方法により半導体ペ
レットをマウントランド上にリフロー半田付けする時の
状態を示す側面図である。 (1))−m−金属ポスト、(12)−マウントランド
、(13)−m−半導体ベレット、 (13a)−一一ベース領域、 (14) −半田。

Claims (1)

    【特許請求の範囲】
  1. (1)半導体ペレットを金属ポスト上のマウントランド
    に半田を介してリフロー半田付けするマウント方法に於
    いて、上記半田を、半導体ペレットの発熱量の少ない部
    分と対応する部分に供給することを特徴とする半導体ペ
    レットのマウント方法。
JP29848488A 1988-11-26 1988-11-26 半導体ペレットのマウント方法 Pending JPH02144928A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29848488A JPH02144928A (ja) 1988-11-26 1988-11-26 半導体ペレットのマウント方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29848488A JPH02144928A (ja) 1988-11-26 1988-11-26 半導体ペレットのマウント方法

Publications (1)

Publication Number Publication Date
JPH02144928A true JPH02144928A (ja) 1990-06-04

Family

ID=17860300

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29848488A Pending JPH02144928A (ja) 1988-11-26 1988-11-26 半導体ペレットのマウント方法

Country Status (1)

Country Link
JP (1) JPH02144928A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7345369B2 (en) 2004-10-21 2008-03-18 Denso Corporation Semiconductor device having semiconductor chip on base through solder layer and method for manufacturing the same
US7601625B2 (en) 2004-04-20 2009-10-13 Denso Corporation Method for manufacturing semiconductor device having solder layer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7601625B2 (en) 2004-04-20 2009-10-13 Denso Corporation Method for manufacturing semiconductor device having solder layer
US7345369B2 (en) 2004-10-21 2008-03-18 Denso Corporation Semiconductor device having semiconductor chip on base through solder layer and method for manufacturing the same

Similar Documents

Publication Publication Date Title
US8791564B2 (en) Method of Manufacturing a semiconductor module and device for the same
US6178628B1 (en) Apparatus and method for direct attachment of heat sink to surface mount
US6154364A (en) Circuit board assembly with IC device mounted thereto
JP2000307042A (ja) 半導体チップ冷却構造
KR20090033394A (ko) 반도체 패키지
CN106856180B (zh) 一种焊接igbt模块的方法
JPH02144928A (ja) 半導体ペレットのマウント方法
US5416046A (en) Method for making semiconductor heat-cooling device having a supporting mesh
JP2002076254A (ja) パワー半導体モジュール及びその製造方法
JP2007258448A (ja) 半導体装置
JP2000012748A (ja) 電子回路装置
JP2004320023A (ja) ベクトル過渡リフロー法で冷却することにより電子部品を熱に敏感な可撓性基板にソルダリングする方法
JPH0451034Y2 (ja)
JP3240876B2 (ja) バンプ付きチップの実装方法
JP2003046211A (ja) 電子部品の実装構造
US3609857A (en) Semiconductor device and method of manufacturing the same
JP2798464B2 (ja) 電力増幅モジュール構造
JP7394243B1 (ja) 加熱装置及びはんだ接合済対象物の製造方法
JPH05160306A (ja) 放熱構造
CN118417652A (zh) 加热装置及焊料接合完毕对象物的制造方法
JPH0563053U (ja) 混成集積回路基板
JPS63228650A (ja) 発熱素子用冷却装置
JPH0955392A (ja) 半導体装置の半田付け方法
JP2503584Y2 (ja) レ―ザはんだ付け用プリント基板
JPH04273155A (ja) パワー用混成集積回路の製造方法