JPH0213338B2 - - Google Patents

Info

Publication number
JPH0213338B2
JPH0213338B2 JP56180579A JP18057981A JPH0213338B2 JP H0213338 B2 JPH0213338 B2 JP H0213338B2 JP 56180579 A JP56180579 A JP 56180579A JP 18057981 A JP18057981 A JP 18057981A JP H0213338 B2 JPH0213338 B2 JP H0213338B2
Authority
JP
Japan
Prior art keywords
terminal device
buffer memory
data
terminal
output data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP56180579A
Other languages
English (en)
Other versions
JPS5882331A (ja
Inventor
Hideaki Genma
Masashi Hino
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP56180579A priority Critical patent/JPS5882331A/ja
Publication of JPS5882331A publication Critical patent/JPS5882331A/ja
Publication of JPH0213338B2 publication Critical patent/JPH0213338B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/12Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/122Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer And Data Communications (AREA)
  • Small-Scale Networks (AREA)
  • Communication Control (AREA)

Description

【発明の詳細な説明】 本発明は、端末制御方式に関し、特に端末制御
装置内のバツフア・メモリを端末装置ごとに複数
個設けて、データ処理装置の使用率を向上させた
端末制御方式に関するものである。
従来、データ処理装置から端末制御装置を介し
てデイスプレイ装置や印字装置等の端末装置に対
し、入出力データの書き込み、読み取りを行う場
合、各端末装置ごとに1つの端末装置アドレスを
割当て、上位のデータ処理装置からこの端末装置
アドレス宛に書込命令あるいは読取命令を発行す
ることにより情報の書き込み、読み取りを行つて
いる。また、これらの端末装置を制御する端末制
御装置内は、内部に端末装置内のバツフア・メモ
リに対応して、それぞれバツフア・メモリを1個
ずつ設け、書込命令に伴う出力データ、あるいは
読取命令に対する入力データを端末制御装置内の
バツフア・メモリ上で編集し、端末装置あるいは
データ処理装置に送出する。
第1図は、従来の端末制御方式の回路構成例を
示す図である。
データ処理装置1と端末装置アドレスがmであ
る端末装置3との間で、入出力データの授受を行
う場合、すべての入出力データは端末制御装置2
を介して伝送される。端末制御装置2には、デー
タ処理装置1側に、データ処理装置1と情報ある
いは命令の送受信を行う送受信回路4を、また端
末装置3側には、端末装置3と情報あるいは命令
の送受信を行う送受信回路5を、それぞれ設け
る。データ処理装置1から端末装置3に対する出
力データの書込制御では、先ず送受信回路4を介
してバツフア・メモリ6に取り込み、バツフア・
メモリ6上でデータ編集回路8により出力データ
の編集を行い、送受信回路5を介して端末装置3
に送出し、端末装置3のバツフア・メモリ7に編
集された出力データをセツトする。一方、入力デ
ータの読取制御では、端末装置3においてサービ
ス要求が発生したとき(例えば、キー入力が終了
したとき)、データ処理装置1は端末制御装置2
に対し読取命令を発行し、端末制御装置2はこの
命令により端末装置3のバツフア・メモリ7の内
容を送受信回路5を介してバツフア・メモリ6に
取り込み、このバツフア・メモリ6上でデータ編
集回路8により入力データの編集を行い、送受信
回路4を介してデータ処理装置1に入力データを
送出する。
第2図は、第1図の従来の端末制御方式による
動作タイム・チヤートである。
例えば、キーボード付デイスプレイ装置におい
て、画面出力、キー入力、入力データ処理、画面
出力の単純な繰り返し処理を行うときには、第2
図に示すデータの授受が端末装置とデータ処理装
置間で行われる。
第2図において、9は初期画面作成処理、10
は端末装置に対する出力データの書き込み、11
はオペレータによるキー入力、12は端末装置か
らの入力データの読み取り、13はデータ処理と
初期画面(応答を含む)作成処理である。
第2図に示すように、従来の端末制御方式にお
いては、オペレータのキー入力時間に比べてデー
タ処理装置の処理時間は十分短いが、入出力デー
タが複雑な場合には、端末制御装置の画面データ
の編集に時間がかかるため、オペレータの待ち時
間14が発生する。すなわち、初期画面に対する
入力終了後12、次の画面(応答あるいは初期画
面)表示11までオペレータはある時間14だけ
キー入力ができない。これは、帳票入力等の単純
な繰り返し入力処理を行う業務において、待ち時
間が顕著に現れるとともに、特ち簡易入力形式の
入力装置を使用した場合に、端末制御装置のデー
タ編集処理時間によるオペレータの待ち時間が問
題となつている。一方、データ処理装置側におい
ても、オペレータの待ち時間の発生による使用効
率の低下があり、経済的不利を招いている。
なお、このようなデータ処理装置の使用効率を
向上させるため、本出願人は先に、デイスプレイ
制御部に2つの画面バツフア・メモリを設け、ア
ドレス・カウンタの内容が奇数と偶数のときに、
それぞれ別個の画面バツフア・メモリから画面リ
フレツシユ用表示データを読み出すようにした表
示装置(特願昭52―136666号明細書参照)、およ
び1台の端末に対応して複数の論理アドレスを設
け、端末制御装置では端末と論理アドレスとの対
応を記憶し、その対応に一致しているとき、デー
タ処理装置と端末間のデータ転送を行う端末制御
方式(特願昭56―271号明細書参照)を提案した。
しかし、前者では、端末制御装置のデータ編集処
理時間が改善されない限り、オペレータの待ち時
間はなくならず、また後者では、端末制御装置に
おいて、データ処理装置から送られた論理アドレ
スが端末に対応しているか否かを照合するための
時間が余分に必要となる問題がある。
本発明の目的は、このような従来の問題点を解
消するため、端末制御装置のデータ編集処理時間
を短縮してオペレータのキー入力待ち等による端
末装置側の待ち時間をなくすことができ、また上
位のデータ処理装置の使用効率を向上させること
ができる端末制御方式を提供することにある。
上記目的を達成するため、本発明の端末制御方
式は、データ処理装置と端末装置間の入出力デー
タを格納する第1のバツフアメモリを備え、その
バツフアメモリに格納された入出力データを再編
集していずれか一方に送出する端末制御装置にお
いて、端末制御装置内に第2のバツフアメモリ、
および第1と第2のバツフアメモリを切替える切
替回路を設け、第1および第2のバツフアメモリ
に対してそれぞれ異なる端末装置アドレスを割り
当て、データ処理装置からの1番目の端末装置ア
ドレス宛の出力データを切替回路により第1のバ
ツフアメモリに格納し、出力データを編集して端
末装置に送出した後、データ処理装置から次に送
られてきた2番目の端末装置アドレス宛の出力デ
ータを切替回路により第2のバツフアメモリに格
納して、出力データを編集し、端末装置からキー
入力された入力データが送られてくると、入力デ
ータを第1のバツフアメモリに格納するととも
に、第2のバツフアメモリの出力データを端末装
置に送出することに特徴がある。
以下、本発明の実施例を、図面により説明す
る。
第3図は、本発明の実施例を示す端末制御方式
の回路構成図である。
第3図においては、端末装置として1台のデイ
スプレイ装置17が接続されており、端末制御装
置16内には2個のバツフア・メモリ22,24
が設けられている。点線で示すデイスプレイ装置
18は、1台の仮想的端末装置である。すなわ
ち、データ処理装置15側から見ると、端末制御
装置16の下位には、端末装置アドレスmの端末
装置17が接続され、この内部にバツフア・メモ
リ21が設けられているとともに、端末装置アド
レスnの仮想的端末装置18が接続され、その内
部にバツフア・メモリ23が設けられているよう
に見える。端末制御装置16内には、データ処理
装置15側の送受信回路19、端末装置17側の
送受信回路20、端末装置17のバツフア・メモ
リ21に対応するバツフア・メモリ22、および
仮想的端末装置18のバツフア・メモリ23に対
応するバツフア・メモリ24が設けられている。
バツフア・メモリ22と24は、切替スイツチ
29を介して送受信回路20に接続されるととも
に、切替スイツチ30を介して送受信回路19に
接続される。また、データ編集回路26は、切替
スイツチ31を介してバツフア・メモリ22とバ
ツフア・メモリ24に切り替え接続される。さら
に、バツフア・メモリ切替回路25が設けられ、
命令信号27および端末装置アドレス信号28が
送受信回路19から供給されると、バツフア・メ
モリ切替回路25は切替スイツチ30に対し上位
切替信号32を、切替スイツチ29に対し下位切
替信号33を、切替スイツチ31に対しデータ編
集回路切替信号34を、それぞれ供給する。ま
た、バツフア・メモリ切替回路25は、データ編
集開始信号35をデータ編集回路26に供給す
る。
データ処理装置15と端末制御装置16の間で
は、あらかじめ端末装置アドレスmの端末装置1
7に対する仮想的端末装置18の端末装置アドレ
スnが決定されているものとする。
データ処理装置15は、先ず端末装置アドレス
mの端末装置17に対して、書込命令と端末装置
アドレスと初期画面等の出力データを発行する。
端末制御装置16内の送受信回路19は、命令と
端末装置アドレスを受信すると、命令信号27な
らびに端末装置アドレス信号28によりバツフ
ア・メモリ切替回路25を起動する。バツフア・
メモリ切替回路25は、装置アドレスmを検出す
ると、端末装置アドレスmの端末装置17内のバ
ツフア・メモリ21に対応する端末制御装置16
内のバツフア・メモリ22を選択するため、上位
切替信号32、下位切替信号33およびデータ編
集回路切替信号34により、それぞれ切替スイツ
チ30,29,31をバツフア・メモリ22側に
切り替える。次に、送受信回路19が受信した出
力データはバツフア・メモリ22に取り込まれ、
バツフア・メモリ切替回路25により起動された
データ編集回路26は、バツフア・メモリ22上
の出力データの編集を行う。編集された出力デー
タは、送受信回路20を介して端末装置17に送
出され、端末装置17内のバツフア・メモリ21
にセツトされて、画面に表示された後、オペレー
タによるキー入力等が開始される。
一方、データ処理装置15は、端末装置アドレ
スmの端末装置17に出力データを書き込んだ
後、引き続き端末装置アドレスnの仮想的端末装
置18に出力データを書き込む。端末制御装置1
6は、データ処理装置15から書込命令と端末装
置アドレスnを受信すると、バツフア・メモリ切
替回路25が切替スイツチ30,31をバツフ
ア・メモリ24側に切り替え、バツフア・メモリ
24に出力データを取り込む。出力データは、デ
ータ編集回路26により編集された後、バツフ
ア・メモリ24上で出力待ち状態となる。この状
態は、データ処理装置15側から見ると、仮想的
端末装置18に対して出力データの書込完了にな
る。
ここで、端末装置17側において、サービス要
求(入力終了等)が発生すると、端末制御装置1
6は端末装置17内のバツフア・メモリ21の内
容を送受信回路20を介してバツフア・メモリ2
2に取り込む。そして、バツフア・メモリ切替回
路25は、切替スイツチ29をバツフア・メモリ
24側に切り替えて、バツフア・メモリ24の内
容、つまりすでに編集されている出力データを送
受信回路20を介して端末装置17に送出する。
なお、バツフア・メモリ22に取り込まれた入力
データは、データ処理装置15からの読取り命令
待ち状態となる。
上記の処理を端末装置17のオペレータから見
ると、サービス要求発生時点で、次の画面が表示
されるためのオペレータの待ち時間(第2図の1
4)がなくなる。
第4図は、本発明の実施例を示す端末制御方式
の動作タイム・チヤートである。
第4図において、40,41,42,43,4
4は、それぞれ画面A,B,C,D,Eに対する
オペレータのキー入力を示し、45,61,6
2,63,64はそれぞれサービス要求発生(オ
ペレータの入力終了)を示す。
46は、データ処理装置15による画面A,B
の作成処理を示し、51は端末装置17に対する
出力データの書き込み、52は仮想的端末装置1
8に対する出力データの書き込みである。後者
は、端末制御装置16内のバツフア・メモリ24
上で編集され、端末装置17のサービス要求(画
面Aに対するオペレータの入力終了)発生45の
待ち合わせとなる。ここで、サービス要求45が
発生すると、端末制御装置16は、端末装置17
内のバツフア・メモリ21の内容をバツフア・メ
モリ22に取り込み、バツフア・メモリ24の出
力データを端末装置17に送出する。バツフア・
メモリ22上の情報は読取命令によつてデータ処
理装置15に読み取られ(53)、処理される
(47)。処理47においては、次の画面Cが作成
され、端末制御装置17に対して書き込まれる
(54)。この出力データは、バツフア・メモリ2
2上で端末装置17のサービス要求(画面Bに対
するオペレータの入力終了)発生61の待ち合わ
せとなる。
サービス要求61が発生すると、端末制御装置
16は、端末装置17内のバツフア・メモリ21
の内容をバツフア・メモリ24に取り込み、バツ
フア・メモリ22の出力データを端末装置17に
送出する。
以下、データ処理装置15が、端末制御装置1
6に対して、端末装置アドレスm,nを交互に発
行することにより、実在する端末装置17のオペ
レータは、待ち時間を有することなく、連続して
キー入力を行うことができる。
第4図における51,54,58は、それぞれ
端末装置17に対する出力データの書き込みであ
り、52,56,60はそれぞれ仮想的端末装置
18に対する出力データの書き込みである。ま
た、53,57はそれぞれ端末装置17からの入
力データの読み取りであり、55,59はそれぞ
れ仮想的端末装置18からの入力データの読み取
りである。
なお、実施例では、1台の端末装置に対応した
端末制御装置のバツフア・メモリを2個設けてい
るが、3個以上設けることができる。すなわち、
仮想的端末装置は、その実体が端末制御装置内の
端末装置アドレスに対応したバツフア・メモリで
あるため、その台数は複数台の任意の数に設定で
きる。また、データ処理装置は、実在する端末装
置と仮想的端末装置を交互に起動する必要はな
く、一方のみを連続して起動してよい。さらに、
端末制御装置16において、切替スイツチ29,
30,31を連動式にすることもでき、またデー
タ編集開始信号35を切替スイツチ31に連動さ
せることもできる。また、データ編集回路26
は、端末制御装置16内のバツフア・メモリごと
に1個ずつ設けても差し支えない。
以上説明したように、本発明によれば、データ
処理装置に対して1台の端末装置を複数台の端末
装置として使用させるので、データ処理装置から
端末装置への応答を高速化することができ、特に
単純な入力処理の繰り返しの場合に、オペレータ
の待ち時間がなくなり、入力業務を短縮できると
ともに、データ処理装置の使用率を向上すること
ができる。
【図面の簡単な説明】
第1図は従来の端末制御方式の回路構成例を示
す図、第2図は第1図の端末制御方式の動作タイ
ム・チヤート、第3図は本発明の実施例を示す端
末制御方式の回路構成図、第4図は第3図の端末
制御方式の動作タイム・チヤートである。 1,15:データ処理装置、2,16:端末制
御装置、3,17:端末装置、4,5,19,2
0:送受信回路、6,7,21〜24:バツフ
ア・メモリ、8,26:データ編集回路、9:初
期画面作成処理、10,51,54,58:端末
装置に対する出力データの書き込み、11,40
〜44:キー入力、12,53,57:端末装置
からの入力データの読み取り、13:データ処理
と初期画面作成処理、14:オペレータの待ち時
間、18:仮想的端末装置、25:バツフア・メ
モリ切替回路、27:命令信号、28:端末装置
アドレス信号、29〜31:切替スイツチ、3
2:上位切替信号、33:下位切替信号、34:
データ編集回路切替信号、35:データ編集開始
信号、45,61〜64:サービス要求発生、4
6〜50:データ処理、52,56,60:仮想
的端末装置に対する出力データの書き込み、5
5,59:仮想的端末装置からの入力データの読
み取り。

Claims (1)

    【特許請求の範囲】
  1. 1 データ処理装置と端末装置間の入出力データ
    を格納する第1のバツフアメモリを備え、該バツ
    フアメモリに格納された入出力データを再編集し
    ていずれか一方に送出する端末制御装置におい
    て、該端末制御装置内に第2のバツフアメモリ、
    および該第1と第2のバツフアメモリを切替える
    切替回路を設け、該第1および第2のバツフアメ
    モリに対してそれぞれ異なる端末装置アドレスを
    割り当て、データ処理装置からの1番目の端末装
    置アドレス宛の出力データを上記切替回路により
    第1のバツフアメモリに格納し、該出力データを
    編集して端末装置に送出した後、データ処理装置
    から次に送られてきた2番目の端末装置アドレス
    宛の出力データを上記切替回路により第2のバツ
    フアメモリに格納して、該出力データを編集し、
    上記端末装置からキー入力された入力データが送
    られてくると、該入力データを第1のバツフアメ
    モリに格納するとともに、第2のバツフアメモリ
    の出力データを上記端末装置に送出することを特
    徴とする端末制御方式。
JP56180579A 1981-11-11 1981-11-11 端末制御方式 Granted JPS5882331A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56180579A JPS5882331A (ja) 1981-11-11 1981-11-11 端末制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56180579A JPS5882331A (ja) 1981-11-11 1981-11-11 端末制御方式

Publications (2)

Publication Number Publication Date
JPS5882331A JPS5882331A (ja) 1983-05-17
JPH0213338B2 true JPH0213338B2 (ja) 1990-04-04

Family

ID=16085727

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56180579A Granted JPS5882331A (ja) 1981-11-11 1981-11-11 端末制御方式

Country Status (1)

Country Link
JP (1) JPS5882331A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53138646A (en) * 1977-05-11 1978-12-04 Hitachi Ltd Input/output unit
JPS55143635A (en) * 1979-04-24 1980-11-10 Nec Corp Input-output controller

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53138646A (en) * 1977-05-11 1978-12-04 Hitachi Ltd Input/output unit
JPS55143635A (en) * 1979-04-24 1980-11-10 Nec Corp Input-output controller

Also Published As

Publication number Publication date
JPS5882331A (ja) 1983-05-17

Similar Documents

Publication Publication Date Title
JPH0776932B2 (ja) デ−タ伝送方式
JPH0213338B2 (ja)
JPS59200362A (ja) 端末装置の制御方式
JPH0522307A (ja) データ送信装置
JPH0115900B2 (ja)
JP2876576B2 (ja) 数値制御装置
JPH0426476B2 (ja)
JPS61206047A (ja) コンピユ−タのバツクアツプシステム
JPH0754544B2 (ja) イメ−ジメモリのアクセス回路
JPH063938B2 (ja) デ−タ転送バツフア方式
JP2551327B2 (ja) 実チップモデラ
JP3138597B2 (ja) バースト信号送出管理用メモリを用いたダイナミックポーリング方式
JPH04107595A (ja) 表示システム
JPH0115070B2 (ja)
JPS5810945A (ja) デ−タ伝送装置
JPS61107285A (ja) デイスプレイ表示制御方式
JPH02207319A (ja) 端末制御方式
JPH063937B2 (ja) デ−タ転送方式
JPS6213690B2 (ja)
JPH07250102A (ja) データ伝送回路
JPH0876730A (ja) 画像表示装置
JPS6122814B2 (ja)
JPS63159995A (ja) 分散制御型自動販売機のメモリ制御方法
JPS63197160A (ja) 交換台画面処理方式
JPH0447737A (ja) 送信バッファメモリ使用量参照データ送信方式