JPH02130598A - Digital sound signal generating device - Google Patents

Abstract

PURPOSE:To execute an additional processing of a reverberation sound by a simple constitution which requires no exclusive memory by executing a delay processing by using a free area of a temporary storage means. CONSTITUTION:At the time of adding a reverberation sound to a digital sound signal obtained by executing a voice synthesis processing by a digital signal processor 10, a delay processing is executed by using a free area of a RAM 14. Accordingly, since the free area of the RAM 14 being a temporary storage means used for a regular signal processing is used for a delay processing for adding a reverberation sound, this RAM 14 is used effectively, the use efficiency of the RAM 14 is improved, and also, an exclusive RAM for adding the reverberation sound becomes unnecessary. In such a way, since the exclusive memory for executing a delay processing is unnecessary, the constitution of the device is simplified.

Description

【発明の詳細な説明】 以下の順序で本発明を説明する。[Detailed description of the invention] The present invention will be explained in the following order.

Ａ　産業上の利用分野 Ｂ　発明の概要 Ｃ従来の技術 Ｄ　発明が解決しようとする課題 Ｅ　課題を解決するための手段 Ｆ　作用 Ｇ　実施例 Ｇ１実施例の全体の構成（第３図） Ｇ２実施例の要部の構成（第１図、第２図）Ｇ３実施例
の動作 １１　　発明の効果 Ａ　産業上の利用分野 本発明は、電子楽器、ゲーム機器用効果音発生器等に好
適な、デジタル音声信号発生装置に関する。A. Field of industrial application B. Overview of the invention C. Prior art D. Problem to be solved by the invention E. Means for solving the problem F. Effect G. Example G1 Overall structure of the example (Fig. 3) G2 Example Structure of main parts (FIGS. 1 and 2) Operation of G3 embodiment 11 Effect of the invention A Industrial field of application The present invention provides a digital audio system suitable for electronic musical instruments, sound effect generators for game equipment, etc. This invention relates to a signal generator.

Ｂ　発明の）既要 本発明は、電子楽器、ゲーム機器用効果音発生器等に好
適なデジタル音声信号発生装置におい゛Ｃ２信号処理手
段が音声合成処理に使用するメモリの空きエリアを使用
して残響音付加のための遅延処理を行うようにしたこと
で、メモリの数を減らし装置の構成を簡略化できるよう
にしたものである。B. Summary of the Invention The present invention provides a digital audio signal generator suitable for electronic musical instruments, sound effect generators for game machines, etc., in which the C2 signal processing means uses an empty area of the memory used for audio synthesis processing. By performing delay processing for adding reverberant sound, the number of memories can be reduced and the configuration of the device can be simplified.

Ｃ従来の技術 従来、電子楽器の音源またはゲーム機の効果音の音源と
して、例えば方形波信号をそれぞれ分局比及びデユーテ
ィ比が異なる複数のプリセット分周器に供給し、各分周
器から出力される個々の音源信号（いわゆるボイス）を
適宜のレベルで合成するものがあった。原発振波形とし
ては、３角波、正弦波等も用いられる。C. Prior Art Conventionally, as a sound source for an electronic musical instrument or a sound source for a game machine, a square wave signal, for example, is supplied to a plurality of preset frequency dividers each having a different division ratio and duty ratio, and the signal is output from each frequency divider. There was one that synthesized individual sound source signals (so-called voices) at an appropriate level. As the original oscillation waveform, a triangular wave, a sine wave, etc. are also used.

また、楽器によっては、例えばピアノやドラムのように
、全発音期間がアタック、デイケイ、サスティン及びリ
リースの４区間に分けられ、各区間で信号の振幅（レベ
ル）が特有の変化状態を呈するものがあり、これに対応
するため、各ボイスの信号レベルが同様に変化するよう
に、いわゆるへ〇ＳＲ制御が行なわれる。Furthermore, for some instruments, such as pianos and drums, the entire sound generation period is divided into four sections: attack, decay, sustain, and release, and the amplitude (level) of the signal exhibits a unique change state in each section. To cope with this, so-called SR control is performed so that the signal level of each voice changes in the same way.

一方、電子楽器用の音源として、正弦波信号を低周波数
の正弦波信号で周波数変調（ＦＭ）した、いわゆるＦＭ
音源が知られており、変調度を時間の函数として、少な
い音源で多種多様の音声信号（本明細書ではオーディオ
信号を意味する）を得ることができる。On the other hand, as a sound source for electronic musical instruments, so-called FM is a method in which a sine wave signal is frequency modulated (FM) with a low frequency sine wave signal.
Sound sources are known, and by making the degree of modulation a function of time, it is possible to obtain a wide variety of audio signals (herein audio signals) with a small number of sound sources.

なお、効果音の音源としてノイズ（ホワイトノイズ等）
が用いられることがある。In addition, noise (white noise, etc.) is used as the sound source for sound effects.
is sometimes used.

Ｄ　発明が解決しようとする課題 前述のようないわゆる電子音源を用いて、現実の各種楽
器の音を再現するためには、極めて複雑な信号処理が必
要であり、回路規模が大きくなるという問題があった。D. Problems to be Solved by the Invention In order to reproduce the sounds of various real musical instruments using the so-called electronic sound source as described above, extremely complex signal processing is required, which poses the problem of increasing the circuit scale. there were.

近時、この問題を解消するために、現実の各種楽器の音
をデジタル録音して、これをメモリ（ＲＯＭ）に書き込
んでおき、このメモリから所要の楽器の信号を読み出す
ようにした、いわゆるサンプラ音源が置載されるように
なった。Recently, in order to solve this problem, so-called samplers have been developed that digitally record the sounds of various real musical instruments, write them into memory (ROM), and read out the signals of the desired instruments from this memory. Sound sources are now available.

このサンプラ音源では、メモリの容量を節約するために
、デジタル音声信号はデータ圧縮されてメモリに書き込
まれ、メモリから読み出された圧縮デジタル信号は伸長
処理されて原デジタル音声信号に復する。In this sampler sound source, in order to save memory capacity, the digital audio signal is compressed and written to the memory, and the compressed digital signal read from the memory is decompressed and restored to the original digital audio signal.

この場合、各楽器毎に特定の高さ（ピッチ）の音の信号
だけをメモリに書き込んでおき、メモリから読み出した
信号をピッチ変換処理して、所望の高さの音の基本周波
数信号を得るようにしている。In this case, only the sound signal of a specific pitch (pitch) for each instrument is written into memory, and the signal read out from the memory is subjected to pitch conversion processing to obtain the fundamental frequency signal of the sound of the desired pitch. That's what I do.

更に、フォルマントと呼ばれる、各楽器に特有な発音初
期の信号波形（例えばピアノの場合にはＳ’ｉｌ盤をた
たいてからハンマーが弦に当たるまでの動作音等の音）
はそのままメモリに書き込まれて続出されるが、基本周
期の繰返し波形となる部分はその１周期分だけ書き込ま
れ、繰返して読み出される。Furthermore, there are signal waveforms called formants at the beginning of sound that are unique to each instrument (for example, in the case of a piano, the sound from the time the S'il board is struck until the hammer hits the strings).
is written into the memory as it is and is read out one after another, but the portion that becomes the repeating waveform of the fundamental period is written for one period and is read out repeatedly.

即ち再生時には、第６図に示す如く、短時間のフォルマ
ント成分ａに続いて、波形Ｐの繰返しとなる基本周波数
信号成分すが得られ、所望の楽器の音が得られる。この
とき、ピアノ等の音のときには、波形Ｐのレベルを所定
の規則に従って徐々に低下させることで、自然な楽器音
が再生される。That is, during reproduction, as shown in FIG. 6, a short-time formant component a is followed by a fundamental frequency signal component which is a repetition of the waveform P, and the desired musical instrument sound is obtained. At this time, in the case of a sound such as a piano, the level of the waveform P is gradually lowered according to a predetermined rule, so that a natural musical instrument sound is reproduced.

ところで、このような電子楽器は、再生される楽器音に
残響音等の付加を行い、種々の音色の音を再生できるよ
うにすることが行われている。特に、ゲームａ器の効果
音発生装置として使用する場合には、臨場感を良好に出
すため残響音を付加したいときが多く発生する。Incidentally, in such electronic musical instruments, reverberation or the like is added to the reproduced musical instrument sounds so that sounds of various tones can be reproduced. In particular, when used as a sound effect generating device for a game machine, it is often desired to add reverberation sound to create a good sense of presence.

ところが、デジタル音声信号に残を音を付加する場合に
は、デジタル音声信号をＲＡＭ等のメモリに一時的に記
憶させ、このメモリで遅延処理を行って残響音を作成す
るようにしているので、デジタル音声信号を記憶できる
容量のメモリを必要とし、装置の構成が複雑化する不都
合があった。However, when adding residual sound to a digital audio signal, the digital audio signal is temporarily stored in a memory such as RAM, and delay processing is performed in this memory to create reverberant sound. This requires a memory with a capacity capable of storing digital audio signals, which has the disadvantage of complicating the configuration of the device.

本発明は斯かる点に鑑み、専用のメモリを必要としない
簡単な構成で残響音の付加処理が行えるこの種のデジタ
ル音声信号発生装置を提供することを目的とする。In view of the above, an object of the present invention is to provide a digital audio signal generating device of this type that can perform reverberation sound addition processing with a simple configuration that does not require a dedicated memory.

Ｅ　課題を解決するための手段 本発明のデジタル音声信号発生装置は、例えば第１図〜
第３図に示す如（、デジタル音声信号を記↑、αする音
ｉＲＯＭ（１）と、コノ音ｉ１０Ｍ（１）よりのデジタ
ル音声信号の続出しを制御するＣＰＵ（１３）と、この
ＣＰ　Ｕ　０３）により読出されたデジタル音声信号の
所定の音声合成処理を行うデジタル信号処理装置０ωと
、ＣＰ　Ｕ　（１３）及びデジタル信号処理装置０ωで
の音声合成処理に使用するＲ　Ａ　Ｍ　Ｑ４）とを有し
、デジタル信号処理装置ａωで音声合成処理を行ったデ
ジタル音声信号に残響音を付加するとき、ＲＡＭＧ４）
の空きエリアを使用して遅延処理を行うようにしたもの
である。E. Means for Solving the Problems The digital audio signal generating device of the present invention is illustrated in FIGS.
As shown in FIG. A digital signal processing device 0ω that performs predetermined speech synthesis processing of the digital audio signal read out by CPU (13) and a RAM Q4) used for speech synthesis processing in the digital signal processing device 0ω. RAMG4)
The system uses empty areas to perform delayed processing.

Ｆ　作用 本発明によると、通常の信号処理に使用する一時記憶手
段としてのＲＡＭ（１４）の空きエリアを残響音付加の
ための遅延処理用に使用することで、こ（７）ＲＡＭＧ
４）／）（有効に使用サレ、ＲＡＭ（１４）（７）使用
効率が向上すると共に、残響音付加用に専用のＲＡＭが
必要なくなる。F Function According to the present invention, by using the empty area of the RAM (14), which is a temporary storage means used for normal signal processing, for delay processing for adding reverberation sound, this (7) RAMG
4)/) (Effective use of RAM (14) (7) The efficiency of use is improved and a dedicated RAM for adding reverberation is no longer required.

Ｇ　実施例 以下、第１図〜第４図を参照しながら、本発明によるデ
ジタル音声信号発生装置の一実施例について説明する。G. Embodiment Hereinafter, an embodiment of the digital audio signal generating device according to the present invention will be described with reference to FIGS. 1 to 4.

Ｇ１実施例の全体の構成 本発明の一実施例の全体の構成を第３図に示す。Overall configuration of G1 embodiment FIG. 3 shows the overall configuration of an embodiment of the present invention.

第３図において、（１）は外部に設けられたＲＯＭカー
トリッジ等の音源ＲＯＭであって、前述のようにデジタ
ル録音された、例えば１６ビツトの各種楽器の多様なデ
ータが準瞬時圧縮されて、例えば４ビツトにビット・レ
ート（ｌ（ＢＲＲエンコード）され、ブロック化されて
格納される。この場合、本例においてはピアノ等の楽器
音は、発音初期のフォルマント成分と呼ばれる非音程成
分と、特定の高さの音の１周期分の基本周波数信号であ
る音程成分とに分けて記憶（格納）される。In FIG. 3, (1) is an externally provided sound source ROM such as a ROM cartridge, in which a variety of digitally recorded, for example, 16-bit data of various musical instruments as described above is compressed quasi-instantaneously. For example, the bit rate (1) is encoded to 4 bits (BRR encoded) and stored in blocks.In this case, in this example, the sound of an instrument such as a piano consists of a non-pitch component called a formant component at the beginning of pronunciation, and a specific pitch component called a formant component. The pitch component, which is a fundamental frequency signal for one period of a sound with a pitch of , is stored separately.

そして、（１０）は電子楽器としてのデジタル信号処理
装置（ＤＳＰ）を全体として示し、信号処理部（１１）
及びレジスタＲＡ　Ｍ　（１２）が含まれる。ＲＯＭ（
１）の各種音源データのうちの所望のデータが、ＣＰ　
Ｕ　（１３）に制御されて、信号処理部（１１）を経由
して外部ＲＡ　Ｍ　（１４）に転送される。この外部Ｒ
ＡＭ　（１４）は例えば６４ｋＢの容量を有し、音源デ
ータの他に、ＣＰ　Ｕ　（１３）のプログラム及び残響
音付加処理用の遅延データも書き込まれ、それぞれ時分
割で用いられる。同様に各種制御データ等が格納された
レジスタＲＡ　Ｍ　（１，２）も信号処理部（１１）及
びＣＩ）Ｕ（１３）の双方からそれぞれ時分割で用いら
れる。(10) shows the digital signal processing device (DSP) as an electronic musical instrument as a whole, and the signal processing section (11)
and register RAM (12). ROM(
1) Desired data among the various sound source data is CP
The data is controlled by U (13) and transferred to external RAM (14) via signal processing section (11). This external R
The AM (14) has a capacity of, for example, 64 kB, and in addition to the sound source data, a program for the CPU (13) and delay data for reverberation sound addition processing are also written and used in a time-sharing manner. Similarly, registers RAM (1, 2) in which various control data and the like are stored are also used by both the signal processing unit (11) and CIU (13) in a time-sharing manner.

外部ＲＡ　Ｍ　（１４）から読み出された音源データは
、信号処理部（１１）において、前述のＢＲＲエンコー
ドと逆のＢＲＲデコード処理により、もとの音源データ
に復した後、必要に応じて、さきに述べたようなＡＤＳ
Ｒ処理、ピッチ変換等の各種処理を施される。処理後の
デジタル音声信号は、Ｄ−Ａ変換器（２）を介して、ス
ピーカ（３）に供給される。The sound source data read from the external RAM (14) is restored to the original sound source data by BRR decoding processing, which is the reverse of the BRR encoding described above, in the signal processing unit (11), and then, if necessary, ADS as mentioned earlier
Various processes such as R processing and pitch conversion are performed. The processed digital audio signal is supplied to a speaker (3) via a DA converter (2).

Ｇ２実施例の要部の構成 本発明の一実施例の要部の構成を第１図及び第２図に示
す。Structure of main parts of G2 embodiment The structure of main parts of an embodiment of the present invention is shown in FIGS. 1 and 2.

本実施例ではＩＡ、ＩＢ・・・・ｎＨの８ボイスをそれ
ぞれ左及び右の２チヤンネルに合成して出力するように
なされており、各ボイス及び各チャンネルのデジタル音
声信号はそれぞれ時分割で演算処理されるが、説明の便
宜」二、第１図及び第２図では各ボイス毎及び各チャン
ネル毎にそれぞれ同じ構成の仮想的ハードウェアを設け
である。In this embodiment, the eight voices IA, IB...nH are synthesized into two channels, left and right, and output, and the digital audio signals of each voice and each channel are calculated on a time-division basis. However, for convenience of explanation, virtual hardware having the same configuration is provided for each voice and each channel in FIGS. 1 and 2.

第１図において、（２０八）、　（２０Ｂ）・・・・（
２０Ｈ）はそれぞれボイスＫＡ、ボイスＩＩＢ・・・・
ボイスＩＩＨに対する信号処理部であって、外部ＲＡ　
Ｍ　（１４）の端子（１５）に供給される音源選択デー
タＳＲＣ，〜ｈによって音源データ格納部（１４Ｖ）か
ら読み出された所望の音源データがそれぞれ供給される
。ここで、音源データ格納部（１４Ｖ）とは、外部ＲＡ
ＭＱ４）の音源データ及びＣＰＵＱ３）のプログラムデ
ータが書込まれたエリアを示す。In Figure 1, (208), (20B)...(
20H) are voice KA, voice IIB, etc. respectively.
A signal processing unit for voice IIH, which is an external RA
Desired sound source data read from the sound source data storage section (14V) is supplied by the sound source selection data SRC, ~h supplied to the terminal (15) of M (14), respectively. Here, the sound source data storage unit (14V) refers to the external RA
This shows the area where the sound source data of MQ4) and the program data of CPUQ3) are written.

この場合、本例においては非音程成分と音程成分とに分
けて音ｉＲＯＭ（１）に記憶された楽器音を再生する際
には、非音程成分のデータはボイスＩＡの信号処理部（
２ＯＡ）に供給するようにし、音程成分のデータは他の
ボイスの信号処理部（２０Ｂ）〜（２０＋１）に供給す
るように後述する制御データで制御する。In this case, in this example, when reproducing the musical instrument sound stored in the sound iROM (1) as a non-pitch component and a pitch component, the data of the non-pitch component is stored in the signal processing unit of the voice IA (
2OA), and the pitch component data is controlled by control data, which will be described later, so as to be supplied to the signal processing units (20B) to (20+1) of other voices.

信号処理部（２ＯＡ）に供給された音源データは、スイ
ッチｓｅａを介して、ＢＲＲデコーダ（２１）に供給さ
れて、前述のようにデータ伸長され、バッファＲＡ　Ｍ
　（２２）を介して、ピッチ変換回路（２３）に供給さ
れる。スイッチＳ　Ｉ８には、端子（３１ａ）及び（３
２ａ）を介して、レジスタＲＡＭ（１２）（第３図参照
）から制御データＫＯＮ　（キーオン）及びＫＯＦ（キ
ーオフ）が供給されて、その開閉が制御される。また、
ピッチ変換回路（２３）には、演算パラメータ等の制御
回路（２４）及び端子（３３ａ）を経て、レジスタＲＡ
　Ｍ　（１２）からピンチ制御データＰ（Ｆｌ）。The sound source data supplied to the signal processing unit (2OA) is supplied to the BRR decoder (21) via the switch sea, where it is decompressed as described above and stored in the buffer RAM.
It is supplied to the pitch conversion circuit (23) via (22). The switch S I8 has terminals (31a) and (3
2a), control data KON (key-on) and KOF (key-off) are supplied from the register RAM (12) (see FIG. 3) to control its opening and closing. Also,
The pitch conversion circuit (23) is connected to a register RA via a control circuit (24) for calculation parameters, etc. and a terminal (33a).
Pinch control data P(Fl) from M (12).

Ｐ　（Ｌ）が供給されると共に、制御回路（２４）には
、端子（３４ａ）及びスイッチＳ２ｍを経て、例えばボ
イス”ｆｌのような他のボイスの信号が供給される。P (L) is supplied, and the control circuit (24) is also supplied with signals of other voices, such as the voice "fl", via the terminal (34a) and the switch S2m.

スイッチＳ１には、端子（３５ａ）を介して、レジスタ
ＲＡ　Ｍ　（１２）から制御データＦ門ＯＮ（ＦＭオン
）が供給されて、その接続状態が制御される。The switch S1 is supplied with control data F gate ON (FM ON) from the register RAM (12) via the terminal (35a) to control its connection state.

ピッチ変換回路（２３）の出力が乗ｎ器（２Ｇンに供給
されると共に、レジスタＲＡ　Ｍ　（１２）からの制御
データＥＮＶ　（エンヘロープ制御）及びＡＤＳＲ（へ
〇ＳＲ制御）が、それぞれ端子（３６ａ）及び（３７ａ
）　、制御回路（２７）及び（２８）と切換スイッチＳ
。とを経て乗算器（２６）に供給される。スイッチＳ３
□の接続状態は制御データＡＤＳＩ？の最−Ｌ位ビット
によって制御される。The output of the pitch conversion circuit (23) is supplied to the multiplier (2G), and the control data ENV (envelope control) and ADSR (to SR control) from the register RAM (12) are respectively supplied to the terminal (36a). ) and (37a
), control circuits (27) and (28) and changeover switch S
. and is supplied to the multiplier (26). switch S3
Is the connection status of □ control data ADSI? It is controlled by the L-most bit of .

なお、効果音源としてノイズを用いる場合、図示は省略
するが、例えばＭ系列のノイズ発生器の出力がピッチ変
換回路（２３）の出力と切り換えられて乗算器（２６）
に供給される。Note that when noise is used as a sound effect source, although not shown in the figure, for example, the output of an M-series noise generator is switched with the output of the pitch conversion circuit (23) and the multiplier (26)
supplied to

乗算器（２６）の出力が第２及び第３の乗算器（２９ｊ
）及び（２９ｒ）に共通に供給されると共に、レジスタ
ＲＡ　Ｍ　（１２）からの制御データＬＶＬ　（左音贋
）及びＲＶＬ　（右音量）が、それぞれ端子（３８ａ）
及び（３９ａ）を介し”乙乗算器（２９β）及び（２９
ｒ）に供給される。The output of the multiplier (26) is transmitted to the second and third multipliers (29j
) and (29r), and the control data LVL (left volume) and RVL (right volume) from the register RAM (12) are respectively supplied to the terminal (38a).
and (39a), ``B multiplier (29β) and (29
r).

乗算器（２６）の出力の瞬時値０ＵＴＸが、端子（４］
、ａ）を経て、レジスタＲＡ　Ｍ　（１２）に供給され
ると共に、信号処理部（２０Ｂ）の端子（３４ｂ）に供
給される。スイッチＳ３ａの出力の波高値ＥＮＶＸが、
端子（４２ａ）を経”ζ、レジスタＲＡ　Ｍ　（１２）
に供給される。The instantaneous value 0UTX of the output of the multiplier (26) is transferred to the terminal (4)
, a), the signal is supplied to the register RAM (12), and is also supplied to the terminal (34b) of the signal processing unit (20B). The peak value ENVX of the output of switch S3a is
Through terminal (42a), register RAM (12)
supplied to

また、破線で示すように、信号処理部（２０Ａ）の端子
（４１ａ）の出力を、信号処理部（２０Ｂ）の端子（３
６ｂ）に供給することもできる。Further, as shown by the broken line, the output of the terminal (41a) of the signal processing section (20A) is connected to the terminal (3) of the signal processing section (20B).
6b).

レジスタＲＡ　Ｍ　（１２）上の各制御データのマツプ
を次の第１表及び第２表に示す。Maps of each control data on register RAM (12) are shown in Tables 1 and 2 below.

第１表 第２表 第１表の制御データは各ボイス毎に用意される。Table 1 Table 2 The control data in Table 1 is prepared for each voice.

第２表の制御データは８ボイスに共通に用意される。ア
ドレスＯＤ以下の制御データは以下に説明する第２図に
関するものである。なお、各レジスタはそれぞれ８ビツ
トである。The control data in Table 2 is prepared in common for the 8 voices. The control data below address OD relates to FIG. 2, which will be explained below. Note that each register has 8 bits.

第２図において、（５０Ｌ）及び（５０１？）はそれぞ
れ左チャンネル及び右チャンネルの信号処理部であって
、第１図の信号処理部（２０Ａ）の第２の乗算器（２９
１）の出力が、端子ＴＬうを経て、左チヤンネル信号処
理部（５０Ｌ）の主加算器（５１ｍｌ）に直接に供給さ
れると共に、スイッチＳ４ａを介して、副加算器（５１
ｅｉ’）に供給され、第３の乗算器（２９ｒ）の出力が
、端子ＴＲ，を経て、右チヤンネル信号処理部（５０１
？）の主加算器（５１ｍｒ）に直接に供給されると共に
、スイッチＳＳａを介して、副加算器（５Ｌｅｒ）に供
給される。In FIG. 2, (50L) and (501?) are signal processing units for the left channel and right channel, respectively, and are the second multiplier (29) of the signal processing unit (20A) in FIG.
The output of 1) is directly supplied to the main adder (51 ml) of the left channel signal processing section (50L) via the terminal TL, and is also supplied to the sub adder (51 ml) via the switch S4a.
ei'), and the output of the third multiplier (29r) is supplied to the right channel signal processing unit (501
? ) is directly supplied to the main adder (51mr), and also supplied to the sub adder (5Ler) via the switch SSa.

以下同様に、ボイス″Ｂ−”Ｈの信号処理部（２０Ｂ）
〜（２０Ｈ）の各出力が左及び右チャンネルの信号処理
部（５０Ｌ）及び（５０１？）の各加′ｇ器（５１ｍｌ
）　、　（５１ｅＪ）及び（５１ｍｒ）　、　（５１ｅ
ｒ）に供給される。Similarly, the signal processing unit (20B) for voices "B-"H
Each output of ~ (20H) is connected to the left and right channel signal processing section (50L) and each adder (51ml?) of (501?).
) , (51eJ) and (51mr) , (51e
r).

両信号処理部（５０Ｌ）　、　（５０１？）の同じボイ
スに対応するスイッチＳ４ａ＋　　Ｓ　Ｓ、、ｉ　Ｓ　
４ｂ＋　　Ｓ　Ｓｂ・・・・Ｓ４．。Switches S4a+ S S, , i S corresponding to the same voice of both signal processing units (50L) and (501?)
4b+ S Sb...S4. .

ＳＳｈには、端子（６１ａ）　、　（６１ｂ）　＝　＝
　（６１ｈ）を介して、レジスタＲＡ　Ｍ　（１２）か
ら制御データＥ　ＯＮ、（エコーオンＬＥＯＮ、・・・
・ＥＯＮｈが供給され、それぞれ連動して開閉される。SSh has terminals (61a), (61b) = =
(61h), control data E ON, (echo on LEON, . . .
・EONh is supplied, and they are opened and closed in conjunction with each other.

この場合、ボイスｍＡの信号処理部（２ＯＡ）で上述し
た非音程成分の信号処理を行っているときには、スイッ
チ３４ｍ及びＳＳａは閉状態にならないように制御され
、非音程成分には残９音（エコー）が付加されないよう
にしである。In this case, when the signal processing unit (2OA) of voice mA is performing the signal processing of the non-pitch component described above, the switch 34m and SSa are controlled so as not to be in the closed state, and the remaining 9 notes ( echo) is not added.

主加算器（５１ｍＪ＞の出力が乗算器（５２）に供給さ
れると共に、レジスタＲＡ　Ｍ　（１２）からの制御デ
ータＭＶＬ　（主音量）が端子（６２）を介して乗算器
（５２）に供給され、乗算器（５２）の出力が加算器（
５３）に供給される。The output of the main adder (51mJ>) is supplied to the multiplier (52), and the control data MVL (main volume) from the register RAM (12) is supplied to the multiplier (52) via the terminal (62). The output of the multiplier (52) is sent to the adder (
53).

一方、副加算器（５１ｅｌ）の出力は、加算器（５４）
、外部ＲＡ　Ｍ　（１４）の左チャンネル・エコー制御
部（１４Ｅｊ’）及びバッファＲＡ　Ｍ　（５５）を介
して、例えば有限インパルス応答（ＦＩＲ）フィルタの
ようなデジタル低域フィルタ（５６）に供給される。エ
コー制御部（１４Ｅ　ｌ）には、端子（６３）及び（６
４）を介して、レジスタＲＡ　Ｍ　（１２）からの制御
データＥＳＡ　（エコースタートアドレス）及びＥＤＬ
　（エコーデイレイ）が供給される。On the other hand, the output of the sub adder (51el) is sent to the adder (54).
, via the left channel echo control (14Ej') of the external RAM (14) and the buffer RAM (55) to a digital low-pass filter (56), such as a finite impulse response (FIR) filter. Ru. The echo control unit (14E l) has terminals (63) and (6
4) via the control data ESA (echo start address) and EDL from register RAM (12).
(Echo Daylay) is supplied.

この場合、本例においては左右のチャンネルのエコー制
御部（１４Ｅｊり　、　（１４Ｅｒ）は、外部ＲＡＭ（
１／ｐ内に随時設定される。即ち、第４図に示す如（、
外部ＲＡＭ０４）の音源データ格納部（１４Ｖ）は使用
される音源により随時容置が変化する。このため、音源
データ及び制御データが記憶されていない空きエリア（
１４Ｚ）が使用状態により発生する。このとき、この空
きエリア（１４２）内に左右のチャンネルのエコー制御
部（１４ＥＪ）　、　（１４Ｅｒ）が設定される。ごの
エコー制御部（１４Ｅｊ）　、　（１４Ｅｒ）のスター
トアドレスは制御データＥＳＡで設定され、このスター
トアドレスからエコー制御部（１４Ｅｌ）　、　（１４
Ｅｒ）が続くアドレス量は、制御データＥＤＬで設定さ
れる。In this case, in this example, the left and right channel echo control units (14Ej, (14Er)
It is set at any time within 1/p. That is, as shown in Figure 4 (,
The location of the sound source data storage section (14V) of the external RAM 04) changes at any time depending on the sound source used. For this reason, an empty area where no sound source data or control data is stored (
14Z) occurs depending on the usage condition. At this time, left and right channel echo control units (14EJ) and (14Er) are set within this empty area (142). The start address of each echo control unit (14Ej), (14Er) is set by the control data ESA, and the echo control unit (14El), (14Er) is set from this start address.
The address amount followed by Er) is set by control data EDL.

このアドレス量を多く確保することで、遅延量が多く設
定でき、残響時間を長くできる。By securing a large amount of addresses, a large amount of delay can be set and the reverberation time can be lengthened.

低域フィルタ（５６）には、端子（６６）を介して、レ
ジスタＲＡ　Ｍ　（１２）から係数データＣ６−Ｃ１が
供給される。The low-pass filter (56) is supplied with coefficient data C6-C1 from the register RAM (12) via the terminal (66).

低域フィルタ（５６）の出力が、乗算器（５７）を介し
て加算器（５４）にフィードバックされると共に、乗算
器（５８）に供給される。両乗算器（５７）及び（５８
）には、それぞれ端子（６７）及び（６８）を介して、
レジスタＲＡ　Ｍ　（１２）からの制御データＥＦＢ　
（エコーフィードバック）及びＥＶＬ　（エコー音量）
が供給される。The output of the low-pass filter (56) is fed back to the adder (54) via the multiplier (57) and is also supplied to the multiplier (58). Both multipliers (57) and (58
) through terminals (67) and (68), respectively.
Control data EFB from register RAM (12)
(echo feedback) and EVL (echo volume)
is supplied.

乗算器（５８）の出力は、加算器（５３）に供給されて
、主加算器（５２）の出力と合成され、オーバサンプリ
ングフィルタ（５９）を介して、出力端子Ｌｏｕｔに導
出される。The output of the multiplier (58) is supplied to the adder (53), is combined with the output of the main adder (52), and is output to the output terminal Lout via the oversampling filter (59).

なお、第２図の外部ＲＡ　Ｍ　（１４ＥＪ）及び（１４
Ｅｒ）は、第１図の外部ＲＡＭ（１４ν）と同様に、そ
れぞれ前出第３図の外部ＲＡ　Ｍ　（１４）の一部分で
あるため、各ボイス毎及び各チャンネル毎に時分割で信
号の入出力が行われる。In addition, external RAM (14EJ) and (14EJ) in Figure 2
Similar to the external RAM (14ν) in FIG. 1, each of the external RAM (14ν) shown in FIG. Output is done.

また、第１図のバッファＲＡ　Ｍ　（２２）及び第２図
のバッファＲＡ　Ｍ　（５５）も、上述と同様に、時分
割で用いられる。Further, the buffer RAM (22) in FIG. 1 and the buffer RAM (55) in FIG. 2 are also used in a time-sharing manner as described above.

Ｇ３実施例の動作 次に、本発明の一実施例の動作について説明する。Operation of G3 embodiment Next, the operation of one embodiment of the present invention will be described.

音源データ格納部（１４Ｖ）には、例えばピアノ、サキ
ソホン、シンバル・・・・のような各種楽器の音源デー
タが０〜２５５の番号を付けて格納されておリ、ピアノ
等の非音程成分を有する音源データは、非音程成分と音
程成分とで異なる番号を付けて格納される。そして、音
源選択データＳＲＣっ〜５によって選択された８個の音
源データが、各ボイスの信号処理部（２０Ａ）〜（２０
Ｈ）において、時分割でそれぞれ所定の処理を施される
。The sound source data storage unit (14V) stores sound source data for various musical instruments, such as piano, saxophone, cymbal, etc., numbered from 0 to 255. The sound source data having the sound source data is stored with different numbers assigned to non-pitch components and pitch components. Then, the eight sound source data selected by the sound source selection data SRC~5 are processed by the signal processing units (20A)~(20A) for each voice.
In H), predetermined processing is performed on each in a time-sharing manner.

本実施例において、サンプリング周波数ｆ、は例えば４
４．１ｋｌｌｚに選定され、１サンプリング周期（１／
　ｆ　ｓ）内に８ボイス及び２チヤンネルで例えば合計
１２８サイクルの演算処理が行なわれる。１演算サイク
ルは例えば１７０ｎＳｅｃとなる。In this embodiment, the sampling frequency f is, for example, 4
4.1 kllz, one sampling period (1/
For example, a total of 128 cycles of arithmetic processing are performed for 8 voices and 2 channels within fs). One calculation cycle is, for example, 170 nSec.

本実施例において、各ボイスの発音の開始（キーオン）
と停止（キーオフ）とを示すスイッチＳ　Ｉ　Ｍ　””
　Ｓ　１１．の制御は、通常とは異なり、別々のフラグ
を用いて行なわれる。即ち、制御データＫＯＮ（キーオ
ン）及びＫＯＦ　（キーオフ）が別々に用意される。再
制御データはそれぞれ８ビツトであって、別々のレジス
タに書き込まれる。各ビットＤ０〜Ｄ、が各ボイスｌ　
Ａ　、　Ｎ　Ｈのキーオン、キーオフにそれぞれ対応す
る。In this example, the start of each voice's sound (key on)
and stop (key off) switch SIM ””
S 11. Control is performed using separate flags, which is different from normal control. That is, control data KON (key on) and KOF (key off) are prepared separately. Each recontrol data is 8 bits and written to separate registers. Each bit D0 to D is each voice l
Corresponds to key-on and key-off of A and NH, respectively.

これにより、使用者（音楽ソフト製作者）はキーオン、
キーオフしたいボイスだけにフラグ“１”を立てればよ
く、従来のように、例えば個々の音符ごとに、変更しな
いビットを一旦バックァレジスタに書き込むプログラム
を作製するという煩わしい作業が必要なくなる。This allows the user (music software producer) to turn on the key,
All you have to do is set a flag to "1" only for the voice you want to key off, eliminating the need for the conventional process of creating a program that temporarily writes bits that will not be changed for each individual note into a backup register.

そして本実施例において、非音程成分と音程成分とに分
けられた音源データを再生する際には、まず非音程成分
のデータをＲＡ　Ｍ　（１４ν）より読出し、ＩＩＡの
ボイスの信号処理部（２ＯＡ）のスイッチＳＩｍを制御
して、第５図Ａに示す如く、このＩＩへのボイスで非音
程成分ａの信号処理を行う。そして、この非音程成分ａ
のデータがＲＡ　Ｍ　（１４Ｖ）より全て読出されると
、これに続いた音程成分の１周期だけのデータを繰返し
読出し、”Ｂ−”ｉ（のいずれかの空いているボイスの
信号処理部（２０Ｂ）〜（２０Ｂ）のスイッチＳ　１１
＋〜Ｓ　ｌｈを制御して、このＩＩ　Ｂ　、Ｉ　ｌ（の
いずれかのボイスで音程成分の信号処理を行う。例えば
”Ｂのボイスの信号処理部（２０Ｂ）が空いているとす
ると、第５図Ｂに示す如く、この信号処理部（２０Ｂ）
で非音程成分ａに続いた音程成分すの信号処理を行う。In this embodiment, when reproducing the sound source data divided into non-pitch components and pitch components, the data of the non-pitch components is first read out from the RAM (14ν), and then the data of the non-pitch components are read out from the RAM (14ν), ), as shown in FIG. 5A, signal processing of the non-pitch component a is performed with the voice to this II. And this non-pitch component a
When all of the data for "B-"i (is read out from RAM (14V)), the data for only one period of the pitch component that follows is read out repeatedly, and the signal processing section (of any vacant voice of "B-"i) is 20B) to (20B) switch S11
+~Slh is controlled to perform pitch component signal processing on either voice IIB or Il.For example, if the signal processing section (20B) for voice "B" is vacant, As shown in Figure 5B, this signal processing section (20B)
Then, signal processing is performed on the pitch component A following the non-pitch component A.

このときには、音程成分すはピッチ変換回路（２３）で
所定のピッチのデータに変換処理される。At this time, the pitch component is converted into data of a predetermined pitch by the pitch conversion circuit (23).

そして、この非音程成分ａと音程成分すとよりなる楽器
音を再生中に、例えば同じ楽器の異なる高さの音を再生
して重音にするときには、第５図Ａに示す如く、非音程
成分ａと同じ非音程成分ａ′をＲＡ　Ｍ　（１４Ｖ）よ
り読出し、′Ａのボイスの信号処理部（２ＯＡ）で信号
処理を行う。そして、このときには音程成分すがＢのボ
イスで信号処理中なので非音程成分ａ′に続いた音程成
分ｂ′は、他の空いたボイス、例えば第５図Ｃに示す如
く、ＩＣのボイスの信号処理部（２０Ｃ）で信号処理を
行う。このときには、ピッチ変換回路（２３）で音程成
分すとは異なる音程にピッチ変換される。そして、夫々
の音は左右のチャンネルの信号処理部（５０Ｌ）（５０
Ｒ）の主加算器（５１ｍｌ）　、　（５１ｍｒ）又は副
加算器（５１ｅｊり　、　（５１ｅｒ）で加算され、２
重音となって再生される。Then, while reproducing an instrument sound that is composed of the non-pitch component a and the pitch component, for example, when reproducing sounds of the same instrument with different pitches to make a double tone, the non-pitch component The non-pitch component a', which is the same as a, is read out from RAM (14V) and subjected to signal processing in the signal processing section (2OA) of the voice 'A'. At this time, since the pitch component B' is being processed as a signal, the pitch component b' following the non-pitch component a' is the signal of the IC voice, for example, as shown in FIG. 5C. A processing unit (20C) performs signal processing. At this time, the pitch conversion circuit (23) converts the pitch to a pitch different from the pitch component. Each sound is processed by a signal processing unit (50L) (50L) for the left and right channels.
R)'s main adder (51ml), (51mr) or sub adder (51ej, (51er)), and 2
It is played with heavy sound.

そして、本実施例では”Ａ−”Ｈの８ボイスを時分割で
信号処理するため、ピンチ変換回路（２３）においては
、前後各４サンプルの入力データに基いて補間演算、即
ちオーバーサンプリングを行ない、入力データと同一の
サンプリング周波数ｆｓでピンチ変換を行っている。所
望のピッチは制御データＰ（１１）及びＰ　（Ｌ）で表
わされる。In this embodiment, in order to time-divisionally process the 8 voices "A-"H, the pinch conversion circuit (23) performs interpolation calculation, that is, oversampling, based on the input data of 4 samples each before and after. , the pinch transformation is performed at the same sampling frequency fs as the input data. The desired pitch is represented by control data P(11) and P(L).

なお、このＰ　（Ｌ）の下位ビットを０にすれば、補間
データの不均一な間引きを回避することができて、ピッ
チの細かい揺らぎが発生せず、高品質の再生音が得られ
る。Note that by setting the lower bit of P (L) to 0, non-uniform thinning of the interpolated data can be avoided, fine pitch fluctuations will not occur, and high-quality reproduced sound can be obtained.

端子（３５ａ）からの制ｔ’ｌｕデータＦＭＯＭにより
、スイッチＳｔｍが閉成されると、前述のように端子（
３４ａ）に供給される、例えばボイス”Ｈの音声信号デ
ータがピッチ制御データＰ　（Ｈ）　、　Ｐ　（Ｌ）に
代入されたようになって、ボイスＩＩへの音声信号が周
波数変ＡＣＦＭ）される。When the switch Stm is closed by the control t'lu data FMOM from the terminal (35a), the terminal (35a) is closed as described above.
34a), for example, the audio signal data of voice "H" is substituted into pitch control data P (H), P (L), and the audio signal to voice II is frequency-modified (ACFM). .

これにより、変調信号が例えば数ヘルツの超低周波の場
合は被変調信号にビブラートがかかり、可聴周波の変調
信号の場合は被変調信号の再生音の音色が変化して、特
別に変調専用の音源を設けずとも、サンプラ方式でＦＭ
音源が得られる。As a result, if the modulating signal is an extremely low frequency of several hertz, vibrato is applied to the modulated signal, and if the modulating signal is an audio frequency, the timbre of the reproduced sound of the modulated signal changes, and a special FM using sampler method without installing a sound source
You can get the sound source.

なお、制御■データＦＭＯＮは、前述のＫＯＮと同様に
８ビツトのレジスタに書き込まれ、各ビットＤ０〜Ｄ、
がボイスｍＡ〜″Ｈにそれぞれ対応する。Note that the control data FMON is written in an 8-bit register similarly to the above-mentioned KON, and each bit D0 to D,
correspond to voices mA to ″H, respectively.

乗算器（２６）においては、制御データＥＮＶ及びＡＤ
ＳＲに基いて、ピッチ変換回路（２３）の出力信号のレ
ベルが時間的に制御される。In the multiplier (26), control data ENV and AD
Based on SR, the level of the output signal of the pitch conversion circuit (23) is temporally controlled.

即ち、制御データＡＤＳＲのＭ　Ｓ　Ｂが“１゛°の場
合、スイッチＳ。は図示の接続状態となってＡＤＳＲ制
御が行なわれ、制御データＡＤＳＲのＭ　Ｓ　Ｂが“０
゛の場合にはスイッチ３３ｍが図示とは逆の接続状態と
なってフェーディング等のエンベロープ制？ＩＩ＋が行
なわれる。That is, when the MS B of the control data ADSR is "1", the switch S is in the connected state shown in the figure and ADSR control is performed, and the MS B of the control data ADSR is "0".
In this case, the switch 33m is connected in the opposite way to that shown in the diagram, causing an envelope system such as fading? II+ is performed.

このエンベロープ制御は、制御データＥＮＶの上位３ビ
ツトにより、直接指定、直線または折線フェードイン、
直線または指数フェードアウトの５モードを選択するこ
とができ、各モードの初期値には現在の波高値が採用さ
れる。This envelope control can be directly specified, linear or broken line fade-in, or
Five modes can be selected: linear or exponential fade-out, and the current peak value is adopted as the initial value for each mode.

また、ＡＤＲ３制御の場合、信号レベルは、アクツク区
間でのみ直線的に土兄し、デイケイ、サスティン及びリ
リースの３区間では指数的に下降する。Further, in the case of ADR3 control, the signal level decreases linearly only in the active section, and decreases exponentially in the three sections of decay, sustain, and release.

そして、フェードイン及びフェードアラ〔の時間長は、
制御データＥＮＶの下位５ビツトで指定されるパラメー
タ値に応じて各モート毎に適宜に設定される。And the time length of fade-in and fade-a-ra is
It is set appropriately for each mote according to the parameter value specified by the lower 5 bits of the control data ENV.

同様に、アタック及びサスティンの時間長は制御データ
ＡＤＳＲ（２）の上位及び下位の各４ビツトで指定され
るパラメータ値に応じて設定され、サスティンレベルと
、デイケイ及びリリースの時間長とは、制御データΔｏ
ｓＲ（１）の各２ビツトで指定されるパラメータ値に応
して設定される。Similarly, the attack and sustain time lengths are set according to the parameter values specified by the upper and lower 4 bits of control data ADSR (2), and the sustain level and decay and release time lengths are Data Δo
It is set according to the parameter value specified by each 2 bits of sR(1).

本実施例では、演算回数を減するため、上述のように、
ＡＤＳＲモードのアタック区間において、信号レベルが
直線的に上昇するようになっているが、へ〇ＳＲモード
をエンベロープモードに切１Ｍえ、アタック区間に折線
フェードインモードを対応させると共に、デイケイ、サ
スティン及びリリースの３区間に指数フェードアウトモ
ードを対応させて、より自然なＡＤＳＲ制御をマニュア
ルに行なうことができる。In this embodiment, in order to reduce the number of calculations, as described above,
In the attack section of ADSR mode, the signal level increases linearly. By making the three release sections correspond to the exponential fade-out mode, more natural ADSR control can be performed manually.

また、乗算２３（２６）の信号出力及びエンベロープ：
ｎｌＪ　御入力をそれぞれ端子（４１ａ）及び（４２ａ
）からレジスタＲＡ　Ｍ　（１２）に供給し、サンプル
周期ごとに書き換えるごとにより、例えば同じ楽器の音
源データからそれぞれピッチが大きく異なる複数の音声
信号を得るような場合、所定ＡＤＳＲパターンと異なる
任意のエンベロープ特性の音声信号が得られる。Also, the signal output and envelope of multiplication 23 (26):
nlJ input to terminals (41a) and (42a), respectively.
) to the register RAM (12) and is rewritten every sample period. For example, when obtaining multiple audio signals with greatly different pitches from the same instrument's sound source data, an arbitrary envelope different from the predetermined ADSR pattern can be used. A characteristic audio signal is obtained.

第２図の信号処理部（５０Ｌ）及び（５０Ｊ？）におい
ては、スイッチＳ　４ｍ＋　Ｓｓａ　；　〜Ｓｇｈ＋　
Ｓｓｈが端子（６１ａ）〜（６１ｈ）からの制御データ
ＥＯＮ（ＥＯＮ、　〜ＥＯＮｈ）によりそれぞれ閉成さ
れて、エコーをかけるべきボイスが選択される。制御デ
ータＥＯＮは前出第２表に示すように、８ビツトのレジ
スタに書き込まれる。In the signal processing section (50L) and (50J?) in FIG. 2, the switch S 4m+ Ssa ; ~Sgh+
Ssh is closed by control data EON (EON, -EONh) from terminals (61a) to (61h), and a voice to be echoed is selected. The control data EON is written into an 8-bit register as shown in Table 2 above.

副加算器（５１ｅ７）から出力される各ボイスに付与さ
れるエコーの遅延時間は、端子（６４）からエコー制御
部（１４εｌ）に供給される制御データＥＤＬによって
、例えば０〜２５５ｍ５ｅｃの範囲で左右のチャンネル
で等しく指定される。また、先行及び後続エコーの振幅
比は、端子（６７）から乗算器（５７）に供給される、
符号付８ピントの制御データＥＦＢにより左右のチャン
ネルで同相に設定される。The delay time of the echo given to each voice output from the sub adder (51e7) can be varied from left to right in the range of 0 to 255 m5ec, for example, depending on the control data EDL supplied from the terminal (64) to the echo control unit (14εl). is specified equally by the channels. Further, the amplitude ratio of the preceding and following echoes is supplied from the terminal (67) to the multiplier (57).
The left and right channels are set to be in the same phase by signed 8-pin control data EFB.

なお、端子（６３）からの制御データＥＳＡは、外部Ｒ
Ａ　Ｍ　（１４）のうち、エコー制御に用いる部分の先
頭アドレスの上位８ビツトを与える。Note that the control data ESA from the terminal (63) is
Of A M (14), the upper 8 bits of the start address of the part used for echo control are given.

また、ＦＩＲフィルタ（５６）には、端子（６６）から
符号付８ビツトの係数００〜Ｃ１が供給されて、聴感上
、自然なエコー音が得られるように、フィルタ（５６）
の通過特性が設定される。Further, the FIR filter (56) is supplied with signed 8-bit coefficients 00 to C1 from the terminal (66), so that the filter (56)
The passage characteristics of are set.

上述のようにして得られたエコー信号は、乗算器（５８
）において制御データＥＶＬを乗算されて、乗算器（５
２）において制御データＭＶＬを乗算された主音声信号
と加算器（５３）で合成される。両制御データＭＶＬ及
びＥＶＬは、いずれも符号なし８ビツトであって、相互
に独立であり、左右のチャンネルについてもそれぞれ独
立である。The echo signal obtained as described above is processed by a multiplier (58
) is multiplied by the control data EVL in the multiplier (5
In step 2), the main audio signal multiplied by the control data MVL is synthesized by an adder (53). Both control data MVL and EVL are unsigned 8 bits and are mutually independent, and the left and right channels are also independent.

これにより、主音声信号、エコー信号をそれぞれ独立に
レベル制御することができて、原音響空間をイメージさ
せるような、臨場感に冨む再生音場を得ることができる
。Thereby, the levels of the main audio signal and the echo signal can be controlled independently, and it is possible to obtain a reproduced sound field rich in sense of presence that gives an image of the original sound space.

このように本例の電子楽器によると、フォルマン１−成
分としての非音程成分を、Ａのボイスの信号処理部（２
０＾）で信号処理を行うようにし、音程成分を”Ｂ−”
Ｈのいずれかの空いたボイスの信号処理部（２０Ｂ）〜
（２０Ｈ）で信号処理を行うようにしたことで、８ボイ
スで最大７重音までの非音程成分を含むサンプラ音源に
よる良好な楽器音の再生が行われる。このため、１音毎
に非音程成分と音程成分との２ボイスを割合でる場合に
比べ、少ないボイス数でより多くの多重音の再生ができ
るようになる。In this way, according to the electronic musical instrument of this example, the non-pitch component as the Forman 1-component is processed by the signal processing section (2) of the voice A.
0^), and the pitch component is set to "B-".
Signal processing unit (20B) for any vacant voice of H
By performing the signal processing in (20H), good musical instrument sounds are reproduced by the sampler sound source that includes eight voices and non-pitch components of up to seven overtones. Therefore, more multiple tones can be reproduced with a smaller number of voices than when two voices, a non-pitch component and a pitch component, are produced for each note.

そして本例においては、信号処理部（５０Ｌ）　、　（
５０Ｒ）での残響音付加処理を行うときに、デジタル音
声信号の遅延処理を、音源データ格納用の外部ＲＡＭＱ
４）の空きエリアを使用して行うようにしたので、外部
ＲＡＭ０４）が有効に使用されて使用効率が向上し、遅
延処理用の専用のＲＡＭが不要になる。このため、本例
の音声信号発生装置は少ないメモリで構成でき、回路構
成が簡単になる。In this example, the signal processing unit (50L), (
50R), delay processing of digital audio signals is performed using external RAMQ for storing sound source data.
Since the empty area 4) is used for this process, the external RAM 04) is used effectively, improving usage efficiency and eliminating the need for a dedicated RAM for delay processing. Therefore, the audio signal generating device of this example can be configured with less memory, and the circuit configuration can be simplified.

なお、音源データ格納部（１４Ｖ）の容量の増大に従っ
て、遅延処理用のエコー制御部＜１４Ｅｌ）　、　（１
４Ｅｒ）が設定できる容量は少なくなるが、音源ＲＯＭ
（１）に記憶させる音楽ソフトを製作する際に、音源デ
ータ格納部（１４Ｖ）とエコー制御部（１４Ｅｊ２）　
、　（１４Ｅｒ）との合計の容量が外部ＲＡＭＱ４）の
総記憶容量を越えないように考慮すれば良い。Note that as the capacity of the sound source data storage unit (14V) increases, the echo control unit for delay processing <14El), (1
4Er), the capacity that can be set is smaller, but the sound source ROM
When producing music software to be stored in (1), the sound source data storage unit (14V) and echo control unit (14Ej2)
, (14Er) so that the total capacity does not exceed the total storage capacity of the external RAM Q4).

なお、本発明は上述実施例に限らず、本発明の要旨を逸
脱することなく、その他種々の構成が取り得ることは勿
論である。Note that the present invention is not limited to the above-described embodiments, and it goes without saying that various other configurations may be adopted without departing from the gist of the present invention.

Ｈ発明の効果 本発明のデジタル音声信号発生装置によると、残響音付
加のための遅延処理を行う専用のメモリが不要で、装置
の構成が簡単になる利益がある。H Effects of the Invention According to the digital audio signal generating device of the present invention, there is no need for a dedicated memory for performing delay processing for adding reverberant sound, and there is an advantage that the configuration of the device is simplified.

【図面の簡単な説明】[Brief explanation of drawings]

第１図及び第２図は本発明のデジタル音声信号発生装置
の一実施例の要部の構成を示すブロック図、第３図は本
発明の一実施例の全体の構成を示すブロック図、第４図
及び第５図は夫々第１図例の説明に供する路線図、第６
図はサンプラ音源の説明に供する路線図である。 （ｌＯ）はデジタル信号処理装置、（１２）はレジスタ
ｒマＡＭ、０４）は外部ＲＡＭ、（１４Ｖ）は音源デー
タ格納部、（１４Ｅｌ）　、　（１４Ｅｒ）はエコー制
御部、（２〇八）、（２０Ｂ）・・・・（２０１）　、
　（５０Ｌ）　、　（５０Ｒ）は信号処理部、（２２）
はＲＡＭ、（２３）はピッチ変換回路、（２４）　、　
（２７）　、　（２８）は制御回路、（２６）　、　（
２９７）　、　（２９ｒ）　、　（５２）　、　（５７
）　、　（５８）　、　（７１）は乗算器、（５１ｍＪ
）　、　（５１ｍｒ）は主加算器、（５１ｅｊ）。 （５１ｅｒ）は副扉算器である。1 and 2 are block diagrams showing the configuration of essential parts of an embodiment of the digital audio signal generating device of the present invention, and FIG. 3 is a block diagram showing the overall configuration of an embodiment of the present invention. Figures 4 and 5 are route maps for explaining the example in Figure 1, and Figure 6 is a route map for explaining the example in Figure 1, respectively.
The figure is a route map for explaining the sampler sound source. (lO) is a digital signal processing device, (12) is a register RAM, 04) is an external RAM, (14V) is a sound source data storage unit, (14El), (14Er) are an echo control unit, (208) , (20B)...(201) ,
(50L) and (50R) are signal processing units, (22)
is RAM, (23) is pitch conversion circuit, (24),
(27) and (28) are control circuits, (26) and (
297), (29r), (52), (57
), (58), (71) are multipliers, (51mJ
), (51mr) is the main adder, (51ej). (51er) is a sub-door calculator.

Claims (1)

【特許請求の範囲】[Claims] デジタル音声信号を記憶する記憶手段と、該記憶手段よ
りのデジタル音声信号の読出しを制御する制御手段と、
該制御手段により読出されたデジタル音声信号の所定の
音声合成処理を行う信号処理手段と、上記制御手段及び
上記信号処理手段での音声合成処理に使用する一時記憶
手段とを有し、上記信号処理手段で上記音声合成処理を
行ったデジタル音声信号に残響音を付加するとき、上記
一時記憶手段の空きエリアを使用して遅延処理を行うよ
うにしたことを特徴とするデジタル音声信号発生装置。a storage means for storing a digital audio signal; a control means for controlling reading of the digital audio signal from the storage means;
The signal processing means performs a predetermined speech synthesis process on the digital audio signal read out by the control means, and the temporary storage means is used for the speech synthesis process in the control means and the signal processing means. A digital audio signal generation device, characterized in that when adding reverberation sound to the digital audio signal subjected to the audio synthesis processing by the means, a vacant area of the temporary storage means is used to perform delay processing.