JPH02128540A - Method and system for data communication - Google Patents
Method and system for data communicationInfo
- Publication number
- JPH02128540A JPH02128540A JP63282882A JP28288288A JPH02128540A JP H02128540 A JPH02128540 A JP H02128540A JP 63282882 A JP63282882 A JP 63282882A JP 28288288 A JP28288288 A JP 28288288A JP H02128540 A JPH02128540 A JP H02128540A
- Authority
- JP
- Japan
- Prior art keywords
- address
- data
- common
- devices
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 title claims abstract description 20
- 238000000034 method Methods 0.000 title claims description 9
- 230000008676 import Effects 0.000 claims description 5
- 238000001514 detection method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 10
- 230000005540 biological transmission Effects 0.000 description 5
- 240000002853 Nelumbo nucifera Species 0.000 description 1
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 1
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Landscapes
- Information Transfer Systems (AREA)
- Small-Scale Networks (AREA)
Abstract
Description
【発明の詳細な説明】
「産業上の利用分野」
この発明は、例えば、共通バスに複数の機器か接続され
る通信システムにおいて、すべての機器に一斉に同一デ
ータの伝送を行う場合に用いて好適なデータ通信方法お
よびそのシステムに関する。[Detailed Description of the Invention] "Industrial Application Field" This invention can be used, for example, to transmit the same data to all devices at the same time in a communication system where multiple devices are connected to a common bus. The present invention relates to a preferred data communication method and system.
「従来の技術」
第３図に示すように、共通バス１に複数の機器２−１〜
２−〇が接続される通信システムが種々開発され、広く
用いられている。この場合の各機器は、例えば第４図に
示すように構成されている。"Prior art" As shown in Figure 3, multiple devices 2-1 to 2-1 are connected to a common bus 1.
Various communication systems to which 2-0 are connected have been developed and are widely used. Each device in this case is configured as shown in FIG. 4, for example.
第４図において、６はバスインターフェイスであり、バ
ス１の使用情況検出、バス１からのデータの取り込み、
バス１へのデータの送出等を行うもの、である。ここで
、第５図にバスインターフェイス６の構成を示す。図示
のように、バスインターフェイス６は、インターフェイ
ス部２８とプロトコル処理部２７とから構成されている
。インターフェイス部２８における１２は、バスレシー
バてあり、バス１上のデータを取り込んで衝突検出回路
１３、受信フィルタ１４およびアイドル状態検出回路１
５に供給する。アイドル状態検出回路１５は、バス１の
空き状態を検出する回路であり、タイミング発生回路１
６が発生するタイミング信号Ｓｔに同期して検出動作を
行う。そして、空き状態が検出された場合は、アイドル
検出信号Ｓ１をプロトコル処理部２７に供給する。受信
フィルタ１４は受信信号を通過させるフィルタであり、
タイミング信号Ｓｔに同期して動作する。この受信フィ
ルタを通過した受信データＲＤは、プロトコル処理部２
７に供給される。衝突検出回路１３は、プロトコル処理
部２７を介して供給される送信データＴＤとバスレシー
バ１２から供給される受信信号ＲＤの双方を監視するこ
とにより、衝突を検出する回路であり、衝突が検出され
た場合は、衝突発生信号ＳＯをプロトコル処理部２７に
供給する。プロトコル処理部２７は、衝突検出信号ＳＯ
が供給された場合は、送信処理を停止する。また、衝突
検出回路１３は、衝突が検出されない場合は、プロトコ
ル処理部２７を介して供給される送信データＴＤをバス
トライバ１１を介してハス１に送出する。プロトコル処
理部２７は、アイドル検出信号Ｓ１、衝突発生信号ＳＯ
を参照しながら、送信データＴＤを所定のプロトコルに
従って衝突検出回路１３に供給するとともに、受信フィ
ルタ１４から供給される受信データＲＤを所定のプロト
コルに従って処理した後に後段の回路へ出力する。In FIG. 4, 6 is a bus interface, which detects the usage status of bus 1, takes in data from bus 1,
This is a device that sends data to bus 1, etc. Here, the configuration of the bus interface 6 is shown in FIG. As shown in the figure, the bus interface 6 includes an interface section 28 and a protocol processing section 27. Reference numeral 12 in the interface section 28 is a bus receiver, which receives data on the bus 1 and sends it to the collision detection circuit 13, reception filter 14, and idle state detection circuit 1.
Supply to 5. The idle state detection circuit 15 is a circuit that detects the idle state of the bus 1, and is a circuit that detects the idle state of the bus 1.
The detection operation is performed in synchronization with the timing signal St generated by 6. If an idle state is detected, an idle detection signal S1 is supplied to the protocol processing section 27. The reception filter 14 is a filter that passes the reception signal,
It operates in synchronization with the timing signal St. The received data RD that has passed through this reception filter is processed by the protocol processing unit 2.
7. The collision detection circuit 13 is a circuit that detects a collision by monitoring both the transmission data TD supplied via the protocol processing unit 27 and the reception signal RD supplied from the bus receiver 12. If so, a collision occurrence signal SO is supplied to the protocol processing section 27. The protocol processing unit 27 receives a collision detection signal SO.
is supplied, stop the transmission process. Further, if no collision is detected, the collision detection circuit 13 transmits the transmission data TD supplied via the protocol processing section 27 to the lotus 1 via the bus driver 11. The protocol processing unit 27 receives an idle detection signal S1 and a collision occurrence signal SO.
While referring to , the transmission data TD is supplied to the collision detection circuit 13 according to a predetermined protocol, and the reception data RD supplied from the reception filter 14 is processed according to a predetermined protocol and then output to a subsequent circuit.
次に、第４図示に示す７は装置各部を制御するマイクロ
コンピュータであり、バスインターフェイス６との間に
おいてデータの授受を行う。８はデイスプレィであり、
マイクロコンピュータ７の制御の下に各種の表示を行う
。９はキースイッチであり、マイクロコンピュータ７に
対して、各種動作、処理を指示する。１０はカセットデ
ツキであり、マイクロコンピュータ７の制御の下に、テ
ープの再生、停止、巻き戻し、早送り等を行う。Next, reference numeral 7 shown in the fourth diagram is a microcomputer that controls each part of the device, and sends and receives data to and from the bus interface 6. 8 is a display;
Various displays are performed under the control of the microcomputer 7. A key switch 9 instructs the microcomputer 7 to perform various operations and processes. Reference numeral 10 denotes a cassette deck, which plays, stops, rewinds, fast-forwards, etc. the tape under the control of the microcomputer 7.
上述した通信システムにおいては、各機器に固有のアド
レスが設定され、通信は相手機器のアドレスを指定する
ことによって行われる。すなわち、プロトコル処理部２
７内には、第６図に示す処理回路が設けられており、図
示のアドレスデコーダ１８内に機器固有のアドレスが書
き込まれている。In the communication system described above, a unique address is set for each device, and communication is performed by specifying the address of the other device. That is, the protocol processing unit 2
7 is provided with a processing circuit shown in FIG. 6, and an address unique to the device is written in the address decoder 18 shown.
そして、バス１上に送出されるメツセージの構成は、例
えば、第７図に示すようになっている。この図において
、ＭＡは発信元を示すマスターアドレス、ＳＡは送信先
の機器の固有アドレスを示すスレーブアドレス、ＤＤは
伝送すべきデータであり、ＳＴはスタートビットである
。そして、第６図に示すアドレスデコーダ１８において
は、受信データＲＤ中のスレーブアドレスＳＡが固有ア
ドレスと一致しているか否かが判定され、一致している
場合にはアンドゲート１９を開状態にし、不一致の場合
にはアンドゲート１９を閉状態にする。The structure of the message sent on the bus 1 is, for example, as shown in FIG. In this figure, MA is a master address indicating a source, SA is a slave address indicating a unique address of a destination device, DD is data to be transmitted, and ST is a start bit. Then, in the address decoder 18 shown in FIG. 6, it is determined whether the slave address SA in the received data RD matches the unique address, and if they match, the AND gate 19 is opened, If they do not match, the AND gate 19 is closed.
この結果、バス１に接続されている各機器は、自己のア
ドレスとメツセージ中のスレーブアドレスＳＡとが一致
した場合のみ当該データを自己あてのデータであると判
断して以後の処理を行う。As a result, each device connected to the bus 1 determines that the data is addressed to itself and performs subsequent processing only when its own address matches the slave address SA in the message.
また、第８図に示すように、バス１にデータリンクコン
トローラ４０，４１．４２が接続され、これらのコント
ローラとマイクロコンピュータ４５．４６．４７が各々
接続されるシステムにおいても、上記と同様になってい
る。すなわち、各データリンクコントローラ４０，４１
．４２内に、固有のアドレスを記憶するアドレス記憶部
４０ａ。Further, as shown in FIG. 8, in a system in which data link controllers 40, 41, 42 are connected to bus 1, and these controllers and microcomputers 45, 46, 47 are respectively connected, the same thing as above is performed. ing. That is, each data link controller 40, 41
．． 42, an address storage section 40a that stores a unique address.
４１ａ、４２ａが設けられており、このアドレス記憶部
４０ａ、４１ａ、４２ａ内に記憶されたアドレスとメツ
セージ中のスレーブアドレスＳＡが一致したときのる、
自己のデータとして取り込むようになっている。41a, 42a are provided, and when the address stored in these address storage units 40a, 41a, 42a matches the slave address SA in the message,
It is now imported as its own data.
「発明が解決しようとする課題」
ところで、上述した従来のデータ通信システムにおいて
は、全ての機器に対し同一のデータを送出する場合は、
スレーブアドレス逐次切換ながら、相手機器の数だけ送
信を繰り返す必要がある。このため、従来のデータ通信
システムにおいては、同一データの通信に際し、処理時
間が極めて長くかかるという欠点があった。"Problem to be Solved by the Invention" By the way, in the conventional data communication system mentioned above, when sending the same data to all devices,
It is necessary to repeat transmission as many times as there are destination devices while switching slave addresses sequentially. For this reason, conventional data communication systems have had the disadvantage that processing time is extremely long when communicating the same data.
この発明は、上述した事情に鑑みてなされたもので、共
通バスに接続されている各機器に同一データを送出する
際の処理時間を極めて短（することかできるデータ通信
方法およびそのシステムを提供することを目的としてい
る。The present invention was made in view of the above-mentioned circumstances, and provides a data communication method and system that can extremely shorten the processing time when transmitting the same data to each device connected to a common bus. It is intended to.
「課題を解決するための手段」
上記課題を解決するために、請求項１にかかる発明にあ
っては、共通ハスに接続される各機器内に各機器固有の
アドレスおよび各機器に共通のアドレスの双方を設定し
、前記各機器は共通バス上のデータが自己の固有アドレ
スを含む場合および共通アドレスを含む場合において当
該データを内部に取り込んで処理することを特徴として
いる。"Means for Solving the Problem" In order to solve the above problem, in the invention according to claim 1, an address unique to each device and an address common to each device are provided in each device connected to a common lot. Each device is characterized in that when the data on the common bus includes its own unique address and when the data includes a common address, the devices internally take in the data and process it.
また、請求項２にかかる発明にあっては、複数の機器か
共通バスに接続されているデータ通信システムにおいて
、前記各機器は固有のアドレスを記憶する固有アドレス
記憶部と、共通のアドレスを記憶する共通アドレス記憶
部と、共通バス上のデータに含まれるアドレスが前記固
有アドレス記憶部内のアドレスまたは前記共通アドレス
記憶部内のアドレスのいずれかに一致しているときに当
該データの取り込みを許可するデータ取込許可部とを具
備している。Further, in the invention according to claim 2, in a data communication system in which a plurality of devices are connected to a common bus, each device has a unique address storage unit that stores a unique address, and a unique address storage unit that stores a common address. a common address storage unit that stores data on the common bus; and data that permits the capture of data when an address included in the data on the common bus matches either an address in the unique address storage unit or an address in the common address storage unit. It is equipped with an import permission section.
「作用」
データが共通アドレスを伴ってバス上に送出されると、
通信相手となる全ての機器が一斉に」−記データを取り
込むため、同一データを各機器に供給する処理が１回で
済み、その処理時間が極めて短縮される。``Effect'' When data is sent on the bus with a common address,
Since all devices serving as communication partners take in the data at the same time, the process of supplying the same data to each device only needs to be done once, and the processing time is extremely shortened.
「実施例」
以下、図面を参照してこの発明の実施例について説明す
る。"Embodiments" Hereinafter, embodiments of the present invention will be described with reference to the drawings.
第１図は、この発明の一実施例における要部の構成を示
すブロック図である。なお、この実施例における他の部
分の構成は、第３図〜第５図に示す従来の通信システム
と同様である。FIG. 1 is a block diagram showing the configuration of main parts in an embodiment of the present invention. Note that the configuration of other parts in this embodiment is similar to the conventional communication system shown in FIGS. 3 to 5.
第１図はプロトコル処理部２７内に設けられる処理回路
であり、従来例の第６図に示す回路に対応する部分であ
る。この処理回路が従来のものと異なるのは、アドレス
デコーダ２１が設けられている点と、アドレスデコーダ
１８と２１の各出力の論理和を取るオアゲート２２が設
けられている点である。また、アンドゲート１９の開閉
は、オアゲート２２の出力信号によって行われるように
なっている。この場合、アドレスデコーダ１８には固有
アドレスが書き込まれ、アドレスデコーダ２１には、各
機器に共通に設定される共通アドレスか書き込まれてい
る。FIG. 1 shows a processing circuit provided in the protocol processing section 27, which corresponds to the circuit shown in FIG. 6 of the conventional example. This processing circuit differs from the conventional one in that it is provided with an address decoder 21 and an OR gate 22 that takes the logical sum of the respective outputs of the address decoders 18 and 21. Further, the AND gate 19 is opened and closed by the output signal of the OR gate 22. In this case, a unique address is written in the address decoder 18, and a common address commonly set for each device is written in the address decoder 21.
次に、上記構成によるこの実施例の動作について説明す
る。Next, the operation of this embodiment with the above configuration will be explained.
まず、−例として機器２−１が他の１つの相手機器（２
−２〜２−ｎのいずれか）に対してメツセージを送出す
るときは、従来と同様にして第７図に示すフォーマット
に従ったメツセージを送出する。この結果、該当する機
器のアドレスデコーダ１８が“ビ信号を出力し、この“
ビ°信号がオアゲート２２を介してアンドゲート１９の
一方の入力端に供給され、同アンドゲート１９を開状態
にする。これにより、受信データＲＤがアンドゲート１
９を介して後段の回路に供給される。First, as an example, device 2-1 is connected to another partner device (2-1).
-2 to 2-n), the message is sent in accordance with the format shown in FIG. 7 in the same manner as in the prior art. As a result, the address decoder 18 of the corresponding device outputs a "BI" signal, and this "
The signal is supplied to one input terminal of the AND gate 19 via the OR gate 22, thereby opening the AND gate 19. As a result, the received data RD becomes AND gate 1
9 to the subsequent circuit.
方、他の機器においては、アドレスデコータ１８内の固
有アドレスとの一致が得られないため、アンドゲート１
９が開状態にならず、受信データＲＤは後段回路に供給
されない。On the other hand, in other devices, since a match with the unique address in the address decoder 18 cannot be obtained, the AND gate 1
9 is not in the open state, and the received data RD is not supplied to the subsequent stage circuit.
次に、機器２−１が他のすべての機器２−２〜２−ｎに
対して共通のメツセージを送出するときは、第７図に示
すスレーブアドレスＳＡに代えて共通アドレスを配した
構成のメツセージを送出する。この結果、機器２−２〜
２−ｎ内のアドレスデコーダ２１が一斉に“１”信号を
出力し、この“１′°信号がオアゲート２２を介してア
ンドゲート１９に供給され、同アンドゲート１９を開状
態にする。これにより、すべての相手機器２−２〜２−
ｎにおいて受信データＲＤが取り込まれる。Next, when the device 2-1 sends a common message to all other devices 2-2 to 2-n, a configuration in which a common address is assigned instead of the slave address SA shown in FIG. 7 is used. Send a message. As a result, equipment 2-2~
The address decoders 21 in 2-n output "1" signals all at once, and this "1'° signal is supplied to the AND gate 19 via the OR gate 22, opening the AND gate 19. As a result, the AND gate 19 is opened. , all destination devices 2-2 to 2-
Received data RD is taken in at n.
なお、この発明は、第２図に示すように、バス１にデー
タリンクコントローラ４０，４１．４２が接続されるシ
ステムにおいても勿論適用することができる。この場合
においては、同図に示すように、各データリンクコント
ローラ４０，４１゜４２に共通アドレスを記憶する共通
アドレス記憶部４０ｂ、４１ｂ、４２ｂを設け、バスｌ
上のデ−タが共通アドレスを含む場合は、各データリン
クコントローラ４０，４１．４２がデータの取り込みを
行ってマイクロコンピュータ４５，４６゜４７に供給す
るように構成する。Note that the present invention can of course be applied to a system in which data link controllers 40, 41, and 42 are connected to the bus 1, as shown in FIG. In this case, as shown in the figure, common address storage sections 40b, 41b, 42b for storing common addresses are provided in each data link controller 40, 41.
When the above data includes a common address, each data link controller 40, 41, 42 is configured to take in the data and supply it to the microcomputers 45, 46, 47.
「発明の効果」
以上説明したように、この発明によれば、データが共通
アドレスを伴ってバス上に送出されると、通信相手とな
る全ての機器が一斉に上記データを取り込むため、同一
データを各機器に供給する処理が１回で済み、その処理
時間が極めて短縮される利点が得られる。"Effects of the Invention" As explained above, according to the present invention, when data is sent out on the bus with a common address, all the communication partner devices simultaneously capture the data. The process of supplying the liquid to each device only needs to be carried out once, which has the advantage that the processing time is extremely shortened.
第１図はこの発明の一実施例の要部の構成を示すブロッ
ク図、第２図はこの発明の他の実施例の構成を示すブロ
ック図、第３図は通信システムの一般的な構成を示すブ
ロック図、第４図は通信システムにおける機器の構成例
を示すブロック図、第５図は第４図に示すバスインター
フェイス６の構成を示すブロック図、第６図は第５図に
示すプロトコル処理部２７内に設けられる処理回路の構
成を示すブロック図、第７図はバスに送出されるメツセ
ージの構成例を示す概念図、第８図は従来のデータ通信
システムの他の構成例を示すブロック図である。
１８・ ・アドレスデコーダ（固有アドレス記憶部）、
１９・・・・・・アンドゲート（データ取込許可部）、
２１・・・・・・アドレスデコーダ（共通アドレス記憶
部）２２・・・・・・オアゲート（データ取込許可部）
、４０ａ、４１ａ、４２ａ・・・・・・固有アドレス記
憶部、４０ｂ、４１ｂ、４２ｂ・・・・・・共通アドレ
ス記憶部。FIG. 1 is a block diagram showing the configuration of the main parts of one embodiment of the invention, FIG. 2 is a block diagram showing the configuration of another embodiment of the invention, and FIG. 3 shows the general configuration of a communication system. 4 is a block diagram showing an example of the configuration of equipment in the communication system. FIG. 5 is a block diagram showing the configuration of the bus interface 6 shown in FIG. 4. FIG. 6 is a block diagram showing the configuration of the bus interface 6 shown in FIG. 5. 7 is a conceptual diagram showing an example of the structure of a message sent to the bus, and FIG. 8 is a block diagram showing another example of the structure of a conventional data communication system. It is a diagram. 18. Address decoder (unique address storage unit),
19...And gate (data import permission section),
21... Address decoder (common address storage unit) 22... OR gate (data import permission unit)
, 40a, 41a, 42a... Unique address storage section, 40b, 41b, 42b... Common address storage section.
Claims (2)
ドレスおよび各機器に共通のアドレスの双方を設定し、
前記各機器は共通バス上のデータが自己の固有アドレス
を含む場合および共通アドレスを含む場合において当該
データを内部に取り込んで処理することを特徴とするデ
ータ通信方法。(1) Set both an address unique to each device and an address common to each device in each device connected to the common bus,
A data communication method characterized in that each of the devices internally takes in and processes the data on the common bus when the data includes its own unique address and when the data includes a common address.
信システムにおいて、前記各機器は固有のアドレスを記
憶する固有アドレス記憶部と、共通のアドレスを記憶す
る共通アドレス記憶部と、共通バス上のデータに含まれ
るアドレスが前記固有アドレス記憶部内のアドレスまた
は前記共通アドレス記憶部内のアドレスのいずれかに一
致しているときに当該データの取り込みを許可するデー
タ取込許可部とを具備していることを特徴とするデータ
通信システム。(2) In a data communication system in which multiple devices are connected to a common bus, each device has a unique address storage section that stores a unique address, a common address storage section that stores a common address, and a common address storage section that stores a common address. and a data import permission section that permits import of the data when an address included in the data matches either an address in the unique address storage section or an address in the common address storage section. A data communication system characterized by:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63282882A JPH02128540A (en) | 1988-11-09 | 1988-11-09 | Method and system for data communication |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63282882A JPH02128540A (en) | 1988-11-09 | 1988-11-09 | Method and system for data communication |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02128540A true JPH02128540A (en) | 1990-05-16 |
Family
ID=17658308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63282882A Pending JPH02128540A (en) | 1988-11-09 | 1988-11-09 | Method and system for data communication |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02128540A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000163366A (en) * | 1998-11-30 | 2000-06-16 | Nec Corp | Bus snoop control circuit |
| JP2010088668A (en) * | 2008-10-08 | 2010-04-22 | Sophia Co Ltd | Game machine |
| JP2010088667A (en) * | 2008-10-08 | 2010-04-22 | Sophia Co Ltd | Game machine |
| JP2011130890A (en) * | 2009-12-24 | 2011-07-07 | Sophia Co Ltd | Game machine |
| JP2011130888A (en) * | 2009-12-24 | 2011-07-07 | Sophia Co Ltd | Game machine |
| JP2011139884A (en) * | 2010-06-23 | 2011-07-21 | Sophia Co Ltd | Game machine |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS568950A (en) * | 1979-07-03 | 1981-01-29 | Nippon Telegr & Teleph Corp <Ntt> | Multiple address communication system |
| JPS583437A (en) * | 1981-06-30 | 1983-01-10 | Toshiba Corp | Transmission system |
| JPS59225645A (en) * | 1983-06-07 | 1984-12-18 | Matsushita Electric Works Ltd | Time division multiplex transmission system |
| JPS59225646A (en) * | 1983-06-07 | 1984-12-18 | Matsushita Electric Works Ltd | Time division multiplex transmission system |
| JPS62222738A (en) * | 1986-03-25 | 1987-09-30 | Mitsubishi Electric Corp | Loading system in local area network system |
-
1988
- 1988-11-09 JP JP63282882A patent/JPH02128540A/en active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS568950A (en) * | 1979-07-03 | 1981-01-29 | Nippon Telegr & Teleph Corp <Ntt> | Multiple address communication system |
| JPS583437A (en) * | 1981-06-30 | 1983-01-10 | Toshiba Corp | Transmission system |
| JPS59225645A (en) * | 1983-06-07 | 1984-12-18 | Matsushita Electric Works Ltd | Time division multiplex transmission system |
| JPS59225646A (en) * | 1983-06-07 | 1984-12-18 | Matsushita Electric Works Ltd | Time division multiplex transmission system |
| JPS62222738A (en) * | 1986-03-25 | 1987-09-30 | Mitsubishi Electric Corp | Loading system in local area network system |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000163366A (en) * | 1998-11-30 | 2000-06-16 | Nec Corp | Bus snoop control circuit |
| JP2010088668A (en) * | 2008-10-08 | 2010-04-22 | Sophia Co Ltd | Game machine |
| JP2010088667A (en) * | 2008-10-08 | 2010-04-22 | Sophia Co Ltd | Game machine |
| JP2011130890A (en) * | 2009-12-24 | 2011-07-07 | Sophia Co Ltd | Game machine |
| JP2011130888A (en) * | 2009-12-24 | 2011-07-07 | Sophia Co Ltd | Game machine |
| JP2011139884A (en) * | 2010-06-23 | 2011-07-21 | Sophia Co Ltd | Game machine |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6757777B1 (en) | Bus master switching unit | |
| JPH02128540A (en) | Method and system for data communication | |
| JPH0424702A (en) | Control system | |
| JP3321467B2 (en) | Hearable communication subscription device, communication method, and communication system having audible communication subscription device | |
| JPS59172861A (en) | Loop back control system | |
| JP3380957B2 (en) | Redundant communication controller | |
| JPH02128539A (en) | Method and system for data communication | |
| JPH0342757B2 (en) | ||
| JPH06202908A (en) | Microcomputer monitoring device | |
| JPH07306709A (en) | Monitor and control data transfer device for vehicle | |
| JP2708366B2 (en) | Data processing system and auxiliary control device | |
| JPS5992653A (en) | Data transmitter | |
| JPS6024745A (en) | Method and device for signal transmission | |
| JPS61108239A (en) | Method for transferring right of communication master station | |
| JPH0438618Y2 (en) | ||
| JPH06177899A (en) | Time division multiplex transmitter | |
| JPS5940796A (en) | Centralized monitor system | |
| JPH08313300A (en) | Method for communicating encoder signal | |
| JPS6238637A (en) | Control system for transmission in multi-drop | |
| JPH0520242A (en) | Message communication system between stand-by system controller and message device in duplexed system | |
| JPS605099B2 (en) | Local station destination address control method | |
| JPH0583772A (en) | Interrupting processing method of multiple transmitting system | |
| JPS61230447A (en) | Test system of loop network | |
| JPS60190050A (en) | Transmission system | |
| JPH0231533A (en) | Data transmission system |