JP2708366B2 - Data processing system and auxiliary control device - Google Patents
Data processing system and auxiliary control deviceInfo
- Publication number
- JP2708366B2 JP2708366B2 JP8405094A JP8405094A JP2708366B2 JP 2708366 B2 JP2708366 B2 JP 2708366B2 JP 8405094 A JP8405094 A JP 8405094A JP 8405094 A JP8405094 A JP 8405094A JP 2708366 B2 JP2708366 B2 JP 2708366B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- terminal unit
- control device
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Small-Scale Networks (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、中央制御装置とのデー
タ伝送によって各ターミナルユニットが制御されるデー
タ処理システム及びこれに付加される補助制御装置に関
する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data processing system in which each terminal unit is controlled by data transmission with a central control unit, and an auxiliary control unit added thereto.
【０００２】[0002]
【従来の技術】例えば、各種産業用機械やロボットにお
いては、多数のセンサやアクチュエータをコントローラ
に接続してこれらの間でデータ伝送を行う必要がある。
この際、マスタユニットとしてのコントローラと、ター
ミナルユニットとしてのセンサやアクチュエータとの間
のデータ伝送方式としては、ケーブル数を少なくできる
シリアル伝送を採用することが一般的であり、このシリ
アル伝送を使用したデータ処理システムの配線図を図６
に示す。2. Description of the Related Art For example, in various industrial machines and robots, it is necessary to connect a large number of sensors and actuators to a controller and perform data transmission between them.
At this time, as a data transmission method between the controller as the master unit and the sensors and actuators as the terminal units, it is common to employ serial transmission that can reduce the number of cables, and this serial transmission was used. Figure 6 shows the wiring diagram of the data processing system.
Shown in
【０００３】マスタユニット１から導出された一対の信
号線２に固有のアドレスが割り当てられた第１乃至第ｎ
個のターミナルユニットＴ１、Ｔ２・・Ｔｎが接続され
ており、マスタユニット１とターミナルユニットとのデ
ータ伝送はマスタユニット１から送出されるクロックパ
ルスにデータを同期させて行われる。その伝送信号は３
値のデジタル信号であり、それを図５に示す。[0003] First to n-th signal lines each having a unique address assigned to a pair of signal lines 2 derived from the master unit 1.
The terminal units T1, T2,... Tn are connected, and data transmission between the master unit 1 and the terminal units is performed by synchronizing data with a clock pulse transmitted from the master unit 1. The transmission signal is 3
It is a digital signal of the value, which is shown in FIG.
【０００４】ここで、中間レベルとハイレベルからなる
パルス群Ｃが、クロックパルスであり、この各クロック
パルスにロウレベルと中間レベルからなるデータパルス
Ｄが同期している。また、クロックパルスは、アドレス
としての機能を有しており、例えば、１つ目のクロック
パルスであればアドレスが”１”、２つ目のクロックパ
ルスであればアドレスが”２”となり、これに応じて、
データパルスはアドレスに対応したデータとなる。さら
に、クロックパルスは各ターミナルユニットの個数だけ
送出されるので、各ターミナルユニットのアドレスが順
次１周回送出されることとなる。Here, a pulse group C composed of an intermediate level and a high level is a clock pulse, and a data pulse D composed of a low level and an intermediate level is synchronized with each clock pulse. The clock pulse has a function as an address. For example, the address is “1” for the first clock pulse, and “2” for the second clock pulse. In response to the,
The data pulse becomes data corresponding to the address. Furthermore, since the clock pulses are transmitted by the number of each terminal unit, the address of each terminal unit is sequentially transmitted once.
【０００５】ターミナルユニットからマスタユニット１
へデータの伝送をするには、ターミナルユニットは、自
己のアドレスに相当するクロックパルスに同期させてデ
ータを信号線２に出力する。すると、マスタユニット１
は、３値のデジタル信号を受けて伝送されて来たデータ
が何番目のクロックパルスに同期したものであるかによ
って、どのターミナルユニットからのデータであるかを
判断し、マスタユニット１内の中央制御装置がそのデー
タに対応した処理を行う。[0005] From the terminal unit to the master unit 1
To transmit data to the terminal unit, the terminal unit outputs data to the signal line 2 in synchronization with a clock pulse corresponding to its own address. Then, master unit 1
Determines the terminal unit from which the data transmitted in response to the ternary digital signal is synchronized with the clock pulse, and determines the central unit in the master unit 1. The control device performs a process corresponding to the data.
【０００６】また、マスタユニット１からターミナルユ
ニットへデータの伝送をするには、マスタユニット１
は、伝送先のターミナルユニットのアドレスに相当する
クロックパルスにデータを同期させて信号線２に出力す
る。すると、伝送先のターミナルユニットは、自己のア
ドレスに相当するクロックパルスに同期して伝送されて
来たデータを自分宛のデータであると判断して読み取
る。To transmit data from the master unit 1 to the terminal unit, the master unit 1
Outputs the data to the signal line 2 in synchronization with the clock pulse corresponding to the address of the transmission destination terminal unit. Then, the terminal unit at the transmission destination determines that the data transmitted in synchronization with the clock pulse corresponding to its own address is data addressed to itself, and reads it.
【０００７】このようにして、マスタユニット１と各タ
ーミナルユニットとの間でデータの伝送が行われると共
に、マスタユニット１に伝送されて来たデータは中央制
御装置によってそれぞれのデータに対応して処理され、
各ターミナルユニットがマスタユニット１によってそれ
ぞれ制御される。In this manner, data is transmitted between the master unit 1 and each terminal unit, and the data transmitted to the master unit 1 is processed by the central controller in accordance with each data. And
Each terminal unit is controlled by the master unit 1 respectively.
【０００８】[0008]
【発明が解決しようとする課題】ところが、一対の信号
線に接続されるターミナルユニットの個数が増えれば、
当然マスタユニットへ伝送されるデータ量は増えるた
め、中央制御装置がそのデータの処理に費やされる時間
は多くなる。そのため、単純な処理を行うためのデータ
であっても、中央制御装置が他の処理を行っていれば、
その処理が終わるまで待っていなければならず、各ター
ミナルユニットへの応答性が悪くなってしまう。However, if the number of terminal units connected to a pair of signal lines increases,
Naturally, the amount of data transmitted to the master unit increases, so that the central controller spends more time processing the data. Therefore, even if it is data for performing simple processing, if the central control device performs other processing,
It is necessary to wait until the process is completed, and the responsiveness to each terminal unit deteriorates.
【０００９】例えば、ある１つのターミナルユニットが
照光式押しボタンスイッチを備えた入力装置であり、こ
のスイッチが押されたときに出力装置であるランプを点
灯させるという単純な処理を考えてみるに、まず、スイ
ッチが押されるとマスタユニットから送出されるクロッ
クパルスに同期して入力装置からマスタユニットにスイ
ッチが押されたことを知らせるデータが伝送される。こ
こで、マスタユニットは、スイッチが押されたことを知
らせるデータが伝送されて来れば、ランプを点灯させる
ためのデータを直ちに送出するのであるが、中央制御装
置が他のターミナルユニットから伝送されて来たデータ
に基づいて他の処理を行っていれば、この処理が終わる
までランプを点灯させるためのデータを送出することが
できない。For example, consider a simple process in which one terminal unit is an input device having an illuminated push button switch, and when this switch is pressed, a lamp as an output device is turned on. First, when the switch is pressed, data indicating that the switch is pressed is transmitted from the input device to the master unit in synchronization with the clock pulse transmitted from the master unit. Here, the master unit immediately transmits data for turning on the lamp when data indicating that the switch is pressed is transmitted, but the central control device is transmitted from another terminal unit. If other processing is performed based on the received data, data for turning on the lamp cannot be transmitted until this processing is completed.
【００１０】このように、単純な処理であっても中央制
御装置が他の処理を行っていればその処理が終わるまで
待っていなければならず、スイッチを押してからランプ
が点灯するまでに時間を要してしまう。従って、ターミ
ナルユニットの個数が増えれば増えるほど、処理しなけ
ればならないデータが増え、ランプが点灯するまでに多
くの時間を要してしまう。As described above, even if a simple process is performed, if the central control unit is performing another process, it is necessary to wait until the process is completed. I need it. Therefore, as the number of terminal units increases, more data must be processed, and more time is required until the lamp is turned on.
【００１１】本発明は、上記事情に鑑みてなされたもの
で、その目的は、一対の信号線に送出されるクロックパ
ルスに同期させながらマスタユニットとターミナルユニ
ット間でデータの伝送を行うデータ処理システムにおい
て、システム全体の処理能力を向上させて各ターミナル
ユニットへの応答性をよくするデータ処理システム及び
そのロジック制御装置を提供するところにある。SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and has as its object to provide a data processing system for transmitting data between a master unit and a terminal unit while synchronizing with a clock pulse transmitted to a pair of signal lines. Accordingly, an object of the present invention is to provide a data processing system and a logic control device for improving the responsiveness to each terminal unit by improving the processing capability of the entire system.
【００１２】[0012]
【課題を解決するための手段】上記目的を達成するため
に、本発明のデータ処理システム及びその補助制御装置
は、それぞれ固有アドレスが割り当てられた複数のター
ミナルユニットを一対の信号線に接続して、中央制御装
置に設けた論理演算手段において前記ターミナルユニッ
トに関するデータ処理を行うデータ処理システムであっ
て、信号線にはターミナルユニットのアドレスデータと
して利用されるクロックパルスを送出する伝送制御部が
接続されると共に、各ターミナルユニットには、伝送制
御部から送出されるクロックパルスを計数してアドレス
データが自己の固有アドレスに一致するか否かを判断す
るアドレス読取手段と、自己の固有アドレスに一致した
ことを条件に信号線に対して信号の入出力を行うデータ
入出力手段とが設けられ、ターミナルユニットと中央制
御装置との間で各ターミナルユニットを順に巡るように
してデータ伝送を行うものにおいて、信号線には補助制
御装置が接続され、その補助制御装置が、伝送制御部か
ら送出されるクロックパルスを計数してアドレスデータ
が所定のアドレスに一致するか否かを判断するアドレス
読取手段と、このアドレス読取手段にて所定のアドレス
に一致したと判断されたことを条件にそのアドレスに対
応するターミナルユニットに関するデータ処理を中央制
御装置に代わって行う論理演算手段と、この論理演算手
段によって処理された結果を信号線に送出するデータ出
力手段とを備えたことに特徴を有する。In order to achieve the above object, a data processing system and an auxiliary control device of the present invention connect a plurality of terminal units each assigned a unique address to a pair of signal lines. A data processing system for performing data processing on the terminal unit by a logical operation means provided in a central control unit, wherein a transmission control unit for transmitting a clock pulse used as address data of the terminal unit is connected to a signal line. In addition, each terminal unit has address reading means for counting clock pulses transmitted from the transmission control unit to determine whether or not address data matches its own unique address. Data input / output means for inputting / outputting signals to / from signal lines on the condition that The data transmission is performed between the terminal unit and the central control device in such a manner that each terminal unit is circulated in turn. An auxiliary control device is connected to the signal line, and the auxiliary control device transmits the data from the transmission control unit. Address reading means for counting whether or not the address data matches a predetermined address by counting the number of clock pulses supplied to the address reading means; and determining that the address reading means matches the predetermined address by the address reading means. And a data output means for sending a result processed by the logical operation means to a signal line, instead of a central control device.
【００１３】[0013]
【作用】本発明のデータ処理システム及びその補助制御
装置によれば、中央制御装置が各ターミナルユニットか
ら伝送されるデータに基づいて行う複数の処理のうち、
その一部を補助制御装置に行わせることができる。ま
た、伝送制御部から信号線には各ターミナルユニットに
割り当てられているアドレスに相当するクロックパルス
が送出されている。たとえば、１つ目のクロックパルス
であればアドレスは”１”、２つ目のクロックパルスで
あればアドレスは”２”となる。According to the data processing system and the auxiliary control device of the present invention, of the plurality of processes performed by the central control device based on data transmitted from each terminal unit,
Part of this can be performed by the auxiliary control device. A clock pulse corresponding to an address assigned to each terminal unit is transmitted from the transmission control unit to the signal line. For example, the address is "1" for the first clock pulse, and "2" for the second clock pulse.
【００１４】さて、中央制御装置と各ターミナルユニッ
ト間で行われるデータ伝送手順について述べる。まず、
ターミナルユニットから中央制御装置へデータ伝送する
場合には、ターミナルユニットは自己に割り当てられた
アドレスに相当するクロックパルスにデータを同期させ
て出力する。すると、中央制御装置は、その伝送されて
来たデータが、どのクロックパルスに同期したものであ
るかによって、どのターミナルユニットからのデータで
あるかを識別し、論理演算手段がそのデータに対応した
処理を行う。Now, a data transmission procedure performed between the central control device and each terminal unit will be described. First,
When transmitting data from the terminal unit to the central control unit, the terminal unit synchronizes and outputs data with a clock pulse corresponding to an address assigned to the terminal unit. Then, the central control unit identifies which terminal unit is the data from, based on which clock pulse the transmitted data is synchronized with, and the logical operation means responds to the data. Perform processing.
【００１５】また、中央制御装置からターミナルユニッ
トへデータ伝送する場合には、中央制御装置は、伝送制
御部から送出されているクロックパルスのうち、伝送先
のターミナルユニットのアドレスに相当するクロックパ
ルスに同期させてデータを出力する。伝送先のターミナ
ルユニットは、アドレス読取手段によってクロックパル
スを常時計数しており、その値が自己のアドレス値と一
致すれば、データ入出力手段によってそのクロックパル
スに同期しているデータを読み取る。[0015] When data is transmitted from the central control unit to the terminal unit, the central control unit transmits the clock pulse corresponding to the address of the terminal unit of the transmission destination among the clock pulses transmitted from the transmission control unit. Output data synchronously. The terminal unit of the transmission destination always counts the clock pulse by the address reading means, and if the value coincides with its own address value, reads the data synchronized with the clock pulse by the data input / output means.
【００１６】一方、補助制御装置は、伝送制御部から送
出されるクロックパルス、即ち、各ターミナルユニット
のアドレスを常に監視している。この監視は、アドレス
読取手段によってクロックパルスを計数することにより
行われる。そして、所定のアドレスに相当するクロック
パルスに同期してデータが伝送されていれば、そのデー
タを読み取って補助制御装置内の論理演算手段が中央制
御装置内の論理演算手段に代わって処理を行う。On the other hand, the auxiliary control device constantly monitors the clock pulse transmitted from the transmission control unit, that is, the address of each terminal unit. This monitoring is performed by counting clock pulses by the address reading means. If the data is transmitted in synchronization with the clock pulse corresponding to the predetermined address, the data is read and the logical operation means in the auxiliary control device performs processing in place of the logical operation means in the central control device. .
【００１７】さらに、補助制御装置内の論理演算手段に
よる処理の結果に基づいて、データがデータ出力手段に
よって処理の結果に基づくアドレスに相当するクロック
パルスに同期して出力される。従って、補助制御装置を
設けることにより、所定のターミナルユニットから伝送
されるデータについては中央制御装置ではなく補助制御
装置によって処理されることとなり、中央制御装置の処
理は分散される。Further, based on the result of the processing by the logical operation means in the auxiliary control device, data is output by the data output means in synchronization with a clock pulse corresponding to an address based on the result of the processing. Therefore, by providing the auxiliary control device, data transmitted from a predetermined terminal unit is processed by the auxiliary control device instead of the central control device, and the processing of the central control device is distributed.
【００１８】[0018]
【発明の効果】本発明によれば、一対の信号線に送出さ
れるクロックパルスに同期させながら中央制御装置とタ
ーミナルユニットとの間でデータの伝送を行うデータ処
理システムにおいて、補助制御装置を設けることにより
マスタユニット内の中央制御装置が行う処理を分散させ
ることができるので、ターミナルユニットの個数が増え
てもシステム全体の処理能力は低下せず、各ターミナル
ユニットへの応答性をよくすることができる効果を奏す
る。According to the present invention, an auxiliary control device is provided in a data processing system for transmitting data between a central control device and a terminal unit while synchronizing with a clock pulse transmitted to a pair of signal lines. As a result, the processing performed by the central control unit in the master unit can be dispersed, so that even if the number of terminal units increases, the processing capacity of the entire system does not decrease, and the responsiveness to each terminal unit can be improved. The effect that can be performed.
【００１９】[0019]
【実施例】以下、本発明の一実施例について図１乃至図
５を参照しながら説明する。本実施例のデータ処理シス
テムは、図１に示すように、産業用機械のコントローラ
であるマスタユニット１０に２線式の信号幹線１１が接
続されると共に、この信号幹線１１に図示しないカプラ
を介して複数の分岐信号線１１ａが分岐接続され、各分
岐信号線１１ａの末端には第１乃至第ｎのｎ個のターミ
ナルユニットＴ１、Ｔ２・・Ｔｎが接続されている。各
ターミナルユニットは、センサ等の入力機器或いはアク
チュエータ等の出力機器であり、各々に特定のアドレス
値が割り当てられている。また、信号幹線１１には各タ
ーミナルユニットと同様にして分岐信号線１１ａを介し
てその末端に補助制御装置４０が接続されている。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below with reference to FIGS. In the data processing system of the present embodiment, as shown in FIG. 1, a two-wire signal trunk 11 is connected to a master unit 10 which is a controller of an industrial machine, and the signal trunk 11 is connected to the master trunk 10 via a coupler (not shown). A plurality of branch signal lines 11a are branched and connected, and first to n-th n terminal units T1, T2,... Tn are connected to the ends of each branch signal line 11a. Each terminal unit is an input device such as a sensor or an output device such as an actuator, and a specific address value is assigned to each. An auxiliary control device 40 is connected to the terminal of the signal trunk 11 via a branch signal line 11a in the same manner as each terminal unit.
【００２０】マスタユニット１０は、図２に示すように
中央制御装置１２と伝送制御部１３とから構成されてお
り、中央制御装置１２には、論理演算手段である、たと
えばＣＰＵ１５が設けられている。ＣＰＵ１５は、予め
プログラムメモリ１４に書き込まれているプログラムに
よってデータの処理を行う。さらに、伝送制御部１３と
中央制御装置１２とのデータの受け渡しを行うために入
力インターフェース部１６と出力インターフェース部１
７が設けられている。The master unit 10 comprises a central control unit 12 and a transmission control unit 13 as shown in FIG. 2. The central control unit 12 is provided with a logic operation means, for example, a CPU 15. . The CPU 15 processes data according to a program written in the program memory 14 in advance. Further, in order to exchange data between the transmission control unit 13 and the central control unit 12, the input interface unit 16 and the output interface unit 1
7 are provided.
【００２１】伝送制御部１３は、クロックパルス及びス
タートパルスを出力するためのクロック発生回路１８を
備えており、また、伝送制御部１３には、そのクロック
パルス及びスタートパルスを用いて、中央制御装置１２
の出力インターフェース部１７から出力される並列デー
タ信号を直列データ信号に変換するパラレル−シリアル
変換回路１９及び、後述する信号変換回路２１から出力
される直列データ信号を並列データ信号に変換して中央
制御装置１２に出力するシリアル−パラレル変換回路２
０が設けられている。さらに、伝送制御部１３には信号
変換回路２１が設けられており、パラレル−シリアル変
換回路１９から出力される直列データ信号をクロックパ
ルスに同期させて合成し３値のデジタル信号として信号
幹線１１に出力すると共に、信号幹線１１に伝送される
３値のデジタル信号から直列データ信号を取り出してシ
リアル−パラレル変換回路２０に出力する。The transmission control unit 13 includes a clock generation circuit 18 for outputting a clock pulse and a start pulse, and the transmission control unit 13 uses the clock pulse and the start pulse to generate a central control unit. 12
And a parallel-serial conversion circuit 19 for converting a parallel data signal output from the output interface unit 17 into a serial data signal, and a serial control circuit for converting a serial data signal output from a signal conversion circuit 21 to be described later into a parallel data signal. Serial-parallel conversion circuit 2 for outputting to device 12
0 is provided. Further, the transmission control unit 13 is provided with a signal conversion circuit 21 which synchronizes the serial data signal output from the parallel-serial conversion circuit 19 with a clock pulse and synthesizes it into a ternary digital signal on the signal trunk 11. At the same time, the serial data signal is extracted from the ternary digital signal transmitted to the signal trunk 11 and output to the serial-parallel conversion circuit 20.
【００２２】ここで、３値のデジタル信号は、図５に示
すようにスタートパルスＳ及び、その後に出力され、中
間レベルとハイレベルからなるクロックパルスＣを備え
ている。このクロックパルスＣとスタートパルスＳはク
ロック発生回路１８によって生成されたものであり、信
号変換回路２１を介して出力される。また、クロックパ
ルスＣは、アドレスデータとしての機能を有しており、
例えば、１つ目のクロックパルスであればアドレスが”
１”、２つ目のクロックパルスであればアドレスが”
２”となり、クロックパルスは、各ターミナルユニット
の個数だけ送出されるので、各ターミナルユニットのア
ドレスが順次１周回送出されることとなる。さらに、か
かるクロックパルスには、ロウレベルと中間レベルから
なるデータパルスＤが同期することによって、マスタユ
ニットとターミナルユニット間でデータの伝送が行われ
る。なお、クロックパルスの終わりには、３値のデジタ
ル信号の終わりを示すエンドパルスＥが出力される。Here, the ternary digital signal has a start pulse S and a clock pulse C which is outputted after that and has an intermediate level and a high level, as shown in FIG. The clock pulse C and the start pulse S are generated by the clock generation circuit 18 and output through the signal conversion circuit 21. The clock pulse C has a function as address data.
For example, if the first clock pulse, the address is "
1 "If the second clock pulse, the address is"
2 ", and the clock pulses are transmitted by the number of each terminal unit, so that the address of each terminal unit is sequentially transmitted once. Further, the clock pulse includes data consisting of a low level and an intermediate level. Data is transmitted between the master unit and the terminal unit by synchronizing the pulse D. At the end of the clock pulse, an end pulse E indicating the end of the ternary digital signal is output.
【００２３】さて、ターミナルユニットは、アドレス読
取手段３１と、データ入出力手段３２とを備えている。
アドレス読取手段３１は信号幹線１１に伝送される３値
のデジタル信号からクロックパルスを計数して自己のア
ドレス値と一致するか否かを判断する回路である。ま
た、データ入出力手段３２は、アドレス読取手段３１に
よって自己のアドレス値とクロックパルスの計数値とが
一致したことを条件に３値のデジタル信号から自己のア
ドレスに相当するクロックパルスに同期したデータを読
み取り、例えばアクチュエータ等である機器３３に受け
渡す回路である。さらに、データ入出力手段３２は、自
己のアドレスに相当するクロックパルスに、例えばセン
サ等である機器３３からのデータを同期させて出力する
回路も備えている。The terminal unit has an address reading means 31 and a data input / output means 32.
The address reading means 31 is a circuit which counts clock pulses from a ternary digital signal transmitted to the signal trunk 11 and determines whether or not the clock pulse coincides with its own address value. The data input / output means 32 outputs the data synchronized with the clock pulse corresponding to the own address from the three-valued digital signal on condition that the address reading means 31 matches the address value of itself with the count value of the clock pulse. Is a circuit for reading and transferring the data to a device 33 such as an actuator. Further, the data input / output means 32 includes a circuit for synchronizing and outputting data from a device 33 such as a sensor to a clock pulse corresponding to its own address.
【００２４】一方、補助制御装置４０は、図３に示すよ
うにアドレス読取手段４１、データ入力手段４２、デー
タ出力手段４３及び論理演算手段４４を備えており、論
理演算手段は、例えばＣＰＵ４４に相当するものであ
る。ＣＰＵ４４は、予めプログラムメモリ４５に書き込
まれたプログラムによってデータの処理を行う。On the other hand, as shown in FIG. 3, the auxiliary control device 40 includes an address reading means 41, a data input means 42, a data output means 43 and a logical operation means 44. The logical operation means corresponds to, for example, the CPU 44. Is what you do. The CPU 44 processes data according to a program written in the program memory 45 in advance.
【００２５】アドレス読取手段４１は、信号幹線１１に
伝送される３値のデジタル信号からスタートパルスを検
出するためのスタートパルス検出回路４６と、３値のデ
ジタル信号からクロックパルスを計数するクロックカウ
ンタ４７とから構成される。スタートパルス検出回路４
６は、スタートパルスを検出するとスタートパルス検出
信号をクロックカウンタ４７及びＣＰＵ４４に出力す
る。The address reading means 41 includes a start pulse detection circuit 46 for detecting a start pulse from a ternary digital signal transmitted to the signal trunk 11, and a clock counter 47 for counting clock pulses from the ternary digital signal. It is composed of Start pulse detection circuit 4
6 detects a start pulse and outputs a start pulse detection signal to the clock counter 47 and the CPU 44.
【００２６】データ入力手段４２は、３値のデジタル信
号からデータを読み取るためのデータ読取回路４８と、
そのデータ読取回路４８によって読み取ったデータを保
管しておくための信号入力レジスタ４９とを備えてい
る。信号入力レジスタ４９へのデータの書き込みは、ア
ドレス読取手段４１のクロックカウンタ４７から出力さ
れる読み込みタイミング信号に同期して行われる。ま
た、信号入力レジスタ４９に保管されているデータは、
ＣＰＵ４４によって読み取られる。The data input means 42 includes a data reading circuit 48 for reading data from a ternary digital signal,
A signal input register 49 for storing data read by the data reading circuit 48 is provided. Writing of data to the signal input register 49 is performed in synchronization with a read timing signal output from the clock counter 47 of the address reading means 41. The data stored in the signal input register 49 is
It is read by the CPU 44.
【００２７】さらに、データ出力手段４３には、ＣＰＵ
４４から出力されるデータを保管しておくための信号出
力レジスタ５１及び、この信号出力レジスタ５１に保管
されたデータをクロックカウンタ４７から出力される書
き込みタイミング信号に同期させて出力するデータ書込
回路５０が設けられている。Further, the data output means 43 includes a CPU
A signal output register 51 for storing the data output from 44, and a data write circuit for outputting the data stored in the signal output register 51 in synchronization with a write timing signal output from the clock counter 47 50 are provided.
【００２８】次に、ターミナルユニットからマスタユニ
ット１０へのデータ伝送手順について述べる。ターミナ
ルユニットは、アドレス読取手段３１によって信号幹線
１１に出力されるクロックパルスを計数し、その値が自
己に割り当てられているアドレス値と一致すれば、デー
タ入出力手段３２は機器３３から入力されたデータを自
己のアドレスに相当するクロックパルスに同期させて信
号幹線１１に出力する。例えば、自己のアドレス値が”
２番”で、機器３３からのデータが”１”であれば、２
つ目のクロックパルスに同期してデータ”１”を出力す
る。Next, a data transmission procedure from the terminal unit to the master unit 10 will be described. The terminal unit counts clock pulses output to the signal trunk 11 by the address reading means 31, and if the value matches the address value assigned to the terminal unit, the data input / output means 32 inputs the data from the device 33. The data is output to the signal trunk 11 in synchronization with a clock pulse corresponding to its own address. For example, if your address value is "
If the data from the device 33 is “1” at “No.
Data "1" is output in synchronization with the first clock pulse.
【００２９】そして、各クロックパルスに同期して出力
されたデータは、マスタユニット１０に受け取られ、信
号変換回路２１によって各クロックパルスから分離され
る。分離された各データパルスは直列データ信号形式と
なっており、シリアル−パラレル変換回路２０によって
並列データ信号に変換され、中央制御装置１２に出力さ
れる。そして、中央制御装置１２に出力された並列デー
タ信号は、入力インターフェース部１６を介してＣＰＵ
１５に受け渡され処理される。ここで、たとえば、２つ
目のクロックパルスに同期してデータ”１”がマスタユ
ニットに受け取られた場合には、シリアル−パラレル変
換回路２０によって並列データ信号とされた際にはビッ
トの２番が”１”となり、ＣＰＵ１５はアドレス値２番
のターミナルユニットからデータ”１”が伝送されて来
たことを認識する。そして、そのデータに応じた処理を
行う。The data output in synchronization with each clock pulse is received by master unit 10 and separated from each clock pulse by signal conversion circuit 21. Each separated data pulse has a serial data signal format, is converted into a parallel data signal by the serial-parallel conversion circuit 20, and is output to the central controller 12. The parallel data signal output to the central control device 12 is sent to the CPU via the input interface unit 16.
15 to be processed. Here, for example, when data “1” is received by the master unit in synchronization with the second clock pulse, when the data is converted into a parallel data signal by the serial-parallel conversion circuit 20, bit 2 Becomes "1", and the CPU 15 recognizes that data "1" has been transmitted from the terminal unit having the address value "2". Then, processing according to the data is performed.
【００３０】続いて、ＣＰＵ１５がデータの処理を終
え、その結果としてのデータを所定のターミナルユニッ
トへ伝送する場合の手順について述べる。例えば、アド
レス値３番のターミナルユニットにデータ”１”を伝送
するには、ＣＰＵ１５は、ビットの３番を”１”とする
並列データ信号を出力する。出力された並列データ信号
は、出力インターフェース部１７を介してパラレル−シ
リアル変換回路１９に受け渡され、直列データ信号に変
換されて信号変換回路２１に出力される。そして、信号
変換回路２１でクロック発生回路１８からのクロックパ
ルスに同期して信号幹線１１に出力される。ここで、並
列データ信号のビットの３番が”１”であれば、３つ目
のクロックパルスに同期してデータ”１”が出力される
こととなる。Next, a procedure when the CPU 15 finishes processing data and transmits the resulting data to a predetermined terminal unit will be described. For example, to transmit data "1" to the terminal unit having the address value 3, the CPU 15 outputs a parallel data signal in which the third bit is set to "1". The output parallel data signal is passed to the parallel-serial conversion circuit 19 via the output interface unit 17, is converted into a serial data signal, and is output to the signal conversion circuit 21. The signal is output to the signal trunk 11 by the signal conversion circuit 21 in synchronization with the clock pulse from the clock generation circuit 18. Here, if the third bit of the parallel data signal is “1”, data “1” is output in synchronization with the third clock pulse.
【００３１】伝送先のターミナルユニット（アドレス値
３番）は、信号幹線１１に伝送される３値のデジタル信
号のクロックパルスをアドレス読取手段３１によって常
時計数しており、その値が自己のアドレス値”３”と一
致すれば、データ入出力手段３２によって３つ目のクロ
ックパルスに同期しているデータ”１”を読み取る。そ
して、読み取ったデータ”１”を機器３３に出力する。The terminal unit (address value No. 3) of the transmission destination always counts the clock pulses of the ternary digital signal transmitted to the signal trunk line 11 by the address reading means 31, and the value is counted by its address value. If it matches "3", the data input / output means 32 reads data "1" synchronized with the third clock pulse. Then, the read data “1” is output to the device 33.
【００３２】ところで、例えばアドレス値４番のターミ
ナルユニットに機器３３として照光式押しボタンスイッ
チが設けられると共に、そのスイッチが押されたことを
知らせる機器としてランプがアドレス値５番のターミナ
ルユニットに設けられているとする。By the way, for example, an illuminated push button switch is provided as a device 33 in a terminal unit having an address value of 4 and a lamp is provided in a terminal unit having an address value of 5 as a device for notifying that the switch has been pressed. Suppose
【００３３】スイッチが押されるとアドレス値４番のタ
ーミナルユニットからは、スイッチが押されたことを知
らせるデータ”１”が４つ目のクロックパルスに同期し
て信号幹線１１に出力される。このデータは、上記同様
にマスタユニット１０のＣＰＵ１５に受け取られるが、
中央制御装置１２のプログラムメモリ１４に書かれたプ
ログラムにはそのデータの処理については書かれていな
いため、ＣＰＵ１５はそのデータの処理を行わない。When the switch is pressed, data "1" indicating that the switch has been pressed is output from the terminal unit having the address value 4 to the signal trunk 11 in synchronization with the fourth clock pulse. This data is received by the CPU 15 of the master unit 10 as described above,
Since the data processing is not described in the program written in the program memory 14 of the central control device 12, the CPU 15 does not process the data.
【００３４】一方、補助制御装置４０のアドレス読取手
段４１は、スタートパルスを検出した時に出力されるス
タートパルス検出信号によって初期状態とされた後、ス
タートパルスの後に出力されるクロックパルスをクロッ
クカウンタ４７によって計数している。また、クロック
カウンタ４７はクロックパルスに同期して読み込みタイ
ミング信号を出力しており、データ読取回路４８から読
み取られたデータが信号入力レジスタ４９に順番に書き
込まれている。即ち、４つ目のクロックパルスに同期し
ているデータ”１”は、信号入力レジスタ４９のビット
の４番に書き込まれることとなる。On the other hand, after the address reading means 41 of the auxiliary control device 40 is initialized by a start pulse detection signal output when the start pulse is detected, the address reading means 41 outputs a clock pulse output after the start pulse to the clock counter 47. Counting. The clock counter 47 outputs a read timing signal in synchronization with the clock pulse, and the data read from the data read circuit 48 is written in the signal input register 49 in order. That is, the data “1” synchronized with the fourth clock pulse is written to the fourth bit of the signal input register 49.
【００３５】さらに、信号入力レジスタ４９に書き込ま
れて保管されたデータは、スタートパルス検出回路４６
からの次のスタートパルス検出信号が出力された後、補
助制御装置４０内のＣＰＵ４４によって読み取られて処
理される。この時、ＣＰＵ４４は、信号入力レジスタ４
９の何ビット目のデータであるかによって、どのターミ
ナルユニットから伝送されて来たデータであるかを識別
することができる。従って、ビットの４番のデータであ
れば、それに対応した処理、即ち「アドレス値５番のタ
ーミナルユニットのランプを点灯させる」処理を行うこ
とができる。Further, the data written and stored in the signal input register 49 is transmitted to the start pulse detecting circuit 46.
After the next start pulse detection signal is output from the CPU 40, it is read and processed by the CPU 44 in the auxiliary control device 40. At this time, the CPU 44 operates the signal input register 4
It is possible to identify from which terminal unit the data is transmitted from which terminal data of the ninth bit. Therefore, if the data is bit No. 4, the corresponding process, that is, the process of "turning on the lamp of the terminal unit having the address value of No. 5" can be performed.
【００３６】そして、ＣＰＵ４４によってランプを点灯
させるためのデータ”１”が信号出力レジスタ５１のビ
ットの５番に書き込まれる。信号出力レジスタ５１に書
き込まれて保管されているデータは、アドレス読取手段
４１のクロックカウンタ４７からの書き込みタイミング
信号によってデータ書込回路５０でクロックパルスに同
期させて信号幹線１１に出力されるから、信号出力レジ
スタ５１のビットの５番に保管されているデータは５つ
目のクロックパルスに同期して信号幹線１１に出力され
ることとなる。このデータは、上述した手順によってア
ドレス値５番のターミナルユニットによって読み取ら
れ、ランプが点灯する。Then, data "1" for lighting the lamp is written into bit 5 of the signal output register 51 by the CPU 44. The data written and stored in the signal output register 51 is output to the signal trunk 11 in synchronization with the clock pulse in the data writing circuit 50 by the write timing signal from the clock counter 47 of the address reading means 41. The data stored in bit 5 of the signal output register 51 is output to the signal trunk 11 in synchronization with the fifth clock pulse. This data is read by the terminal unit having the address value No. 5 according to the above-described procedure, and the lamp is turned on.
【００３７】ここで、マスタユニット１０は、データが
伝送されてくるたびに順次所定の処理を行うでのある
が、ＣＰＵ１５がデータを処理するよりも早く次のデー
タが伝送されてくれば、次のデータは前のデータの処理
が終了するまで待っていなければならない。この待ち時
間は伝送されるデータの量、即ち信号幹線１１に接続さ
れるターミナルユニットの個数が増えるにつれ長くな
り、待ち時間が長くなれば各ターミナルユニットへの応
答性は悪くなる。Here, the master unit 10 performs predetermined processing sequentially each time data is transmitted. However, if the next data is transmitted earlier than the CPU 15 processes the data, the next processing is performed. Must wait until the previous data has been processed. This waiting time becomes longer as the amount of data to be transmitted, that is, the number of terminal units connected to the signal trunk 11 increases, and the longer the waiting time, the worse the response to each terminal unit.
【００３８】しかし、本実施例のように、補助制御装置
４０が中央制御装置１２に代わってデータの処理をする
ことにより、中央制御装置１２が処理しなければならな
いデータの量を減らすことができるので、中央制御装置
１２における待ち時間を少なくすることができ、もっ
て、システム全体の処理能力を向上させて各ターミナル
ユニットへの応答性をよくすることができる効果を奏す
る。However, as in the present embodiment, since the auxiliary controller 40 processes data instead of the central controller 12, the amount of data that must be processed by the central controller 12 can be reduced. Therefore, it is possible to reduce the waiting time in the central control device 12, thereby improving the processing capability of the entire system and improving the responsiveness to each terminal unit.
【００３９】なお、本発明は上記各実施例に限定される
ものではなく、例えば次のように変更して実施すること
ができ、これらも本願発明の技術的範囲に含まれる。 （１）上記各実施例では、信号幹線１１に補助制御装置
４０は一個接続されていたが、補助制御装置は複数個接
続されていてもよい。その場合、システム全体の処理能
力は補助制御装置が一個の場合よりさらに向上する。The present invention is not limited to the above embodiments, but can be implemented with the following modifications, for example, and these are also included in the technical scope of the present invention. (1) In the above embodiments, one auxiliary control device 40 is connected to the signal trunk 11, but a plurality of auxiliary control devices may be connected. In that case, the processing capacity of the entire system is further improved as compared with the case where only one auxiliary control device is provided.
【００４０】（２）上記各実施例では、中央制御装置１
２と補助制御装置４０とはそれぞれ別個に動作するもの
であったが、補助制御装置を中央制御装置によって制御
するようにしてもよい。その場合には、補助制御装置に
も各ターミナルユニットと同様にアドレス値を割り当
て、そのアドレスに相当するクロックパルスにデータを
同期させてマスタユニットと補助制御装置との間でデー
タ伝送を行う。(2) In each of the above embodiments, the central control unit 1
2 and the auxiliary control device 40 operate independently, but the auxiliary control device may be controlled by a central control device. In this case, an address value is assigned to the auxiliary control device in the same manner as each terminal unit, and data is transmitted between the master unit and the auxiliary control device by synchronizing data with a clock pulse corresponding to the address.
【００４１】（３）上記各実施例では、データは中央制
御装置１２または補助制御装置４０の一方においてのみ
処理されたが、中央制御装置と補助制御装置の両方にお
いてそれぞれ異なる処理をしてもよい。(3) In each of the above embodiments, data is processed only in one of the central controller 12 and the auxiliary controller 40. However, different processing may be performed in both the central controller and the auxiliary controller. .
【図１】 本実施例を示すシステム全体の配線図FIG. 1 is a wiring diagram of an entire system showing a first embodiment.
【図２】 マスタユニットのブロック図FIG. 2 is a block diagram of a master unit.
【図３】 補助制御装置のブロック図FIG. 3 is a block diagram of an auxiliary control device.
【図４】 ターミナルユニットのブロック図FIG. 4 is a block diagram of a terminal unit.
【図５】 ３値のデジタル信号を示す波形図FIG. 5 is a waveform diagram showing a ternary digital signal.
【図６】 従来のシステムを示す配線図FIG. 6 is a wiring diagram showing a conventional system.
１１…信号幹線（信号線） １２…中央制御装置 １３…伝送制御部 １５、４４…ＣＰＵ（論理演算手段） ３１、４１…アドレス読取手段 ３２…データ入出力手段 ４０…補助制御装置 ４３…データ出力手段 DESCRIPTION OF SYMBOLS 11 ... Signal trunk line (signal line) 12 ... Central control unit 13 ... Transmission control unit 15,44 ... CPU (logical operation means) 31,41 ... Address reading means 32 ... Data input / output means 40 ... Auxiliary control device 43 ... Data output means
Claims (2)
数のターミナルユニットを一対の信号線に接続して、中
央制御装置に設けた論理演算手段において前記ターミナ
ルユニットに関するデータ処理を行うデータ処理システ
ムであって、前記信号線には前記ターミナルユニットの
アドレスデータとして利用されるクロックパルスを送出
する伝送制御部が接続されると共に、前記各ターミナル
ユニットには、前記伝送制御部から送出されるクロック
パルスを計数してアドレスデータが自己の固有アドレス
に一致するか否かを判断するアドレス読取手段と、自己
の固有アドレスに一致したことを条件に前記信号線に対
して信号の入出力を行うデータ入出力手段とが設けら
れ、前記ターミナルユニットと前記中央制御装置との間
で各ターミナルユニットを順に巡るようにしてデータ伝
送を行うものにおいて、 前記信号線には補助制御装置が接続され、 その補助制御装置には、前記伝送制御部から送出される
クロックパルスを計数してアドレスデータが所定のアド
レスに一致するか否かを判断するアドレス読取手段と、
このアドレス読取手段にて所定のアドレスに一致したと
判断されたことを条件にそのアドレスに対応する前記タ
ーミナルユニットに関するデータ処理を前記中央制御装
置に代わって行う論理演算手段と、この論理演算手段に
よって処理された結果を前記信号線に送出するデータ出
力手段とが備えられていることを特徴とするデータ処理
システム。1. A data processing system in which a plurality of terminal units each assigned a unique address are connected to a pair of signal lines, and a logical operation means provided in a central control unit performs data processing on the terminal units. A transmission control unit for transmitting a clock pulse used as address data of the terminal unit is connected to the signal line, and each terminal unit counts a clock pulse transmitted from the transmission control unit. Address reading means for determining whether or not the address data matches its own unique address, and data input / output means for inputting and outputting a signal to and from the signal line on condition that the address data matches its own unique address. And each terminal unit is provided between the terminal unit and the central controller. In an apparatus for performing data transmission in such a manner as to sequentially go around the data line, an auxiliary control device is connected to the signal line, and the auxiliary control device counts a clock pulse transmitted from the transmission control unit and stores address data. Address reading means for determining whether or not the address matches a predetermined address;
A logical operation means for performing data processing on the terminal unit corresponding to the address on behalf of the central control device on condition that the address reading means determines that the address coincides with a predetermined address; and A data output means for sending a result of the processing to the signal line.
数のターミナルユニットを一対の信号線に接続して、中
央制御装置に設けた論理演算手段において前記ターミナ
ルユニットに関するデータ処理を行うデータ処理システ
ムであって、その信号線には前記ターミナルユニットの
アドレスデータとして利用されるクロックパルスを送出
する伝送制御部が接続されると共に、前記各ターミナル
ユニットには、前記伝送制御部から送出されるクロック
パルスを計数してアドレスデータが自己の固有アドレス
に一致するか否かを判断するアドレス読取手段と、自己
の固有アドレスに一致したことを条件に前記信号線に対
して信号の入出力を行うデータ入出力手段とが設けら
れ、前記ターミナルユニットと前記中央制御装置との間
で各ターミナルユニットを順に巡るようにしてデータ伝
送を行うことにより前記中央制御装置に設けた論理演算
手段において前記ターミナルユニットに関するデータ処
理を行うデータ処理システムに接続される補助制御装置
であって、 前記信号線に接続され前記伝送制御部から送出されるク
ロックパルスを計数してアドレスデータが所定のアドレ
スに一致するか否かを判断するアドレス読取手段と、 このアドレス読取手段にて所定のアドレスに一致したと
判断されたことを条件にそのアドレスに対応する前記タ
ーミナルユニットに関するデータ処理を前記中央制御装
置に代わって行う論理演算手段と、 この論理演算手段によって処理された結果を前記信号線
に送出するデータ出力手段とを備えたことを特徴とする
データ処理システムの補助制御装置。2. A data processing system in which a plurality of terminal units each assigned a unique address are connected to a pair of signal lines, and a logical operation means provided in a central control unit performs data processing on the terminal units. A transmission control unit for transmitting a clock pulse used as address data of the terminal unit is connected to the signal line, and each terminal unit counts a clock pulse transmitted from the transmission control unit. Address reading means for determining whether or not the address data matches its own unique address, and data input / output means for inputting and outputting a signal to and from the signal line on condition that the address data matches its own unique address. And each terminal unit is provided between the terminal unit and the central controller. An auxiliary control device connected to a data processing system that performs data processing on the terminal unit in a logical operation unit provided in the central control device by performing data transmission so as to sequentially go through the signal lines. Address reading means for counting the number of clock pulses transmitted from the transmission control unit and determining whether or not the address data matches a predetermined address; and determining that the address reading means matches the predetermined address. Logic operation means for performing data processing on the terminal unit corresponding to the address on behalf of the central control device on condition that the operation has been performed; and data output means for sending a result processed by the logic operation means to the signal line. An auxiliary control device for a data processing system, comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8405094A JP2708366B2 (en) | 1994-03-29 | 1994-03-29 | Data processing system and auxiliary control device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8405094A JP2708366B2 (en) | 1994-03-29 | 1994-03-29 | Data processing system and auxiliary control device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07273777A JPH07273777A (en) | 1995-10-20 |
| JP2708366B2 true JP2708366B2 (en) | 1998-02-04 |
Family
ID=13819683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8405094A Expired - Fee Related JP2708366B2 (en) | 1994-03-29 | 1994-03-29 | Data processing system and auxiliary control device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2708366B2 (en) |
-
1994
- 1994-03-29 JP JP8405094A patent/JP2708366B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07273777A (en) | 1995-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO1999022307A1 (en) | Data interface and high-speed communication system using the same | |
| JP2708366B2 (en) | Data processing system and auxiliary control device | |
| JP3974370B2 (en) | Master-slave communication method and system | |
| JP2893897B2 (en) | Serial I / O device | |
| JPS5992653A (en) | Data transmitter | |
| KR0121161Y1 (en) | Switching system in common parallel bus | |
| JPS61270952A (en) | Data transmitting system | |
| JPH09146901A (en) | Program transfer system | |
| JPS59138147A (en) | Data transmitter | |
| JP2949118B1 (en) | Encoder data output method for bus communication type encoder device | |
| JPS59171237A (en) | Data transfer system | |
| JPH0218076A (en) | Image forming device | |
| KR100350465B1 (en) | Apparatus and method for synchronizing serial lines using fifo memory | |
| JP3088341B2 (en) | High-speed data transfer method on bus | |
| JPH01841A (en) | data transmission equipment | |
| JPH082056B2 (en) | Data transmission equipment | |
| JPS6113845A (en) | Communication control equipment | |
| JPH09205469A (en) | Data communication system and data communication method | |
| JPH05292130A (en) | Semiconductor integrated circuit for communication control | |
| JPH06161911A (en) | Data transfer system | |
| JPH05134953A (en) | Data transfer controller | |
| JPS6384399A (en) | Key telephone system | |
| JPH09282254A (en) | Communication data control system | |
| JPS5887612A (en) | Controlling and diagnosing device for input and output | |
| JPS6280750A (en) | Data transfer device for system bus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |