JPH02128266A - 保護機能付レジスタ - Google Patents

保護機能付レジスタ

Info

Publication number
JPH02128266A
JPH02128266A JP63282884A JP28288488A JPH02128266A JP H02128266 A JPH02128266 A JP H02128266A JP 63282884 A JP63282884 A JP 63282884A JP 28288488 A JP28288488 A JP 28288488A JP H02128266 A JPH02128266 A JP H02128266A
Authority
JP
Japan
Prior art keywords
data
register
mode
written
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63282884A
Other languages
English (en)
Inventor
Takatoshi Ishii
石井 孝寿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ASCII Corp
Original Assignee
ASCII Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ASCII Corp filed Critical ASCII Corp
Priority to JP63282884A priority Critical patent/JPH02128266A/ja
Publication of JPH02128266A publication Critical patent/JPH02128266A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Storage Device Security (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は、コントローラ等におけるモードレジスタあ
るいはデータレジスタとして用いて好適な保護機能付レ
ジスタに関する。
「従来の技術」 パーソナルコンピュータ等のシステムにおいて、機能追
加が行われると、それに合わせてシステムを構成する各
種コントローラ(周辺装置用コントローラ等)の改良が
行われる。そして、コントローラにおいて機能追加を行
う場合は、新機能を実現するためのレジスタ(モードレ
ジスタ、データレジスタ)が新たにコントローラに追加
される。
ここで、コントローラのバージョンアップに伴うレジス
タ追加の例として第5図に示すような場合がある。第5
図(a)は旧バージョンのコントローラにおけるレジス
タ構成例を示したものである。
この図には、コントローラが機能Aを実行する際に使用
されるレジスタlと機能Cを実行する際に使用されるレ
ジスタ2が示されている。第5図(b)は新バージョン
のコントローラにおけるレジスタ構成例を示したもので
ある。
第5図(b)のレジスタ構成では、第5図(a)に示さ
れたレジスタの池に、新機能BのためのレジスタBが追
加されている。また、レジスタ2の一部のビットは、旧
バージョンにおいて未使用ビット(第5図(a)におけ
る“X”表示)であったのが、新バージョンでは機能C
kの動作を指定するためのデータKを指定するためのビ
ットとして使用されている。ここで、データKがある値
の場合、旧バージョンにおける機能Cと同一の機能が実
行されるようになっている。このように、コントローラ
の機能追加の際には、旧バージョンにおいて使用されて
いたレジスタの内、一部のレジスタの定義が変更または
追加されることがある。
さて、このような場合、新バージョンのコントローラに
対して、旧バージョンのコントローラに合わせて作られ
たプログラムが実行されると、正常な動作が得られない
ことがある。例えば、あるプログラムがレジスタ2の未
使用ビットじX“表示)に対して何等かのデータを書き
込むようになっていたとする(例えば、前後のプログラ
ムを短く組む場合、この未使用ビットにオール10”あ
るいはオール“1”が書かれることがある)。このプロ
グラムが旧バージョンのコントローラ(第5図(a)の
レジスタ構成)に適用される場合は、未使用ビットの内
容が無視されるので正常な動作が得られる。
しかし、新バージョンのコントローラ(第5図(b)の
レジスタ構成)に適用される場合は、旧バージョンで未
使用だったビットに書き込まれたデータがデータにとし
て使用されてしまうこととなり、プログラムが意図した
機能Cが実行されなくなってしまう恐れがある。
そこで、新バージョンのコントローラを開発する際には
、モードレジスタ4(第5図(C))を設け、このレジ
スタ4にモード選択用データを書き込むことにより、レ
ジスタ構成を旧バージョン対応にするか新バージョン対
応にするかを切り換えるようにしている。すなわち、旧
バージョン用のアプリケーションプログラムが実行され
る場合には、それに先立ち、初期化プログラムによって
モードレジスタ4の特定ビットVに旧バージョン用モー
ド選択データがセントされる。これにより、コントロー
ラでは、旧バージョンに対応して各レジスタへのデータ
人出力の制御が行われる。例えば、第5図(b)のレジ
スタ構成例で説明すると、レジスタ2における“K”と
表示されたビットへのデータが無視されるような回路構
成に切り換えられる。
また、追加されたレジスタBへの書込ら無視するように
切り換えられる。従って、新バージョンのコントローラ
において、旧バージョンのアプリケーションプログラム
が実行された場合でも、予期しない動作が実行されるこ
となく、正常な動作が得られる。
「発明が解決しようとする課題」 ところで、上述したようなモードレジスタによって各レ
ジスタに対するデータ入出力制御を切り換えろ方式を用
いた場合でも、アプリケーションプログラムによって、
モードレジスタにデータが書き込まれると正常な動作が
得られなくなる。例えば、コントローラを第5図(a)
のレジスタ構成とし、旧バーノヨンのプログラムを実行
している時に、モードレジスタ4に新バージョン用のモ
ード選択データが書き込まれると、レジスタ構成は第5
図(b)のように切り換えられ、正常な動作が得られな
くなる可能性がある。
この発明は上述した事情に鑑みてなされたもので、書き
込まれたデータを保護する機能を有する保護機能付レジ
スタを提供することを目的としている。
「課題を解決するための手段」 この発明は、書込制御信号に同期して外部から記憶部に
データを書き込むことか可能であり、かつ、初期化信号
を入力することによって該記憶部における記憶データを
初期化することが可能なレジスタであって、 前記記憶部における特定記憶領域の記憶データが所定の
データと一致した場合に、前記記憶部へのデータ書込を
阻止する書込制御手段 を備えたことを特徴としている。
「作用」 上記構成によれば、レジスタの特定の記憶領域に所定の
データが書き込まれない限り、書込制御信号に同期して
外部からレジスタにデータを書き込むことができる。レ
ジスタの特定領域に所定のデータが書き込まれると、書
込制御信号が入力されてもレジスタへのデータ書込が阻
止され、レジスタの記憶データが保護される。そして、
レジスタに初期化信号が入力されて記憶領域が初期化さ
れると、書込阻止状態が解かれ、再びレジスタへのデー
タ書込が可能な状態となる。
「実施例」 以下、図面を参照して本発明の一実施例について説明す
る。
第1図はこの発明の一実施例による保護機能の付いたモ
ードレジスタ10を示す回路図、第2図はこのモードレ
ジスタlOが内蔵されたコントローラの構成を示すブロ
ック図、第3図は第2図のコントローラを用いて構成さ
れるシステムのブロック図である。
第3図のシステムは、システム全体を制御するCPU(
中央処理装置)211制御プログラムの記憶されたRO
M(リードオンリーメモリ)22、データの一時記憶に
用いられるRAM(ランダムアクセスメモリ)23およ
びコントローラC0NT1−CONTNがコモンバスC
Bを介して接続されてなる。
このシステムにおけるコントローラC0NT 1〜C0
NTNには、通常、第2図に示すように、何らかの実行
モードを指示するためのモードレジスタIOが内蔵され
ている。ここで、コモンバスCBにおけるデータは、バ
ッファ14および内部バスrBを介してモードレジスタ
IOに入力されるようになっている。第3図のシステム
のCPU21がモードレジスタ10(第2図)にモード
データを書き込む場合には、CPU2 tからモードレ
ジスタIOを指定するアドレス信号l1O−ADRがコ
モンバスCBに出力される。そして、デコーダ13によ
って、このアドレス信号I 10− ADHがデコード
され、モードレジスタIOを指定するデコード信号が出
力される。これにより、モードレジスタIOへのデータ
書込が行われる。そして、以後、このコントローラC0
NTiにおいては、その他のレジスタ■5に対するデー
タ入出力制御は、このモードレジスタ10の記憶データ
に対応して行われる。
次に、モードレジスタ■0の構成を説明する。
第1図に示すように、モードレジスタ10は初期化機能
付レジスタ11とORゲート12とからなる。レジスタ
11は5ビツトの記憶領域を有し、これら各記憶領域に
対応するデータ入力端り。〜D8、D、にはコモンバス
CB(第2図、第3図)を経由してデータDTO−DT
3、DT7が入力され、初期化信号入力端CLには初期
化信号INITが入力される。ここで、データDTO〜
DT3はモード選択データとして、また、データDT7
は書込制御データとして、レジスタ11に入力される。
また、レジスタ11における出力端Q。〜Q、の出力信
号はモード選択データMODEとしてコントローラ各部
に送られ、出力端Q7の出力信号はモードプロテクト信
号MDPRとして用いられる。ORゲートI2は、一方
の入力端にはデコーダ!3の出力端の中の1つが接続さ
れ、他方の入力端にはレジスタ11の出力端Q、が接続
される。そして、ORゲートI2の出力端はレジスタl
lのクロック入力端GKに接続されている。
デコーダ13には、コモンバスCBを経由して、アドレ
ス信号l1O−ADR1書込要求信号■10−wrt、
イネーブル信号C8か入力される。そして、アドレス信
号l1O−ADHによってモードレジスタlOが指定さ
れている場合は、デコーダ■3からデコード信号MDW
Rが出力され、これがORゲート12に入力される。
以下、第4図のタイムチャートを用いてモードレジスタ
lOの動作を説明する。
まず、時刻t、aにおいて、デコード信号MDWRが出
力されると共に、モードNに対応したモード選択データ
DTO−DT3お上び書込制御用データDT7(この場
合は“0”)が入力されたとする。
この時、レジスタ!1の出力端Q7から出力されるモー
ドプロテクト信号MDPRは“0”となっているので、
信号MDWRはORゲート12を介し、モード書込信号
MDSTとしてレジスタ11に入力される。そして、モ
ード書込信号MDSTの立ち上がり時点(時刻t、b)
でデータDTO〜DT3、DT7がレジスタIIに書き
込まれる。そして、レジスタIIの出力端Q。−Q3か
らは、モードNを指定するモード選択信号MODEが出
力され、コントローラではこのモードNに対応した各レ
ジスタへの入出力制御が行われる。
次に、時刻t、aにおいてデコード信号MDWRが出力
されると共に、モードFを指定するデータD T O〜
D T 3および書込制御データDT7(この場合は“
1“)が入力されたとする。この場合も、モート書込信
号MDSTがORゲートから出力され、レジスタ11に
入力される。そして、モード占込信号MDSTの立ち上
がり時点(時刻t2b)でデータDTO−DT3、DT
7がレジスタ11に書き込まれる。そして、レジスタ1
1の出力端Q。〜Q3からは、モードFを指定するモー
ド設定信号MODEが出力される。同時にレジスタ11
の出力端Q、7におけるモードプロテクト信号MDPR
が立ち上がる。
次に、時刻t3においてデコード信号M D W Rカ
入力されたとする。この場合、レジスタ11の出力端Q
7におけるモートプロテクト信号M D P f(は“
1”となっているので、ORゲート12の出力は常に“
1″となり、モード書込信号MDSTが出力されない。
従って、レジスタ11へのデータ書込は阻止され、コン
トローラのモードはFのまま変化しない。
次に、時刻し4において初期化信号[NITが入力され
ると、レジスタ11が初期化され、モートプロテクト信
号MDPRが立ち下がる。この結果、レジスタ11への
データ書込(例えば、第4図では、時刻t5におけるデ
ータ書込)が可能となる。
このように、このモードレジスタIOは、第7ビツトに
データ“l”を書き込まない限り、データ書込を続けて
行うことが可能である。また、第7ビツトにデータ“1
”を書き込んだ場合はそれ以後のデータ書込が阻止され
る。そして、初期化信号INITによって初期化するこ
とにより、データ書込可能な状態に復帰する。
このようなモードレジスタ10をコントローラの構成要
素として適用すると、必要に応じてモードをプロテクト
することが可能となり、例えば第3図のノステムにおい
てアプリケーノジンプログラムが実行されている場合に
、そのプログラムによってコントローラのモードレジス
タの内容が破壊されるといった事故を防止することがで
きる。
なお、以−トの実施例では、この発明をモードレジスタ
に適用した場合を説明したが、モードレジスタ以外のデ
ータレジスタの保護にも適用することかできる。例えば
、プログラムによって、そのレジスタへの書き込みを連
続して行う場合には、書込制御用ビットを“0”にして
データ書込を行い、それ以後、データの書込を行う予定
がなく、むしろ、レジスタの記憶データが変わっては困
る場合に、書込制御用ピットを“I”にして書き込むと
いった使い方ができる。
「発明の効果」 以」二説明したように、この発明によれば、書込制御信
号に同期して外部から記憶部にデータを書き込むことが
可能であり、かつ、初期化信号を入力することによって
該記憶部における記憶データを初期化することが可能な
レジスタに対して、前記記憶部における特定記憶領域の
記憶データが所定のデータと一致した場合に、前記記憶
部へのデータ書込を阻止する書込制御手段を設けたので
、レジスタにおける記憶データの保護を行うことができ
、システムの安全性が向上する。
【図面の簡単な説明】
第1図はこの発明の一実施例による保護機能付レジスタ
の回路図、第2図は同実施例を適用したコントローラの
構成を示すブロック図、第3図は第2図のコントローラ
により構成したシステムのブロック図、第4図は第1図
の保護機能付レジスタの動作を示すタイムチャート、第
5図はバージョンアップに伴ってコントローラに新規レ
ジスタが追加される場合の例を示す図である。 10・・・・モードレジスタ(保護機能付レジスタ)、
11・・・・・・初期化機能付レジスタ、!2・・・・
・ORゲート。

Claims (1)

  1. 【特許請求の範囲】 書込制御信号に同期して外部から記憶部にデータを書き
    込むことが可能であり、かつ、初期化信号を入力するこ
    とによって該記憶部における記憶データを初期化するこ
    とが可能なレジスタであって、 前記記憶部における特定記憶領域の記憶データが所定の
    データと一致した場合に、前記記憶部へのデータ書込を
    阻止する書込制御手段 を備えたことを特徴とする保護機能付レジスタ。
JP63282884A 1988-11-09 1988-11-09 保護機能付レジスタ Pending JPH02128266A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63282884A JPH02128266A (ja) 1988-11-09 1988-11-09 保護機能付レジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63282884A JPH02128266A (ja) 1988-11-09 1988-11-09 保護機能付レジスタ

Publications (1)

Publication Number Publication Date
JPH02128266A true JPH02128266A (ja) 1990-05-16

Family

ID=17658337

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63282884A Pending JPH02128266A (ja) 1988-11-09 1988-11-09 保護機能付レジスタ

Country Status (1)

Country Link
JP (1) JPH02128266A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05298187A (ja) * 1991-12-18 1993-11-12 Nippon Telegr & Teleph Corp <Ntt> 機能回路における初期設定情報の保護方式
JP2005332555A (ja) * 2004-04-23 2005-12-02 Oki Electric Ind Co Ltd テスト回路、テスト方法、及び半導体集積回路装置
JP2008140166A (ja) * 2006-12-01 2008-06-19 Ricoh Co Ltd 半導体装置及びコンピュータプログラム
JP2009110450A (ja) * 2007-10-31 2009-05-21 Sharp Corp 大規模集積回路装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57111720A (en) * 1980-12-29 1982-07-12 Fujitsu Ltd System for data protection of data transfer control

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57111720A (en) * 1980-12-29 1982-07-12 Fujitsu Ltd System for data protection of data transfer control

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05298187A (ja) * 1991-12-18 1993-11-12 Nippon Telegr & Teleph Corp <Ntt> 機能回路における初期設定情報の保護方式
JP2005332555A (ja) * 2004-04-23 2005-12-02 Oki Electric Ind Co Ltd テスト回路、テスト方法、及び半導体集積回路装置
JP2008140166A (ja) * 2006-12-01 2008-06-19 Ricoh Co Ltd 半導体装置及びコンピュータプログラム
JP2009110450A (ja) * 2007-10-31 2009-05-21 Sharp Corp 大規模集積回路装置
US8120418B2 (en) 2007-10-31 2012-02-21 Sharp Kabushiki Kaisha Large-scale integrated circuit

Similar Documents

Publication Publication Date Title
JPH02128266A (ja) 保護機能付レジスタ
JPH01232452A (ja) ワンチッププロセッサ
JPH01123342A (ja) メモリの書込保護回路
JPH0333926A (ja) ワンチップマイクロコンピュータ
JPH0475137A (ja) データ処理装置
JPH02148152A (ja) マイクロコンピュータ
JP4236808B2 (ja) 不揮発メモリ内蔵マイクロコンピュータとその不揮発メモリの自己書換方法
JPH0348954A (ja) キー記憶制御方式
JPH05334195A (ja) 情報処理装置
JPS62251857A (ja) メモリ制御方式
JPS62286143A (ja) 半導体記憶装置
JP2839631B2 (ja) パーソナルコンピュータシステムおよびその構成変更方法
JPS5849903B2 (ja) 計算機並列接続システム
JPH04107630A (ja) 中央処理装置
JPS62241041A (ja) 情報処理装置
JPS6129022B2 (ja)
JPH05173887A (ja) 記憶装置
JPH064469A (ja) 入出力装置制御方式
JPS60101642A (ja) マイクロコンピユ−タ入力制御回路
JPH05250267A (ja) 1チップcpuによるライトプロテクト
JPS61168060A (ja) デ−タ処理装置
JPS60193046A (ja) 命令例外検出方式
JPH0545978B2 (ja)
JPS62221030A (ja) マイクロプログラム制御方式
JPS6320631A (ja) レジスタ選択方式