JPH02123805A - Differential amplifier - Google Patents
Differential amplifierInfo
- Publication number
- JPH02123805A JPH02123805A JP63276828A JP27682888A JPH02123805A JP H02123805 A JPH02123805 A JP H02123805A JP 63276828 A JP63276828 A JP 63276828A JP 27682888 A JP27682888 A JP 27682888A JP H02123805 A JPH02123805 A JP H02123805A
- Authority
- JP
- Japan
- Prior art keywords
- input
- transistors
- trs
- differential
- pnp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 claims abstract description 10
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 10
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 239000000872 buffer Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 241001080526 Vertica Species 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
Description
【発明の詳細な説明】
〔概 要〕
演算増幅器の入力段に用いられ電流増幅率が小さいＰＮ
Ｐ トランジスタ対で構成された差動増幅回路に関し、
演算増幅器に本来必要な高い入力インピーダンスを得る
ことを目的とし、
各ＰＮＰ トランジスタの入力側にＮＰＮＩ−ランジス
タを接続し、該トランジスタのエミッタ側に定電流源を
接続するように構成する。[Detailed Description of the Invention] [Summary] A PN with a small current amplification factor used in the input stage of an operational amplifier.
Regarding a differential amplifier circuit composed of a pair of PNP transistors, in order to obtain the high input impedance originally required for an operational amplifier, an NPNI-transistor is connected to the input side of each PNP transistor, and a constant voltage is connected to the emitter side of the transistor. Configure to connect a current source.
本発明は、差動増幅回路に関し、特に演算増幅器の入力
段に用いられ電流増幅率が小さいＰＮＰトランジスタ対
で構成された差動増幅回路に関するものである。The present invention relates to a differential amplifier circuit, and more particularly to a differential amplifier circuit that is used in the input stage of an operational amplifier and is configured with a pair of PNP transistors having a small current amplification factor.
最近のＬＳＩ回路においては、高速・高周波特性が重要
視されているが、演算増幅器も含めてチップ化すること
が必要になって来ている。In recent LSI circuits, high speed and high frequency characteristics have become important, and it has become necessary to incorporate operational amplifiers into chips.
第３図は演算増幅器の入力段に用いられる従来の差動増
幅回路の一例を示したもので、定電流源■３にエミッタ
が接続されコレクタがカレントミラー回路ＣＭに接続さ
れたＰＮＰ トランジスタＱｌとＱ２で差動対を構成し
ており、トランジスタＱｌとＱ２の平衡出力をカレント
ミラー回路ＣＭによって電流を平衡させ入力差動電圧差
に対応した不平衡電圧出力を出力段（図示せず）に与え
ている。Figure 3 shows an example of a conventional differential amplifier circuit used in the input stage of an operational amplifier. Q2 constitutes a differential pair, and the balanced outputs of transistors Ql and Q2 are balanced by a current mirror circuit CM to provide an unbalanced voltage output corresponding to the input differential voltage difference to an output stage (not shown). ing.
このような差動増幅回路において差動対にＰＮＰトラン
ジスタを使用せざるを得ないのは次の理由に拠る。The reason why it is necessary to use PNP transistors in the differential pair in such a differential amplifier circuit is as follows.
即ち、演算増幅器だけをＩＣ化するのではなく演算増幅
器を一部に含めて高速・高周波特性の優れたＬＳＩ化す
る場合には高周波特性の優れたＮＰＮトランジスタが主
体となり然も高性能とするために縦型（ｖｅｒｔｉｃａ
ｌ）のトランジスタ構造にするのが一般的である。この
ような高速・高周波特性の優れたＬＳＩ内部に演算増幅
器を内蔵しようとすると、ＮＰＮ トランジスタのみで
なく ＰＮＰ トランジスタも必要となってくる。即ち
、高速・高周波特性が比較的要求されない演算増幅器部
分に対しては製造プロセスが簡単でコストが低度な横型
（ｌａｔｅｒａｌ）構造のＰＮＰ ）ランジスクが割り
当てられるという犠牲を強いられることになる。In other words, when making an LSI with excellent high-speed and high-frequency characteristics that includes the operational amplifier as a part of it, rather than making only the operational amplifier into an IC, NPN transistors with excellent high-frequency characteristics are used as the main component, but in order to achieve high performance. vertical type (vertica)
It is common to use the transistor structure 1). In order to incorporate an operational amplifier into an LSI with such excellent high-speed and high-frequency characteristics, not only NPN transistors but also PNP transistors are required. In other words, the operational amplifier section, which does not require relatively high speed and high frequency characteristics, has to be sacrificed in that a PNP transistor having a lateral structure, which has a simple manufacturing process and low cost, is allocated.
しかしながら、ＰＮＰ トランジスタの電流増幅率β（
コレクタ電流／ベース電流）が「１０」前後と低くなっ
てしまい、入力バイアス電流が増える結果、演算増幅器
に不可欠な高い入力インピーダンスが得られなくなって
しまうという問題点があった。However, the current amplification factor β(
There is a problem in that the collector current/base current) becomes as low as around 10, and as a result, the input bias current increases, making it impossible to obtain the high input impedance that is essential for an operational amplifier.
また、ＰＮＰ トランジスタをダーリントン接続してｉ
ｌ流増幅率βを上げようとすると、電源電圧ＶＣＣも高
くするしなければならないという憾みがあった。Also, by connecting the PNP transistor to i
In order to increase the current amplification factor β, there is a problem that the power supply voltage VCC must also be increased.
従って、本発明は演算増幅器の入力段に用いられ電流増
幅率が小さいＰＮＰトランジスタ対で構成された差動増
幅回路において、演算増幅器に本来必要な高い入力イン
ピーダンスを得ることを目的とする。Therefore, an object of the present invention is to obtain a high input impedance originally required for an operational amplifier in a differential amplifier circuit configured with a PNP transistor pair having a small current amplification factor and used in the input stage of the operational amplifier.
上記の目的を達成するため、本発明に係る差動増幅回路
では、第１図に原理的に示すように、差動対を構成する
ＰＮＰ トランジスタＱ１、Ｑ２の各入力側にＮＰＮ
トランジスタＱ３、Ｑ４を接続し、該トランジスタＱ３
、Ｑ４のエミッタ側に定電流源１．２を接続している。In order to achieve the above object, in the differential amplifier circuit according to the present invention, as shown in principle in FIG.
Transistors Q3 and Q4 are connected, and the transistor Q3
, a constant current source 1.2 is connected to the emitter side of Q4.
第１図において、差動対を構成するＰＮＰ トランジス
タＱ１、Ｑ２の各入力側に接続されたＮＰＮトランジス
タＱ３、Ｑ４への入力差動電圧はそのままＰＮＰ トラ
ンジスタＱ１、Ｑ２の入力、即ちベースに印加されるの
でトランジスタＱ１、Ｑ２によって通常の差動増幅動作
が行われる。In FIG. 1, the input differential voltage to NPN transistors Q3 and Q4 connected to the respective input sides of PNP transistors Q1 and Q2 constituting a differential pair is directly applied to the inputs, that is, the bases of PNP transistors Q1 and Q2. Therefore, normal differential amplification operation is performed by transistors Q1 and Q2.
このときの入力バイアス電流Ｌ−，Ｉｍ＝は、ＮＰＮト
ランジスタＱ３、Ｑ４の電流増幅率βが高い（通常、１
００程度）ので低減する。従って、この差動増幅回路を
演算増幅器の入力段に用いた場合には高い入力インピー
ダンスが得られる。At this time, the input bias current L-, Im= has a high current amplification factor β of the NPN transistors Q3 and Q4 (usually 1
00), so reduce it. Therefore, when this differential amplifier circuit is used in the input stage of an operational amplifier, high input impedance can be obtained.
第２図は、本発明による差動増幅回路の一実施例を示し
たもので、この実施例では、定電流Ｂ１、２はトランジ
スタＱ５〜Ｑ８で構成され、定電流源１、はトランジス
タＱ７〜Ｑ１２で構成されている。また、トランジスタ
Ｑ１、Ｑ２のコレクタには従来例と同様にカレントミラ
ーＣＭが接続されている。FIG. 2 shows an embodiment of the differential amplifier circuit according to the present invention. In this embodiment, constant currents B1 and 2 are composed of transistors Q5 to Q8, and constant current source 1 is composed of transistors Q7 to Q8. It consists of Q12. Furthermore, a current mirror CM is connected to the collectors of the transistors Q1 and Q2, as in the conventional example.
動作に関しては、入力端子がトランジスタＱ３、Ｑ４の
ベースに印加されると、このベース電圧■８３、Ｖ１４
はトランジスタＱ１、Ｑ２のベース電圧Ｖ□、Ｖｌｌに
それぞれ略等しくなり入力電圧が略トランジスタＱ１、
Ｑ２に印加されることになり、カレントミラーＣＭによ
って電圧不平衡出力がトランジスタＱ２のコレクタ側か
ら得られる。In terms of operation, when the input terminal is applied to the bases of transistors Q3 and Q4, this base voltage ■83, V14
are approximately equal to the base voltages V□ and Vll of the transistors Q1 and Q2, respectively, and the input voltage is approximately equal to the base voltages V□ and Vll of the transistors Q1 and Q2, respectively.
Q2, and a voltage unbalanced output is obtained from the collector side of transistor Q2 by current mirror CM.
このとき、トランジスタＱ３、Ｑ４はエミッタホロワと
しての入力バッファとして働き、そのコレクタ電流及び
トランジスタＱ１、Ｑ２のベース電流はトランジスタＱ
５〜Ｑ８によって一定値に保持される。これは、トラン
ジスタＱ７のコレクターベース間に接続された抵抗ｒに
よって決まる定電流値によりバッファとしてのトランジ
スタＱ７がトランジスタＱ８並びにＱ５、Ｑ６の共通ベ
ース電位が不変となるように電流を流すことによって行
われる。At this time, transistors Q3 and Q4 act as input buffers as emitter followers, and their collector currents and the base currents of transistors Q1 and Q2 are
It is held at a constant value by 5 to Q8. This is done by causing current to flow through the transistor Q7 as a buffer using a constant current value determined by the resistor r connected between the collector and base of the transistor Q7 so that the common base potential of the transistors Q8, Q5, and Q6 remains unchanged. .
尚、この場合の定電流源１．２は高抵抗に置き換えても
構わない。Note that the constant current source 1.2 in this case may be replaced with a high resistance.
同様にして、定電流源■、は、トランジスタＱ７、Ｑ８
によりトランジスタＱ９〜Ｑ１２により一定の電流がト
ランジスタＱ１、Ｑ２に与えられて好ましい差動増幅回
路動作が得られる。Similarly, the constant current source ■ is connected to the transistors Q7 and Q8.
Accordingly, a constant current is applied to transistors Q1 and Q2 by transistors Q9 to Q12, and a preferable differential amplifier circuit operation is obtained.
尚、トランジスタＱ１、Ｑ２のコレクタ側に接続したカ
レントミラーＣＭも高抵抗で代用しても横わないことは
言うまでもない。It goes without saying that the current mirror CM connected to the collector side of the transistors Q1 and Q2 will not fall flat even if a high resistance is used instead.
以上説明したように、本発明に係る差動増幅回路によれ
ば、各ＰＮＰ トランジスタの入力側にＮＰＮトランジ
スタを接続し、該トランジスタのエミッタ側に電流値が
小さい定電流源を接続するように構成したので、入力バ
イアス電流を低減できるので高速・高周波特性を重視す
るＬＳＩ回路に使用される演算増幅器の入力段に用いた
場合でも演算増幅器本来の機能を発揮することができる
。As explained above, according to the differential amplifier circuit according to the present invention, an NPN transistor is connected to the input side of each PNP transistor, and a constant current source with a small current value is connected to the emitter side of the transistor. Therefore, since the input bias current can be reduced, even when used in the input stage of an operational amplifier used in an LSI circuit that emphasizes high-speed and high-frequency characteristics, the original function of the operational amplifier can be exhibited.
第１図は、本発明に係る差動増幅回路の原理を説明する
ための回路図、
第２図は、本発明に係る差動増幅回路の一実施例を示す
回路図、
第３図は、従来の差動増幅回路を示す回路図、である。
第１図において、
Ｑ１、Ｑ２・・・ＰＮＰ トランジスタ、Ｑ３、Ｑ４・
・・ＮＰＮ トランジスタ、１．２・・・定電流源。
図中、同一符号は同−又は相当部分を示す。FIG. 1 is a circuit diagram for explaining the principle of a differential amplifier circuit according to the present invention, FIG. 2 is a circuit diagram showing an embodiment of a differential amplifier circuit according to the present invention, and FIG. 3 is a circuit diagram for explaining the principle of a differential amplifier circuit according to the present invention. FIG. 2 is a circuit diagram showing a conventional differential amplifier circuit. In Figure 1, Q1, Q2...PNP transistors, Q3, Q4...
...NPN transistor, 1.2...constant current source. In the figures, the same reference numerals indicate the same or corresponding parts.
Claims (1)
Ｐトランジスタ対（Ｑ１、Ｑ２）で構成された差動増幅
回路において、 各ＰＮＰトランジスタ（Ｑ１、Ｑ２）の入力側にＮＰＮ
トランジスタ（Ｑ３、Ｑ４）を接続し、該トランジスタ
（Ｑ３、Ｑ４）のエミッタ側に定電流源（１）（２）を
接続したことを特徴とする差動増幅回路。[Claims] A PN that is used in the input stage of an operational amplifier and has a small current amplification factor.
In a differential amplifier circuit composed of a pair of P transistors (Q1, Q2), an NPN transistor is connected to the input side of each PNP transistor (Q1, Q2).
A differential amplifier circuit characterized in that transistors (Q3, Q4) are connected, and constant current sources (1) and (2) are connected to the emitter side of the transistors (Q3, Q4).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63276828A JPH02123805A (en) | 1988-11-01 | 1988-11-01 | Differential amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63276828A JPH02123805A (en) | 1988-11-01 | 1988-11-01 | Differential amplifier |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02123805A true JPH02123805A (en) | 1990-05-11 |
Family
ID=17574971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63276828A Pending JPH02123805A (en) | 1988-11-01 | 1988-11-01 | Differential amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02123805A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0851321A (en) * | 1994-07-13 | 1996-02-20 | Analog Devices Inc <Adi> | Apparatus and method for generating current |
-
1988
- 1988-11-01 JP JP63276828A patent/JPH02123805A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0851321A (en) * | 1994-07-13 | 1996-02-20 | Analog Devices Inc <Adi> | Apparatus and method for generating current |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08250941A (en) | Low-distortion differential amplifier circuit | |
| US6054897A (en) | Differential amplifier constituted of bipolar transistors | |
| JP3082690B2 (en) | Operational amplifier circuit | |
| JPH03123208A (en) | Differential current amplifier circuit | |
| US6104232A (en) | DC output level compensation circuit | |
| JPH11177354A (en) | Operational amplifier | |
| JPH02123805A (en) | Differential amplifier | |
| JP2644191B2 (en) | Buffer amplifier | |
| JPH03201809A (en) | Differential output circuit | |
| JPH0746059A (en) | Arithmetic amplifier and active filter using this | |
| JP3172310B2 (en) | Buffer circuit | |
| JPH01278108A (en) | Differential amplifier circuit | |
| JP2600648B2 (en) | Differential amplifier circuit | |
| JP2994312B2 (en) | ECL logic circuit | |
| JPH0233207A (en) | Buffer circuit | |
| JPH1188148A (en) | Ecl logic circuit | |
| JPH0487407A (en) | Buffer circuit | |
| JPH05175754A (en) | Differential amplifier | |
| JPS62179207A (en) | Offset correction circuit for transistor amplifier | |
| JPS613508A (en) | Push-pull amplifier circuit | |
| JPS6210907A (en) | Differential amplifier circuit | |
| JPH06216665A (en) | Voltage/current conversion circuit | |
| JPS61237505A (en) | Amplifier circuit | |
| JPH01321708A (en) | Current mirror circuit | |
| JPH0454403B2 (en) |