JPH0212363A - コンピユータ・システムの初期設定方法及びその装置 - Google Patents
コンピユータ・システムの初期設定方法及びその装置Info
- Publication number
- JPH0212363A JPH0212363A JP1055260A JP5526089A JPH0212363A JP H0212363 A JPH0212363 A JP H0212363A JP 1055260 A JP1055260 A JP 1055260A JP 5526089 A JP5526089 A JP 5526089A JP H0212363 A JPH0212363 A JP H0212363A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- main
- unit
- sub
- window
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000011423 initialization method Methods 0.000 title 1
- 108010001267 Protein Subunits Proteins 0.000 claims description 4
- 238000000034 method Methods 0.000 claims description 4
- 238000011161 development Methods 0.000 abstract description 3
- 238000002360 preparation method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 102000002067 Protein Subunits Human genes 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 229920000742 Cotton Polymers 0.000 description 1
- 101100043636 Oryza sativa subsp. japonica SSIIIA gene Proteins 0.000 description 1
- 101100066911 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) FLO5 gene Proteins 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/177—Initialisation or configuration control
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Stored Programmes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
A、産業上の利用分野
この発明はデータ処理分野に関し、特に、主ユニットと
副ユニットを有するコンピュータ・システムにおいて主
ユニットが副ユニットの初期設定を制御するコンピュー
タ・システムに間する。
副ユニットを有するコンピュータ・システムにおいて主
ユニットが副ユニットの初期設定を制御するコンピュー
タ・システムに間する。
B、従来技術
マイクロプロセッサを用いた典型的なコンピュータ・シ
ステムは主プロセッサを持ったシステム・ボードを有す
る。普通、このシステム・ボードは1つないし複数のア
ダプタ・カードが差し込まれるスロットを有する。これ
らのアダプタ・カードは、例としていくつかの機能を挙
げると、プリンタの制御、デイスプレィの制御、または
他のコンピュータとの通信の制御のためのものである。
ステムは主プロセッサを持ったシステム・ボードを有す
る。普通、このシステム・ボードは1つないし複数のア
ダプタ・カードが差し込まれるスロットを有する。これ
らのアダプタ・カードは、例としていくつかの機能を挙
げると、プリンタの制御、デイスプレィの制御、または
他のコンピュータとの通信の制御のためのものである。
これらアダプタ・カードはしばしば副(2次的)プロセ
ッサを持ち、その特定のアダプタ・カードの特別な機能
を制御するためにこのプロセッサが使用される。
ッサを持ち、その特定のアダプタ・カードの特別な機能
を制御するためにこのプロセッサが使用される。
副プロセッサに加えて、アダプタ・カードはしばしば読
出し専用記憶(RO5)または読出し専用メモリ(RO
M)モジュールも有する。このRO8(又はROM)モ
ジュールは初期設定プログラム(又は初期ブート記録)
をアダプタ・カードへの電源が切られても永久的に記憶
できるようにするために用いられる。電源が初めてアダ
プタ・カードへ供給される時、副プロセッサはその最初
の仕事として、ROSモジュールに含まれる初期設定プ
ログラムを実行する。このプログラムは、アダプタ・カ
ード上の副プロセッサ、ランダム・アクセス・メモリ(
RAM)、及び他のハードウェアを初期設定する。
出し専用記憶(RO5)または読出し専用メモリ(RO
M)モジュールも有する。このRO8(又はROM)モ
ジュールは初期設定プログラム(又は初期ブート記録)
をアダプタ・カードへの電源が切られても永久的に記憶
できるようにするために用いられる。電源が初めてアダ
プタ・カードへ供給される時、副プロセッサはその最初
の仕事として、ROSモジュールに含まれる初期設定プ
ログラムを実行する。このプログラムは、アダプタ・カ
ード上の副プロセッサ、ランダム・アクセス・メモリ(
RAM)、及び他のハードウェアを初期設定する。
C0発明が解決しようとする問題点
初期設定プログラムを永久的に記憶するためにアダプタ
・カード上にFLO5(又はROM>モジュールを持た
なければならないことは、アダプタ・カードのコストを
増し、アダプタ・カードの開発に要する時間を増し、現
場でのアダプタ・カード初期設定プログラムの更新又は
変更を非常に困難にするので好ましくない。
・カード上にFLO5(又はROM>モジュールを持た
なければならないことは、アダプタ・カードのコストを
増し、アダプタ・カードの開発に要する時間を増し、現
場でのアダプタ・カード初期設定プログラムの更新又は
変更を非常に困難にするので好ましくない。
この発明の目的は、初期設定プログラムを記憶するため
のボード上のRO8又はROMモジュールを必要とせず
に、アダプタ・カードまたは他の副ユニット上の副プロ
セッサを初期設定することである。
のボード上のRO8又はROMモジュールを必要とせず
に、アダプタ・カードまたは他の副ユニット上の副プロ
セッサを初期設定することである。
この発明の他の目的は、初期設定ブロクラムが容易に修
正できる、アダプタ・カード又は他の副ユニット上の副
プロセッサを簡単に初期設定する方法を提供することで
ある。
正できる、アダプタ・カード又は他の副ユニット上の副
プロセッサを簡単に初期設定する方法を提供することで
ある。
この発明の他の目的は、コンピュータ・システムのアダ
プタ・カード又は副ユニットを開発するための時間及び
コストを削減することである。
プタ・カード又は副ユニットを開発するための時間及び
コストを削減することである。
D0問題点を解決するための手段
これらの目的は、ここに開示される副プロセッサ初期設
定システムにより達成される。
定システムにより達成される。
主ユニット(システム・ボードなど)と副ユニット(ア
ダプタ・カードなど)を有するマイクロ・プロセッサを
用いたコンピュータ・システムにおいて、副ユニットに
含まれる副プロセッサ(停止したリセット状態に置かれ
ている)を、読出し専用記tl(ROS)モジュール又
は読出し専用メモリ(ROM’)モジュールが側ユニッ
トの一部として必要とされることなく、初期設定できる
。詳細には、窓(ウィンドウ)が主ユニットの非設置の
メモリ・アドレス空間のセグメントに定義され、副ユニ
ットの設置されたメモリ・アドレス空間のセグメントに
定義される。副ユニットからのメモリ・セグメントは最
初に実行される副プロセッサの命令アドレスを含んでい
る。主ユニット上の主プロセッサは、主ユニット記憶か
ら副プロセッサの初期設定プログラムを検索する。この
初期設定プログラムはその後に窓内に置かれる。副プロ
セッサは主プロセッサの窓のアクセスのために実行され
る必要はない、主プロセッサはその後に副プロセッサの
リセット線を使用禁止にする。リセット線が使用禁止に
されると、副プロセッサは初期設定プログラムの実行を
開始する。このようにして、ROS又はROMモジュー
ルをボード上に設ける必要なくして、副ユニットが初期
設定される。
ダプタ・カードなど)を有するマイクロ・プロセッサを
用いたコンピュータ・システムにおいて、副ユニットに
含まれる副プロセッサ(停止したリセット状態に置かれ
ている)を、読出し専用記tl(ROS)モジュール又
は読出し専用メモリ(ROM’)モジュールが側ユニッ
トの一部として必要とされることなく、初期設定できる
。詳細には、窓(ウィンドウ)が主ユニットの非設置の
メモリ・アドレス空間のセグメントに定義され、副ユニ
ットの設置されたメモリ・アドレス空間のセグメントに
定義される。副ユニットからのメモリ・セグメントは最
初に実行される副プロセッサの命令アドレスを含んでい
る。主ユニット上の主プロセッサは、主ユニット記憶か
ら副プロセッサの初期設定プログラムを検索する。この
初期設定プログラムはその後に窓内に置かれる。副プロ
セッサは主プロセッサの窓のアクセスのために実行され
る必要はない、主プロセッサはその後に副プロセッサの
リセット線を使用禁止にする。リセット線が使用禁止に
されると、副プロセッサは初期設定プログラムの実行を
開始する。このようにして、ROS又はROMモジュー
ルをボード上に設ける必要なくして、副ユニットが初期
設定される。
初期設定プログラムが完了した後、主ユニットは他の準
備プログラム、例えば診断プログラムなど、を窓を介し
て副ユニットへ送ることができる。
備プログラム、例えば診断プログラムなど、を窓を介し
て副ユニットへ送ることができる。
E、実施例
第1図はこの発明の主ユニットと副ユニットの全体のブ
ロック図である。好ましい実施例では、主ユニット10
は18Mパーソナル・システム/2コンピユータのシス
テム・ボードである。しかし、主ユニット10はどんな
コンピュータの主ユニットであってもよい。副ユニット
20は好ましい実施例では18Mパーソナル・システム
/2コンピユータに用いられるI 8M69X6279
などのアダプタ・カードであってよい。しかし、副ユニ
ットは必ずしもアダプタ・カードである必要はない。副
ユニット20は、専門化された機能を実行するために副
プロセッサを必要とする主システム・ボードの一部分で
あることも考えられる。
ロック図である。好ましい実施例では、主ユニット10
は18Mパーソナル・システム/2コンピユータのシス
テム・ボードである。しかし、主ユニット10はどんな
コンピュータの主ユニットであってもよい。副ユニット
20は好ましい実施例では18Mパーソナル・システム
/2コンピユータに用いられるI 8M69X6279
などのアダプタ・カードであってよい。しかし、副ユニ
ットは必ずしもアダプタ・カードである必要はない。副
ユニット20は、専門化された機能を実行するために副
プロセッサを必要とする主システム・ボードの一部分で
あることも考えられる。
これに加えて、副ユニット20は通信線を介して主ユニ
ット10に接続されるターミナルなどの遠隔の装置であ
ることもできる。
ット10に接続されるターミナルなどの遠隔の装置であ
ることもできる。
主ユニット10を詳細に説明する。主ユニット10は主
中央プロセッサ・ユニットを含む、好ましい実施例では
主プロセッサ11はインテル80286または8038
6マイクロ・プロセッサなどのマイクロ・プロセッサで
ある。しかし、他のプロセッサであってもよい、プロセ
ッサ11は主ランダム・アクセス・メモリ12、非揮発
性記憶17、および読出し専用記憶18に接続されてい
る。非揮発性記憶17は電源が切れた後でも記録された
情報を記憶できる、普通、ディスク、ディスケット、テ
ープ、光ディスクまたは他の二次記憶装置である。RO
818は主ユニットのための初期設定プログラムを永久
的に記憶するという通常の方法で使用される。主プロセ
ッサ11、主メモリ・アドレス空間12、記憶17、お
よびRO818は全てシステム・バス19に接続されて
いて、このシステム・パスは副ユニット20に接続され
ている。副ユニット20は、副プロセッサ21、I10
レジスタ30および副メモリ・アドレス空間22を有す
る。副プロセッサ21は、好ましい実施例ではインテル
8088マイクロ・プロセッサである。しかり、他のプ
ロセッサも使用できる。レジスタ30は第3図により詳
細に示されており、後で詳述する。
中央プロセッサ・ユニットを含む、好ましい実施例では
主プロセッサ11はインテル80286または8038
6マイクロ・プロセッサなどのマイクロ・プロセッサで
ある。しかし、他のプロセッサであってもよい、プロセ
ッサ11は主ランダム・アクセス・メモリ12、非揮発
性記憶17、および読出し専用記憶18に接続されてい
る。非揮発性記憶17は電源が切れた後でも記録された
情報を記憶できる、普通、ディスク、ディスケット、テ
ープ、光ディスクまたは他の二次記憶装置である。RO
818は主ユニットのための初期設定プログラムを永久
的に記憶するという通常の方法で使用される。主プロセ
ッサ11、主メモリ・アドレス空間12、記憶17、お
よびRO818は全てシステム・バス19に接続されて
いて、このシステム・パスは副ユニット20に接続され
ている。副ユニット20は、副プロセッサ21、I10
レジスタ30および副メモリ・アドレス空間22を有す
る。副プロセッサ21は、好ましい実施例ではインテル
8088マイクロ・プロセッサである。しかり、他のプ
ロセッサも使用できる。レジスタ30は第3図により詳
細に示されており、後で詳述する。
第2A図は、この発明の好ましい実施例の主メモリ・ア
ドレス空間12と副メモリ・アドレス空間22を詳細に
示す、主メモリ・アドレス空間12は副メモリ・アドレ
ス空間22より大きく示されていることに注意すべきで
ある。これは普通の場合であるけれども、必ずしもそう
である必要はない。主メモリ・アドレス空間12は非設
置の主メモリ14と設置された主メモリ15とを含む。
ドレス空間12と副メモリ・アドレス空間22を詳細に
示す、主メモリ・アドレス空間12は副メモリ・アドレ
ス空間22より大きく示されていることに注意すべきで
ある。これは普通の場合であるけれども、必ずしもそう
である必要はない。主メモリ・アドレス空間12は非設
置の主メモリ14と設置された主メモリ15とを含む。
非設置の主メモリ14は設置されていないけれども、ア
クセス可能である。非設置の主メモリ14のセグメント
に、主メモリの窓位置13が指定される。
クセス可能である。非設置の主メモリ14のセグメント
に、主メモリの窓位置13が指定される。
初期設定と準備工程の際に、後述されるようにメモリ位
置13と23は同じデータを含み、集合的に窓50とし
て呼ばれる。しかし、副ユニット20の初期設定及び準
備の際、主プロセッサ11からアクセスされるように窓
50は主メモリ窓13により定義され、副プロセッサ2
1(−度走り出しな後)によりアクセスされるように窓
50は副メモリ窓位置23により定義されることに注意
することが必要である。主プロセッサ11が主メモリ窓
位置13をアクセスする時、それは副メモリ窓位置23
の実メモリ中に含まれているデータにアクセスしている
。
置13と23は同じデータを含み、集合的に窓50とし
て呼ばれる。しかし、副ユニット20の初期設定及び準
備の際、主プロセッサ11からアクセスされるように窓
50は主メモリ窓13により定義され、副プロセッサ2
1(−度走り出しな後)によりアクセスされるように窓
50は副メモリ窓位置23により定義されることに注意
することが必要である。主プロセッサ11が主メモリ窓
位置13をアクセスする時、それは副メモリ窓位置23
の実メモリ中に含まれているデータにアクセスしている
。
第2B図は、別の実施例の主メモリ・アドレス空間12
及び副メモリ・アドレス空間22の詳細を示している。
及び副メモリ・アドレス空間22の詳細を示している。
好ましい実施例の場合と異なり、主窓位置13が非設置
の主メモリ14にではなく、設置された主メモリ15内
に設けられている。副プロセッサ21が副態位W23に
データを書く時、同じデータが主窓位置13に書かれな
ければならない。これは好ましい実施例では必要のない
ことである。
の主メモリ14にではなく、設置された主メモリ15内
に設けられている。副プロセッサ21が副態位W23に
データを書く時、同じデータが主窓位置13に書かれな
ければならない。これは好ましい実施例では必要のない
ことである。
第2C図は、さらに別の実施例の共有メモリを有する構
成である。この実施例では、主プロセッサ11及び副プ
ロセッサ21は共に共有メモリ・アドレス空間62にバ
ス19を経てアクセスする。
成である。この実施例では、主プロセッサ11及び副プ
ロセッサ21は共に共有メモリ・アドレス空間62にバ
ス19を経てアクセスする。
−度に一つのプロセッサのみがデータの整合性を保つた
めに共有メモリ・アドレス空間62にアクセスすること
ができる。
めに共有メモリ・アドレス空間62にアクセスすること
ができる。
第3図は副ユニット20のI10レジスタ30を詳細に
示す。レジスタ31及び33が、主メモリ態位ff1i
13の開始アドレスを定義するのに用いられる。好まし
い実施例においては、主メモリ窓位置13は16キロバ
イトの大きざである。しかし、この大きさはこれよりも
大きくても、小さくても、あるいは動的に可変であって
もよい。また、好ましい実施例においては、主メモリ・
アドレス空間12は1メガ・バイトの大きさであり、副
メモリ・アドレス空間22は256キロ・バイトの大き
さである。しかし、この大きさは、これよりも大きくて
も、小さくてもよい。
示す。レジスタ31及び33が、主メモリ態位ff1i
13の開始アドレスを定義するのに用いられる。好まし
い実施例においては、主メモリ窓位置13は16キロバ
イトの大きざである。しかし、この大きさはこれよりも
大きくても、小さくても、あるいは動的に可変であって
もよい。また、好ましい実施例においては、主メモリ・
アドレス空間12は1メガ・バイトの大きさであり、副
メモリ・アドレス空間22は256キロ・バイトの大き
さである。しかし、この大きさは、これよりも大きくて
も、小さくてもよい。
レジスタ31及び33は、10のアドレス線AM14−
AM23を含む。これら10のアドレス線は、主メモリ
・アドレス空間12の1メガ・バイトの全メモリ・アド
レスの内のどの16キロ・バイトのセグメントにアドレ
スするのにも十分である。もし、主メモリのアドレス空
間12または主窓位置18のいずれかの大きさが好まし
い実施例と異なる場合、これより多いかまたは少ないア
ドレス線を用いることができることはあきらかである。
AM23を含む。これら10のアドレス線は、主メモリ
・アドレス空間12の1メガ・バイトの全メモリ・アド
レスの内のどの16キロ・バイトのセグメントにアドレ
スするのにも十分である。もし、主メモリのアドレス空
間12または主窓位置18のいずれかの大きさが好まし
い実施例と異なる場合、これより多いかまたは少ないア
ドレス線を用いることができることはあきらかである。
レジスタ32が、副メモリ・アドレス空間22内の側窓
位置の支店をアドレスするのに用いられる。レジスタ3
2は4つのアドレス線psi−pS4を含んでいること
に注意すべきである。これら4本のアドレス線は256
キロ・バイトの副メモリ・アドレス空間22のどの16
キロ・バイト・セグメントをアドレスするのにも十分で
ある。
位置の支店をアドレスするのに用いられる。レジスタ3
2は4つのアドレス線psi−pS4を含んでいること
に注意すべきである。これら4本のアドレス線は256
キロ・バイトの副メモリ・アドレス空間22のどの16
キロ・バイト・セグメントをアドレスするのにも十分で
ある。
もし、副メモリ・アドレス空間22または側窓位置23
のいずれかの大きさが好ましい実施例と異なる場合は、
レジスタ32のアドレス線の数を変えることができる。
のいずれかの大きさが好ましい実施例と異なる場合は、
レジスタ32のアドレス線の数を変えることができる。
レジスタ34が副ユニットの識別信号を含んでいて、副
ユニットが装着されているかどうかを主ユニットへ知ら
せるのに用いられる。
ユニットが装着されているかどうかを主ユニットへ知ら
せるのに用いられる。
レジスタ36が副プロセッサ21をリセットするための
プロセッサ・リセット線37を含んでいる。好ましい実
施例では、プロセッサ・リセット線37が使用禁止にさ
れる時、副プロセッサ21は自動的に副メモリ・アドレ
ス空間22にジャンプしてそこに含まれている最初の命
令の実行を開始する。
プロセッサ・リセット線37を含んでいる。好ましい実
施例では、プロセッサ・リセット線37が使用禁止にさ
れる時、副プロセッサ21は自動的に副メモリ・アドレ
ス空間22にジャンプしてそこに含まれている最初の命
令の実行を開始する。
第4A図及び第4B図はブロクラム化された主プロセッ
サ11の動作のフローチャートを示す。
サ11の動作のフローチャートを示す。
ブロック101は副ユニット29が設!されているかと
質問する。これはレジスタ34の内容を見て決められる
。もし、レジスタ84が副ユニット20のIDを含んで
いると、主ユニット10は副ユニット20が設置されて
いることを知り、ブロック101が肯定的に応答する。
質問する。これはレジスタ34の内容を見て決められる
。もし、レジスタ84が副ユニット20のIDを含んで
いると、主ユニット10は副ユニット20が設置されて
いることを知り、ブロック101が肯定的に応答する。
もし、副ユニット20が設置されていないと、ブロック
102でエラー・メツセージが表示され、ブロクラムが
ブロック103で出口に出る。もし、副ユニット20が
設置されていると、制御の流れはブロック104へ移り
、主メモリ窓位置18の開始アドレスが副ユニット20
のレジスタ31及び33へ送られる。このようにして、
副ユニット20は主メモリ窓位置を通知される。ブロッ
ク105で、レジスタ32に副メモリ窓位置23の開始
アドレスを書込むことにより、副メモリ窓位置を設定す
る。
102でエラー・メツセージが表示され、ブロクラムが
ブロック103で出口に出る。もし、副ユニット20が
設置されていると、制御の流れはブロック104へ移り
、主メモリ窓位置18の開始アドレスが副ユニット20
のレジスタ31及び33へ送られる。このようにして、
副ユニット20は主メモリ窓位置を通知される。ブロッ
ク105で、レジスタ32に副メモリ窓位置23の開始
アドレスを書込むことにより、副メモリ窓位置を設定す
る。
副メモリ窓位置23は副プロセッサ電源投入リセット実
行位置を含まなければならない。
行位置を含まなければならない。
ブロック106で側窓位置23をテストして、このメモ
リが適正に動作していることを確かめる。
リが適正に動作していることを確かめる。
そして、ブロック107で主ユニット10の記憶17か
ら副プロセッサ初期設定プログラムを読み出す、この初
期設定プログラムはRO518または主ユニット10の
他の非揮発性記憶装置の部分に置くこともできる。そし
て、ブロック108で副プロセッサ初期設定プログラム
を、主メモリ窓位置13及び副メモリ窓位置23により
作成された窓50の中にコピーする。そして、制御の流
れは第4B図に移る。
ら副プロセッサ初期設定プログラムを読み出す、この初
期設定プログラムはRO518または主ユニット10の
他の非揮発性記憶装置の部分に置くこともできる。そし
て、ブロック108で副プロセッサ初期設定プログラム
を、主メモリ窓位置13及び副メモリ窓位置23により
作成された窓50の中にコピーする。そして、制御の流
れは第4B図に移る。
ブロック109で、窓50中に含まれる副メモリ・アド
レス空間22内の副プロセッサの電源投入リセット実行
アドレスに初期設定プログラムへのジャンプ命令を置く
。ブロック110で、副プロセッサからリセット条件を
取り外す。これはレジスタ36へ書くこと、これにより
プロセッサ・リセット1137を使用禁止することによ
り行なわれる。プロセッサ・リセット綿37が使用禁止
にされると、副プロセッサ21がブロック200に示さ
れるように開始される。副プロセッサ21の動作は第5
A図及び第5B図に示されており、後で詳述する。
レス空間22内の副プロセッサの電源投入リセット実行
アドレスに初期設定プログラムへのジャンプ命令を置く
。ブロック110で、副プロセッサからリセット条件を
取り外す。これはレジスタ36へ書くこと、これにより
プロセッサ・リセット1137を使用禁止することによ
り行なわれる。プロセッサ・リセット綿37が使用禁止
にされると、副プロセッサ21がブロック200に示さ
れるように開始される。副プロセッサ21の動作は第5
A図及び第5B図に示されており、後で詳述する。
主プロセッサ11は、ブロック112及び113で示さ
れるように副プロセッサ21が初期設定プロセスを完了
して窓50内に初期設定完了コードを置くのを待つ。窓
50内に初期設定完了コードが現れる前にタイム・アウ
ト期間が経過した場合、ブロック114でエラー・コー
ドが表示されてブロック115でプログラムが出口へ出
る。そうでなければ、主プロセッサ11はブロック11
2と113の間を回り、副プロセッサ20からの初期設
定完了コードを待つ。−旦、副プロセッサ21が初期設
定完了コードを窓におくと、ブロック116で初期設定
完了コードが副プロセッサ21の初期設定が完全に行な
われたものを示しているものかどうかを検査する。もし
、完全に初期設定が行なわれていなければ、エラーコー
ドがブロック114で表示されて、ブロック115でプ
ログラムが出口に出る。゛もし、完全に初期設定が行な
われていれば、ブロック117で記録17から診断また
は他の準備プログラムが読み出されて窓50へ一度に1
ブロツク毎転送される。各ブロックが正しく転送された
後、主プロセッサ11は窓50を介して副プロセッサ2
1から完了コードを受は取ることに注意すべきである。
れるように副プロセッサ21が初期設定プロセスを完了
して窓50内に初期設定完了コードを置くのを待つ。窓
50内に初期設定完了コードが現れる前にタイム・アウ
ト期間が経過した場合、ブロック114でエラー・コー
ドが表示されてブロック115でプログラムが出口へ出
る。そうでなければ、主プロセッサ11はブロック11
2と113の間を回り、副プロセッサ20からの初期設
定完了コードを待つ。−旦、副プロセッサ21が初期設
定完了コードを窓におくと、ブロック116で初期設定
完了コードが副プロセッサ21の初期設定が完全に行な
われたものを示しているものかどうかを検査する。もし
、完全に初期設定が行なわれていなければ、エラーコー
ドがブロック114で表示されて、ブロック115でプ
ログラムが出口に出る。゛もし、完全に初期設定が行な
われていれば、ブロック117で記録17から診断また
は他の準備プログラムが読み出されて窓50へ一度に1
ブロツク毎転送される。各ブロックが正しく転送された
後、主プロセッサ11は窓50を介して副プロセッサ2
1から完了コードを受は取ることに注意すべきである。
プログラムが正しく完了したこと(ブロック122及び
126)を示すプログラムからの完了コードを主プロセ
ッサ11が受は取った後、制御ループはブロック117
に戻り、次の準備プログラム(もし、ブロック127が
あると決定したならば)が窓50へ転送される。もし、
窓50に完了コードが現れる前にタイム・アウト期間が
経過した場合は、ブロック124でエラーコードが表示
される。上述した能力は、プログラマに副ユニット20
の初期設定及び準備プロセスの制御に間ひて大きな融通
性を与える0診断または他の準備プログラムの全てが、
窓50を経て副プロセッサ21へ転送されそして完全に
実行された時、主プロセッサ11は窓50に最後の準備
プログラムの最後のブロックを重ね書きするが、要求や
データを送ったりまたは副プロセッサ21からのデータ
、要求及び状態を受は取ることで副プロセッサ21と通
信するため窓50を使用し続ける。
126)を示すプログラムからの完了コードを主プロセ
ッサ11が受は取った後、制御ループはブロック117
に戻り、次の準備プログラム(もし、ブロック127が
あると決定したならば)が窓50へ転送される。もし、
窓50に完了コードが現れる前にタイム・アウト期間が
経過した場合は、ブロック124でエラーコードが表示
される。上述した能力は、プログラマに副ユニット20
の初期設定及び準備プロセスの制御に間ひて大きな融通
性を与える0診断または他の準備プログラムの全てが、
窓50を経て副プロセッサ21へ転送されそして完全に
実行された時、主プロセッサ11は窓50に最後の準備
プログラムの最後のブロックを重ね書きするが、要求や
データを送ったりまたは副プロセッサ21からのデータ
、要求及び状態を受は取ることで副プロセッサ21と通
信するため窓50を使用し続ける。
もし、準備プログラムが窓50の大きさに等しいかまた
は小さいならば、ブロックに分解したり、または副メモ
リの異なる位置へ移動したりする必要がないであろう。
は小さいならば、ブロックに分解したり、または副メモ
リの異なる位置へ移動したりする必要がないであろう。
その代り、そのプログラムは初期プログラムが実行され
たのと同様の方法で窓50から直接に実行されることが
できる。
たのと同様の方法で窓50から直接に実行されることが
できる。
第5A図及び第5B図は、プログラム化された副プロセ
ッサ21の動作のフローチャートを示す。
ッサ21の動作のフローチャートを示す。
ブロック201は、レジスタ36のプロセッサ・リセッ
ト#JI37が使用禁止にされていて、副プロセッサ2
1がリセットされていることを示す。ブロック202で
、副プロセッサ21は初期設定プログラムの開始点ヘジ
ャンブする。そこは、ブロック109で主プロセッサ1
1により副メモリ・アドレス空間中に置かれたジャンプ
命令の宛先である。ブロック203で副プロセッサ21
の動作およびそれに関連したレジスタをテストする。ブ
ロック204で、副プロセッサ21は副メモリ窓位置2
3の部分でない副メモリ・アドレス空間の部分をテスト
する。ブロック205で必要とされるであろう他の初期
設定ステップが実行され、そしてブロック206で主プ
ロセッサに初期設定の完了を知らせる。これは窓50中
に完了コードを置くことによりなされる。もし、副プロ
セッサ21が初期設定を正しく完了したならば、完了コ
ードが窓50中に置かれる。しかしながら、もし副プロ
セッサ21が完全に初期設定を完了しなかったならば(
ブロック203または204でのテストの1つが失敗で
あることが検出されて)、不完全完了コードが窓50中
に置かれる。前述したように、このコードは第4B図の
ブロック116で主プロセッサ11により解析される。
ト#JI37が使用禁止にされていて、副プロセッサ2
1がリセットされていることを示す。ブロック202で
、副プロセッサ21は初期設定プログラムの開始点ヘジ
ャンブする。そこは、ブロック109で主プロセッサ1
1により副メモリ・アドレス空間中に置かれたジャンプ
命令の宛先である。ブロック203で副プロセッサ21
の動作およびそれに関連したレジスタをテストする。ブ
ロック204で、副プロセッサ21は副メモリ窓位置2
3の部分でない副メモリ・アドレス空間の部分をテスト
する。ブロック205で必要とされるであろう他の初期
設定ステップが実行され、そしてブロック206で主プ
ロセッサに初期設定の完了を知らせる。これは窓50中
に完了コードを置くことによりなされる。もし、副プロ
セッサ21が初期設定を正しく完了したならば、完了コ
ードが窓50中に置かれる。しかしながら、もし副プロ
セッサ21が完全に初期設定を完了しなかったならば(
ブロック203または204でのテストの1つが失敗で
あることが検出されて)、不完全完了コードが窓50中
に置かれる。前述したように、このコードは第4B図の
ブロック116で主プロセッサ11により解析される。
そして、制御の流れが第5B図のブロック207へ移動
する。
する。
ブロック207で診断または他の準備プログラムのブロ
ックが主ユニット10により窓50中に置かれるのを待
つ。ブロック209は診断または他の準備プログラムの
このブロックを副メモリ・アドレス空間22の指定され
た領域に写す。ブロック214で、窓50中に完了コー
ドを書くことにより、主プロセッサへブロック転送操作
の完了を通知する。そして、ブロック210でこれが転
送されるべきプログラムの最後のブロックであるかどう
かを検査する。もし、最後でなければ次のブロックがロ
ードされるまでブロック211でループする0次のブロ
ックがロードされた時、制御の流れはブロック209へ
戻り、そこで追加のブロックが副メモリ・アドレス空間
22に写される。
ックが主ユニット10により窓50中に置かれるのを待
つ。ブロック209は診断または他の準備プログラムの
このブロックを副メモリ・アドレス空間22の指定され
た領域に写す。ブロック214で、窓50中に完了コー
ドを書くことにより、主プロセッサへブロック転送操作
の完了を通知する。そして、ブロック210でこれが転
送されるべきプログラムの最後のブロックであるかどう
かを検査する。もし、最後でなければ次のブロックがロ
ードされるまでブロック211でループする0次のブロ
ックがロードされた時、制御の流れはブロック209へ
戻り、そこで追加のブロックが副メモリ・アドレス空間
22に写される。
ブロック210でプログラムの最後のブロックが転送さ
れたことが示されると、ブロック212は副メモリ・ア
ドレス空間22中のロードされたばかりのプログラムの
開始点へ制御を渡す。
れたことが示されると、ブロック212は副メモリ・ア
ドレス空間22中のロードされたばかりのプログラムの
開始点へ制御を渡す。
ブロック218で、ロードされたプログラムが実行され
、そして主プロセッサ11へ実行の完了を示す完了コー
ドが送られる。そして、ロードされたプログラムはそれ
が最後の実行されるべき準備プログラムでなければ制御
を副プロセッサ21へ戻す、もし、ブロック213で制
御が戻されると、制御の流れはブロック207へ戻、副
プロセッサ21は主ユニット10から窓中に別の診断ま
たは他の準備プログラムのブロックが現われるのを待つ
。もし、ブロック213が制御を戻さなければ、ロード
されたプログラムが最後の準備プログラムであり、側窓
位置が重ね書きされ、前述したように主プロセッサ11
と通信するために副プロセッサにより使用される。
、そして主プロセッサ11へ実行の完了を示す完了コー
ドが送られる。そして、ロードされたプログラムはそれ
が最後の実行されるべき準備プログラムでなければ制御
を副プロセッサ21へ戻す、もし、ブロック213で制
御が戻されると、制御の流れはブロック207へ戻、副
プロセッサ21は主ユニット10から窓中に別の診断ま
たは他の準備プログラムのブロックが現われるのを待つ
。もし、ブロック213が制御を戻さなければ、ロード
されたプログラムが最後の準備プログラムであり、側窓
位置が重ね書きされ、前述したように主プロセッサ11
と通信するために副プロセッサにより使用される。
もし、第2C図に示されるような別の実施例が使用され
ると、第4A、4B、5A、5B図に示されるフローチ
ャートは少し修正されるだろう。
ると、第4A、4B、5A、5B図に示されるフローチ
ャートは少し修正されるだろう。
特に、窓の概念は共有メモリの概念に置き換えられるだ
ろう。例えば、ブロック108は「副プロセッサ初期設
定プログラムを共有メモリ・アドレス空間に写す」と読
まれるだろう。ブロック109中の電源投入リセット(
poa)実行アドレスに置かれたジャンプ命令は副プロ
グラムを共有メモリヘジャンプさせるであろう。同様に
、全ての完了コードは副プロセッサ21により共有メモ
リ62へ送られ、主プロセッサ11により共有メモリ6
2から読まれるであろう。
ろう。例えば、ブロック108は「副プロセッサ初期設
定プログラムを共有メモリ・アドレス空間に写す」と読
まれるだろう。ブロック109中の電源投入リセット(
poa)実行アドレスに置かれたジャンプ命令は副プロ
グラムを共有メモリヘジャンプさせるであろう。同様に
、全ての完了コードは副プロセッサ21により共有メモ
リ62へ送られ、主プロセッサ11により共有メモリ6
2から読まれるであろう。
発明が好ましい実施例について説明されてきたが、この
発明の精神及び範囲を逸脱することなく、種々の変更が
できる。例えば、主及び副プロセッサはマスタ/スレー
ブ関係にもつと近い関係で動作することができる。そこ
では、主プロセッサが副プロセッサの助けなしに副メモ
リへの診断または準備プログラムのブロックの転送を完
全に制御する。これは副メモリの回りに窓を移すことに
より行なうことができるであろう。これに加えて、初期
設定プログラムを窓50の大きさよりも太きくすること
ができる。この場合、初期設定プログラムはブロックに
分解され、診断または他の準備プログラムが第4B図の
ブロック117乃至127で記載されるように送られる
のと同様の方法で送られるだろう。
発明の精神及び範囲を逸脱することなく、種々の変更が
できる。例えば、主及び副プロセッサはマスタ/スレー
ブ関係にもつと近い関係で動作することができる。そこ
では、主プロセッサが副プロセッサの助けなしに副メモ
リへの診断または準備プログラムのブロックの転送を完
全に制御する。これは副メモリの回りに窓を移すことに
より行なうことができるであろう。これに加えて、初期
設定プログラムを窓50の大きさよりも太きくすること
ができる。この場合、初期設定プログラムはブロックに
分解され、診断または他の準備プログラムが第4B図の
ブロック117乃至127で記載されるように送られる
のと同様の方法で送られるだろう。
F0発明の効果
この発明によれば、副ユニットを初期設定するための初
期設定プログラムを副ユニット上のボードのROM又は
ROSモジュールに記憶させる必要がないので、副ユニ
ットの開発の時間及びコストを少なくすることができ、
また、この初期設定プログラムの修正を容易に行なうこ
とができる。
期設定プログラムを副ユニット上のボードのROM又は
ROSモジュールに記憶させる必要がないので、副ユニ
ットの開発の時間及びコストを少なくすることができ、
また、この初期設定プログラムの修正を容易に行なうこ
とができる。
第1図はこの発明の主ユニットと副ユニットを有するコ
ンピュータ・システムのブロック図、第2A図はこの発
明の好ましい実施例において主メモリ・アドレス空間及
び副メモリ・アドレス空間から窓を作成する仕方を示す
図、第2B図はこの発明の別の実施例において主メモリ
・アドレス空間及び副メモリ・アドレス空間から窓を作
成する仕方を示す図、第2C図は共有メモリを用いたこ
の発明のさらに別の実施例を示す図、第3図は副ユニッ
トのI10レジスタを詳細に示す図、第4A図及び第4
B図はこの発明の副プロセッサで実行されるプログラム
のフローチャートを示す図、第5A図及び第5B図はこ
の発明の副プロセッサで実行されるプログラムのフロー
チャートを示す図である。 10・・・・主ユニット、20・・・・副ユニット、1
1・・・・中央プロセッサ・ユニット、21・・・・中
央プロセッサ・ユニット、12・・・・主メモリ・アド
レス空間、13・・・・主窓位置、22・・・・副メモ
リ・アドレス空間、23・・・・側窓位置、50・・・
・窓。 出願人 インターナショナル・ビジネス・マシ
ーンズ・コーポレーション復代理人 弁理士 合
1) 潔¥、2B 回 罵 [口 蔦 図
ンピュータ・システムのブロック図、第2A図はこの発
明の好ましい実施例において主メモリ・アドレス空間及
び副メモリ・アドレス空間から窓を作成する仕方を示す
図、第2B図はこの発明の別の実施例において主メモリ
・アドレス空間及び副メモリ・アドレス空間から窓を作
成する仕方を示す図、第2C図は共有メモリを用いたこ
の発明のさらに別の実施例を示す図、第3図は副ユニッ
トのI10レジスタを詳細に示す図、第4A図及び第4
B図はこの発明の副プロセッサで実行されるプログラム
のフローチャートを示す図、第5A図及び第5B図はこ
の発明の副プロセッサで実行されるプログラムのフロー
チャートを示す図である。 10・・・・主ユニット、20・・・・副ユニット、1
1・・・・中央プロセッサ・ユニット、21・・・・中
央プロセッサ・ユニット、12・・・・主メモリ・アド
レス空間、13・・・・主窓位置、22・・・・副メモ
リ・アドレス空間、23・・・・側窓位置、50・・・
・窓。 出願人 インターナショナル・ビジネス・マシ
ーンズ・コーポレーション復代理人 弁理士 合
1) 潔¥、2B 回 罵 [口 蔦 図
Claims (1)
- 【特許請求の範囲】 1、主プロセッサを持つ主ユニットと副プロセッサを持
つ副ユニットとを有するコンピュータ・システムにあつ
て、主ユニットから副ユニットを初期設定する方法にお
いて、 前記主ユニット中の主メモリ・アドレス空間及び前記副
ユニット中の副メモリ・アドレス空間から窓を定義し、 前記主ユニット中の記憶装置より前記副ユニットのため
の初期設定プログラムを検索し、前記窓内に前記初期設
定プログラムを置き、前記主プロセッサにより前記副プ
ロセッサのリセット線を使用禁止にし、 前記窓に含まれている初期設定プログラムにより前記副
プロセッサを初期設定する、 という各ステップを有することを特徴とする前記方法。 2、主プロセッサと主メモリと主記憶装置を持つ主ユニ
ット、および副プロセッサと副メモリを持つ副ユニット
を有するコンピュータ・システムにおいて、 前記主メモリ・アドレス空間及び前記副メモリ・アドレ
ス空間から窓を定義する手段と、前記主記憶装置から前
記副ユニットのための初期設定プログラムを検索する手
段と、 前記窓内に前記初期設定プログラムを置く手段と、 前記主プロセッサにより前記副プロセッサのリセット線
を使用禁止にする手段と、 前記窓に含まれている初期設定プログラムにより前記副
プロセッサを初期設定する手段と、を有することを特徴
とするコンピュータ・システム。 3、特許請求の範囲第2項記載のコンピュータ・システ
ムにおいて、 前記主記憶装置から前記副ユニットのための準備プログ
ラムを検索する手段と、 前記窓内に前記準備プログラムを置く手段と、前記副プ
ロセッサにより前記準備プログラムを実行する手段と、 を有することを特徴とする前記コンピュータ・システム
。 4、主プロセッサと主メモリと主記憶装置を持つ主ユニ
ット、副プロセッサと副メモリを持つ副ユニット、およ
び前記主ユニットと前記副ユニットに接続された共有メ
モリ・アドレス空間を有するコンピュータ・システムに
おいて、 前記主記憶装置から前記副ユニットのための初期設定プ
ログラムを検索する手段と、 前記共有メモリ・アドレス空間内に前記初期設定プログ
ラムを置く手段と、 前記主プロセッサにより前記副プロセッサのリセット線
を使用禁止にする手段と、 前記共有メモリ・アドレス空間内に含まれている前記初
期設定プログラムにより前記副プロセッサを初期設定す
る手段と、 を有することを特徴とするコンピュータ・システム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US17406488A | 1988-03-28 | 1988-03-28 | |
US174064 | 1988-03-28 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0212363A true JPH0212363A (ja) | 1990-01-17 |
Family
ID=22634660
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1055260A Pending JPH0212363A (ja) | 1988-03-28 | 1989-03-09 | コンピユータ・システムの初期設定方法及びその装置 |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP0335812B1 (ja) |
JP (1) | JPH0212363A (ja) |
DE (1) | DE68922521T2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6783600B2 (en) | 2000-11-01 | 2004-08-31 | Kao Corporation | Cleaning device and method of use |
JP5949977B1 (ja) * | 2015-02-19 | 2016-07-13 | 日本電気株式会社 | 情報処理装置、情報処理方法、メインプロセッサコア、プログラム、情報処理方法、サブプロセッサコア |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4021840A1 (de) * | 1990-07-09 | 1992-01-23 | Daimler Benz Ag | Mehrrechnersystem fuer steuer- und diagnosegeraete bei einem kraftfahrzeug |
EP0535265B1 (de) * | 1991-09-30 | 1998-03-18 | Siemens Aktiengesellschaft | Verfahren zur Erstellung einer ablauffähigen Konfiguration eines in einen Systemspeicherbereich eines Prozessorsystems ladbaren Systemprogramms |
FR2704677B1 (fr) * | 1993-04-29 | 1995-06-23 | Alcatel Business Systems | Procédé et dispositif de programmation pour mémoire non volatile électriquement reprogrammable. |
DE19503312A1 (de) * | 1995-02-02 | 1996-08-08 | Sel Alcatel Ag | Verfahren und Schaltungsanordnung für das Laden von Rechnern mit einem Rechnerstartprogramm |
FR2809204B1 (fr) | 2000-05-17 | 2003-09-19 | Bull Sa | Interface applicative multiprosseur, ne necessitant pas l'utilisation d'un systeme d'exploitation multiprocesseur |
US6868492B1 (en) * | 2001-07-20 | 2005-03-15 | Lsi Logic Corporation | Methods and apparatus for booting a host adapter device devoid of nonvolatile program memory |
FI20011881A (fi) | 2001-09-25 | 2003-03-26 | Nokia Corp | Menetelmä tukiaseman hajautetun prosessoriarkkitehtuurin käynnistämiseksi ja tukiasema |
US7032106B2 (en) | 2001-12-27 | 2006-04-18 | Computer Network Technology Corporation | Method and apparatus for booting a microprocessor |
JP3826859B2 (ja) * | 2002-08-19 | 2006-09-27 | ソニー株式会社 | 情報処理方法とその方法を実現するプログラム及び記録媒体 |
JP2007213292A (ja) | 2006-02-09 | 2007-08-23 | Nec Electronics Corp | マルチプロセッサシステム及びスレーブシステムの起動方法 |
EP2141590A1 (en) * | 2008-06-26 | 2010-01-06 | Axalto S.A. | Method of managing data in a portable electronic device having a plurality of controllers |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62125444A (ja) * | 1985-11-27 | 1987-06-06 | Hitachi Ltd | メモリ共有エリア制御方式 |
JPS62179045A (ja) * | 1986-01-31 | 1987-08-06 | Hitachi Koki Co Ltd | 制御装置 |
JPS62276663A (ja) * | 1986-05-26 | 1987-12-01 | Nec Corp | プログラム転送方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3940743A (en) * | 1973-11-05 | 1976-02-24 | Digital Equipment Corporation | Interconnecting unit for independently operable data processing systems |
JPS5822464A (ja) * | 1981-07-31 | 1983-02-09 | Fuji Electric Co Ltd | マルチプロセツサの制御方式 |
AU568490B2 (en) * | 1982-05-07 | 1988-01-07 | Digital Equipment Corporation | Memory-to-memory intercomputer communication |
JPS60147863A (ja) * | 1984-01-11 | 1985-08-03 | Fuji Electric Co Ltd | スレ−ブプロセツサの識別・登録方式 |
EP0179981B1 (en) * | 1984-10-26 | 1992-08-26 | International Business Machines Corporation | Data processing apparatus with fixed address space and variable memory |
JPS6260042A (ja) * | 1985-09-10 | 1987-03-16 | Fujitsu Ltd | アタツチメントプログラムのロ−デイング方式 |
-
1989
- 1989-02-28 DE DE1989622521 patent/DE68922521T2/de not_active Expired - Fee Related
- 1989-02-28 EP EP19890480027 patent/EP0335812B1/en not_active Expired - Lifetime
- 1989-03-09 JP JP1055260A patent/JPH0212363A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62125444A (ja) * | 1985-11-27 | 1987-06-06 | Hitachi Ltd | メモリ共有エリア制御方式 |
JPS62179045A (ja) * | 1986-01-31 | 1987-08-06 | Hitachi Koki Co Ltd | 制御装置 |
JPS62276663A (ja) * | 1986-05-26 | 1987-12-01 | Nec Corp | プログラム転送方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6783600B2 (en) | 2000-11-01 | 2004-08-31 | Kao Corporation | Cleaning device and method of use |
US7003840B2 (en) | 2000-11-01 | 2006-02-28 | Kao Corporation | Cleaning device |
KR100830865B1 (ko) * | 2000-11-01 | 2008-05-22 | 카오 가부시키가이샤 | 청소기 |
JP5949977B1 (ja) * | 2015-02-19 | 2016-07-13 | 日本電気株式会社 | 情報処理装置、情報処理方法、メインプロセッサコア、プログラム、情報処理方法、サブプロセッサコア |
WO2016132416A1 (ja) * | 2015-02-19 | 2016-08-25 | 日本電気株式会社 | 情報処理装置、情報処理方法、メインプロセッサコア、プログラム、情報処理方法、サブプロセッサコア |
Also Published As
Publication number | Publication date |
---|---|
DE68922521D1 (de) | 1995-06-14 |
EP0335812B1 (en) | 1995-05-10 |
EP0335812A3 (en) | 1991-02-27 |
DE68922521T2 (de) | 1996-01-18 |
EP0335812A2 (en) | 1989-10-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5729675A (en) | Apparatus for initializing a multiple processor computer system using a common ROM | |
US5553293A (en) | Interprocessor interrupt processing system | |
WO2000019317A1 (en) | Protection of boot block code while allowing write accesses to the boot block | |
JPH1124943A (ja) | 計算機再起動方法および計算機停止方法 | |
JPH0212363A (ja) | コンピユータ・システムの初期設定方法及びその装置 | |
US6035346A (en) | Method and apparatus to reprogram flash ROM without proxy code | |
US20100169546A1 (en) | Flash memory access circuit | |
US20050138347A1 (en) | Update in-use flash memory without external interfaces | |
JPH05257657A (ja) | 電源立上げ時シーケンス装置 | |
EP0477385B1 (en) | Method of resetting adapter module at failing time and computer system executing said method | |
US4956770A (en) | Method and device to execute two instruction sequences in an order determined in advance | |
US4985826A (en) | Method and device to execute two instruction sequences in an order determined in advance | |
US5173903A (en) | Method for performing quality logic tests on data processing systems by sequentially loading test microinstruction programs and operating microinstruction programs into a single control store | |
JP3186758B2 (ja) | 携帯端末装置 | |
JPH0554009A (ja) | プログラムロード方式 | |
GB2380018A (en) | Reprogramming electronic apparatus having non-volatile memory | |
JPH0648453B2 (ja) | 周辺装置初期化制御方式 | |
JP3131844B2 (ja) | 端末装置及び端末装置のメモリ・ダンプ転送方式 | |
JP2677043B2 (ja) | プログラム開発支援装置 | |
JPS599768A (ja) | デ−タ処理装置の初期設定装置 | |
JPS60112148A (ja) | メモリ装置 | |
JPH07191856A (ja) | 情報処理装置 | |
JPS6232830B2 (ja) | ||
JPH09269896A (ja) | ファームcpuのブート方法 | |
JPH0341538A (ja) | 主記憶装置 |