JPH0212363A - コンピユータ・システムの初期設定方法及びその装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 この発明はデータ処理分野に関し、特に、主ユニットと
副ユニットを有するコンピュータ・システムにおいて主
ユニットが副ユニットの初期設定を制御するコンピュー
タ・システムに間する。

Ｂ、従来技術 マイクロプロセッサを用いた典型的なコンピュータ・シ
ステムは主プロセッサを持ったシステム・ボードを有す
る。普通、このシステム・ボードは１つないし複数のア
ダプタ・カードが差し込まれるスロットを有する。これ
らのアダプタ・カードは、例としていくつかの機能を挙
げると、プリンタの制御、デイスプレィの制御、または
他のコンピュータとの通信の制御のためのものである。

これらアダプタ・カードはしばしば副（２次的）プロセ
ッサを持ち、その特定のアダプタ・カードの特別な機能
を制御するためにこのプロセッサが使用される。

副プロセッサに加えて、アダプタ・カードはしばしば読
出し専用記憶（ＲＯ５）または読出し専用メモリ（ＲＯ
Ｍ）モジュールも有する。このＲＯ８（又はＲＯＭ）モ
ジュールは初期設定プログラム（又は初期ブート記録）
をアダプタ・カードへの電源が切られても永久的に記憶
できるようにするために用いられる。電源が初めてアダ
プタ・カードへ供給される時、副プロセッサはその最初
の仕事として、ＲＯＳモジュールに含まれる初期設定プ
ログラムを実行する。このプログラムは、アダプタ・カ
ード上の副プロセッサ、ランダム・アクセス・メモリ（
ＲＡＭ）、及び他のハードウェアを初期設定する。

Ｃ０発明が解決しようとする問題点 初期設定プログラムを永久的に記憶するためにアダプタ
・カード上にＦＬＯ５（又はＲＯＭ＞モジュールを持た
なければならないことは、アダプタ・カードのコストを
増し、アダプタ・カードの開発に要する時間を増し、現
場でのアダプタ・カード初期設定プログラムの更新又は
変更を非常に困難にするので好ましくない。

この発明の目的は、初期設定プログラムを記憶するため
のボード上のＲＯ８又はＲＯＭモジュールを必要とせず
に、アダプタ・カードまたは他の副ユニット上の副プロ
セッサを初期設定することである。

この発明の他の目的は、初期設定ブロクラムが容易に修
正できる、アダプタ・カード又は他の副ユニット上の副
プロセッサを簡単に初期設定する方法を提供することで
ある。

この発明の他の目的は、コンピュータ・システムのアダ
プタ・カード又は副ユニットを開発するための時間及び
コストを削減することである。

Ｄ０問題点を解決するための手段 これらの目的は、ここに開示される副プロセッサ初期設
定システムにより達成される。

主ユニット（システム・ボードなど）と副ユニット（ア
ダプタ・カードなど）を有するマイクロ・プロセッサを
用いたコンピュータ・システムにおいて、副ユニットに
含まれる副プロセッサ（停止したリセット状態に置かれ
ている）を、読出し専用記ｔｌ（ＲＯＳ）モジュール又
は読出し専用メモリ（ＲＯＭ’）モジュールが側ユニッ
トの一部として必要とされることなく、初期設定できる
。詳細には、窓（ウィンドウ）が主ユニットの非設置の
メモリ・アドレス空間のセグメントに定義され、副ユニ
ットの設置されたメモリ・アドレス空間のセグメントに
定義される。副ユニットからのメモリ・セグメントは最
初に実行される副プロセッサの命令アドレスを含んでい
る。主ユニット上の主プロセッサは、主ユニット記憶か
ら副プロセッサの初期設定プログラムを検索する。この
初期設定プログラムはその後に窓内に置かれる。副プロ
セッサは主プロセッサの窓のアクセスのために実行され
る必要はない、主プロセッサはその後に副プロセッサの
リセット線を使用禁止にする。リセット線が使用禁止に
されると、副プロセッサは初期設定プログラムの実行を
開始する。このようにして、ＲＯＳ又はＲＯＭモジュー
ルをボード上に設ける必要なくして、副ユニットが初期
設定される。

初期設定プログラムが完了した後、主ユニットは他の準
備プログラム、例えば診断プログラムなど、を窓を介し
て副ユニットへ送ることができる。

Ｅ、実施例 第１図はこの発明の主ユニットと副ユニットの全体のブ
ロック図である。好ましい実施例では、主ユニット１０
は１８Ｍパーソナル・システム／２コンピユータのシス
テム・ボードである。しかし、主ユニット１０はどんな
コンピュータの主ユニットであってもよい。副ユニット
２０は好ましい実施例では１８Ｍパーソナル・システム
／２コンピユータに用いられるＩ　８Ｍ６９Ｘ６２７９
などのアダプタ・カードであってよい。しかし、副ユニ
ットは必ずしもアダプタ・カードである必要はない。副
ユニット２０は、専門化された機能を実行するために副
プロセッサを必要とする主システム・ボードの一部分で
あることも考えられる。

これに加えて、副ユニット２０は通信線を介して主ユニ
ット１０に接続されるターミナルなどの遠隔の装置であ
ることもできる。

主ユニット１０を詳細に説明する。主ユニット１０は主
中央プロセッサ・ユニットを含む、好ましい実施例では
主プロセッサ１１はインテル８０２８６または８０３８
６マイクロ・プロセッサなどのマイクロ・プロセッサで
ある。しかし、他のプロセッサであってもよい、プロセ
ッサ１１は主ランダム・アクセス・メモリ１２、非揮発
性記憶１７、および読出し専用記憶１８に接続されてい
る。非揮発性記憶１７は電源が切れた後でも記録された
情報を記憶できる、普通、ディスク、ディスケット、テ
ープ、光ディスクまたは他の二次記憶装置である。ＲＯ
８１８は主ユニットのための初期設定プログラムを永久
的に記憶するという通常の方法で使用される。主プロセ
ッサ１１、主メモリ・アドレス空間１２、記憶１７、お
よびＲＯ８１８は全てシステム・バス１９に接続されて
いて、このシステム・パスは副ユニット２０に接続され
ている。副ユニット２０は、副プロセッサ２１、Ｉ１０
レジスタ３０および副メモリ・アドレス空間２２を有す
る。副プロセッサ２１は、好ましい実施例ではインテル
８０８８マイクロ・プロセッサである。しかり、他のプ
ロセッサも使用できる。レジスタ３０は第３図により詳
細に示されており、後で詳述する。

第２Ａ図は、この発明の好ましい実施例の主メモリ・ア
ドレス空間１２と副メモリ・アドレス空間２２を詳細に
示す、主メモリ・アドレス空間１２は副メモリ・アドレ
ス空間２２より大きく示されていることに注意すべきで
ある。これは普通の場合であるけれども、必ずしもそう
である必要はない。主メモリ・アドレス空間１２は非設
置の主メモリ１４と設置された主メモリ１５とを含む。

非設置の主メモリ１４は設置されていないけれども、ア
クセス可能である。非設置の主メモリ１４のセグメント
に、主メモリの窓位置１３が指定される。

初期設定と準備工程の際に、後述されるようにメモリ位
置１３と２３は同じデータを含み、集合的に窓５０とし
て呼ばれる。しかし、副ユニット２０の初期設定及び準
備の際、主プロセッサ１１からアクセスされるように窓
５０は主メモリ窓１３により定義され、副プロセッサ２
１（−度走り出しな後）によりアクセスされるように窓
５０は副メモリ窓位置２３により定義されることに注意
することが必要である。主プロセッサ１１が主メモリ窓
位置１３をアクセスする時、それは副メモリ窓位置２３
の実メモリ中に含まれているデータにアクセスしている
。

第２Ｂ図は、別の実施例の主メモリ・アドレス空間１２
及び副メモリ・アドレス空間２２の詳細を示している。

好ましい実施例の場合と異なり、主窓位置１３が非設置
の主メモリ１４にではなく、設置された主メモリ１５内
に設けられている。副プロセッサ２１が副態位Ｗ２３に
データを書く時、同じデータが主窓位置１３に書かれな
ければならない。これは好ましい実施例では必要のない
ことである。

第２Ｃ図は、さらに別の実施例の共有メモリを有する構
成である。この実施例では、主プロセッサ１１及び副プ
ロセッサ２１は共に共有メモリ・アドレス空間６２にバ
ス１９を経てアクセスする。

−度に一つのプロセッサのみがデータの整合性を保つた
めに共有メモリ・アドレス空間６２にアクセスすること
ができる。

第３図は副ユニット２０のＩ１０レジスタ３０を詳細に
示す。レジスタ３１及び３３が、主メモリ態位ｆｆ１ｉ
１３の開始アドレスを定義するのに用いられる。好まし
い実施例においては、主メモリ窓位置１３は１６キロバ
イトの大きざである。しかし、この大きさはこれよりも
大きくても、小さくても、あるいは動的に可変であって
もよい。また、好ましい実施例においては、主メモリ・
アドレス空間１２は１メガ・バイトの大きさであり、副
メモリ・アドレス空間２２は２５６キロ・バイトの大き
さである。しかし、この大きさは、これよりも大きくて
も、小さくてもよい。

レジスタ３１及び３３は、１０のアドレス線ＡＭ１４−
ＡＭ２３を含む。これら１０のアドレス線は、主メモリ
・アドレス空間１２の１メガ・バイトの全メモリ・アド
レスの内のどの１６キロ・バイトのセグメントにアドレ
スするのにも十分である。もし、主メモリのアドレス空
間１２または主窓位置１８のいずれかの大きさが好まし
い実施例と異なる場合、これより多いかまたは少ないア
ドレス線を用いることができることはあきらかである。

レジスタ３２が、副メモリ・アドレス空間２２内の側窓
位置の支店をアドレスするのに用いられる。レジスタ３
２は４つのアドレス線ｐｓｉ−ｐＳ４を含んでいること
に注意すべきである。これら４本のアドレス線は２５６
キロ・バイトの副メモリ・アドレス空間２２のどの１６
キロ・バイト・セグメントをアドレスするのにも十分で
ある。

もし、副メモリ・アドレス空間２２または側窓位置２３
のいずれかの大きさが好ましい実施例と異なる場合は、
レジスタ３２のアドレス線の数を変えることができる。

レジスタ３４が副ユニットの識別信号を含んでいて、副
ユニットが装着されているかどうかを主ユニットへ知ら
せるのに用いられる。

レジスタ３６が副プロセッサ２１をリセットするための
プロセッサ・リセット線３７を含んでいる。好ましい実
施例では、プロセッサ・リセット線３７が使用禁止にさ
れる時、副プロセッサ２１は自動的に副メモリ・アドレ
ス空間２２にジャンプしてそこに含まれている最初の命
令の実行を開始する。

第４Ａ図及び第４Ｂ図はブロクラム化された主プロセッ
サ１１の動作のフローチャートを示す。

ブロック１０１は副ユニット２９が設！されているかと
質問する。これはレジスタ３４の内容を見て決められる
。もし、レジスタ８４が副ユニット２０のＩＤを含んで
いると、主ユニット１０は副ユニット２０が設置されて
いることを知り、ブロック１０１が肯定的に応答する。

もし、副ユニット２０が設置されていないと、ブロック
１０２でエラー・メツセージが表示され、ブロクラムが
ブロック１０３で出口に出る。もし、副ユニット２０が
設置されていると、制御の流れはブロック１０４へ移り
、主メモリ窓位置１８の開始アドレスが副ユニット２０
のレジスタ３１及び３３へ送られる。このようにして、
副ユニット２０は主メモリ窓位置を通知される。ブロッ
ク１０５で、レジスタ３２に副メモリ窓位置２３の開始
アドレスを書込むことにより、副メモリ窓位置を設定す
る。

副メモリ窓位置２３は副プロセッサ電源投入リセット実
行位置を含まなければならない。

ブロック１０６で側窓位置２３をテストして、このメモ
リが適正に動作していることを確かめる。

そして、ブロック１０７で主ユニット１０の記憶１７か
ら副プロセッサ初期設定プログラムを読み出す、この初
期設定プログラムはＲＯ５１８または主ユニット１０の
他の非揮発性記憶装置の部分に置くこともできる。そし
て、ブロック１０８で副プロセッサ初期設定プログラム
を、主メモリ窓位置１３及び副メモリ窓位置２３により
作成された窓５０の中にコピーする。そして、制御の流
れは第４Ｂ図に移る。

ブロック１０９で、窓５０中に含まれる副メモリ・アド
レス空間２２内の副プロセッサの電源投入リセット実行
アドレスに初期設定プログラムへのジャンプ命令を置く
。ブロック１１０で、副プロセッサからリセット条件を
取り外す。これはレジスタ３６へ書くこと、これにより
プロセッサ・リセット１１３７を使用禁止することによ
り行なわれる。プロセッサ・リセット綿３７が使用禁止
にされると、副プロセッサ２１がブロック２００に示さ
れるように開始される。副プロセッサ２１の動作は第５
Ａ図及び第５Ｂ図に示されており、後で詳述する。

主プロセッサ１１は、ブロック１１２及び１１３で示さ
れるように副プロセッサ２１が初期設定プロセスを完了
して窓５０内に初期設定完了コードを置くのを待つ。窓
５０内に初期設定完了コードが現れる前にタイム・アウ
ト期間が経過した場合、ブロック１１４でエラー・コー
ドが表示されてブロック１１５でプログラムが出口へ出
る。そうでなければ、主プロセッサ１１はブロック１１
２と１１３の間を回り、副プロセッサ２０からの初期設
定完了コードを待つ。−旦、副プロセッサ２１が初期設
定完了コードを窓におくと、ブロック１１６で初期設定
完了コードが副プロセッサ２１の初期設定が完全に行な
われたものを示しているものかどうかを検査する。もし
、完全に初期設定が行なわれていなければ、エラーコー
ドがブロック１１４で表示されて、ブロック１１５でプ
ログラムが出口に出る。゛もし、完全に初期設定が行な
われていれば、ブロック１１７で記録１７から診断また
は他の準備プログラムが読み出されて窓５０へ一度に１
ブロツク毎転送される。各ブロックが正しく転送された
後、主プロセッサ１１は窓５０を介して副プロセッサ２
１から完了コードを受は取ることに注意すべきである。

プログラムが正しく完了したこと（ブロック１２２及び
１２６）を示すプログラムからの完了コードを主プロセ
ッサ１１が受は取った後、制御ループはブロック１１７
に戻り、次の準備プログラム（もし、ブロック１２７が
あると決定したならば）が窓５０へ転送される。もし、
窓５０に完了コードが現れる前にタイム・アウト期間が
経過した場合は、ブロック１２４でエラーコードが表示
される。上述した能力は、プログラマに副ユニット２０
の初期設定及び準備プロセスの制御に間ひて大きな融通
性を与える０診断または他の準備プログラムの全てが、
窓５０を経て副プロセッサ２１へ転送されそして完全に
実行された時、主プロセッサ１１は窓５０に最後の準備
プログラムの最後のブロックを重ね書きするが、要求や
データを送ったりまたは副プロセッサ２１からのデータ
、要求及び状態を受は取ることで副プロセッサ２１と通
信するため窓５０を使用し続ける。

もし、準備プログラムが窓５０の大きさに等しいかまた
は小さいならば、ブロックに分解したり、または副メモ
リの異なる位置へ移動したりする必要がないであろう。

その代り、そのプログラムは初期プログラムが実行され
たのと同様の方法で窓５０から直接に実行されることが
できる。

第５Ａ図及び第５Ｂ図は、プログラム化された副プロセ
ッサ２１の動作のフローチャートを示す。

ブロック２０１は、レジスタ３６のプロセッサ・リセッ
ト＃ＪＩ３７が使用禁止にされていて、副プロセッサ２
１がリセットされていることを示す。ブロック２０２で
、副プロセッサ２１は初期設定プログラムの開始点ヘジ
ャンブする。そこは、ブロック１０９で主プロセッサ１
１により副メモリ・アドレス空間中に置かれたジャンプ
命令の宛先である。ブロック２０３で副プロセッサ２１
の動作およびそれに関連したレジスタをテストする。ブ
ロック２０４で、副プロセッサ２１は副メモリ窓位置２
３の部分でない副メモリ・アドレス空間の部分をテスト
する。ブロック２０５で必要とされるであろう他の初期
設定ステップが実行され、そしてブロック２０６で主プ
ロセッサに初期設定の完了を知らせる。これは窓５０中
に完了コードを置くことによりなされる。もし、副プロ
セッサ２１が初期設定を正しく完了したならば、完了コ
ードが窓５０中に置かれる。しかしながら、もし副プロ
セッサ２１が完全に初期設定を完了しなかったならば（
ブロック２０３または２０４でのテストの１つが失敗で
あることが検出されて）、不完全完了コードが窓５０中
に置かれる。前述したように、このコードは第４Ｂ図の
ブロック１１６で主プロセッサ１１により解析される。

そして、制御の流れが第５Ｂ図のブロック２０７へ移動
する。

ブロック２０７で診断または他の準備プログラムのブロ
ックが主ユニット１０により窓５０中に置かれるのを待
つ。ブロック２０９は診断または他の準備プログラムの
このブロックを副メモリ・アドレス空間２２の指定され
た領域に写す。ブロック２１４で、窓５０中に完了コー
ドを書くことにより、主プロセッサへブロック転送操作
の完了を通知する。そして、ブロック２１０でこれが転
送されるべきプログラムの最後のブロックであるかどう
かを検査する。もし、最後でなければ次のブロックがロ
ードされるまでブロック２１１でループする０次のブロ
ックがロードされた時、制御の流れはブロック２０９へ
戻り、そこで追加のブロックが副メモリ・アドレス空間
２２に写される。

ブロック２１０でプログラムの最後のブロックが転送さ
れたことが示されると、ブロック２１２は副メモリ・ア
ドレス空間２２中のロードされたばかりのプログラムの
開始点へ制御を渡す。

ブロック２１８で、ロードされたプログラムが実行され
、そして主プロセッサ１１へ実行の完了を示す完了コー
ドが送られる。そして、ロードされたプログラムはそれ
が最後の実行されるべき準備プログラムでなければ制御
を副プロセッサ２１へ戻す、もし、ブロック２１３で制
御が戻されると、制御の流れはブロック２０７へ戻、副
プロセッサ２１は主ユニット１０から窓中に別の診断ま
たは他の準備プログラムのブロックが現われるのを待つ
。もし、ブロック２１３が制御を戻さなければ、ロード
されたプログラムが最後の準備プログラムであり、側窓
位置が重ね書きされ、前述したように主プロセッサ１１
と通信するために副プロセッサにより使用される。

もし、第２Ｃ図に示されるような別の実施例が使用され
ると、第４Ａ、４Ｂ、５Ａ、５Ｂ図に示されるフローチ
ャートは少し修正されるだろう。

特に、窓の概念は共有メモリの概念に置き換えられるだ
ろう。例えば、ブロック１０８は「副プロセッサ初期設
定プログラムを共有メモリ・アドレス空間に写す」と読
まれるだろう。ブロック１０９中の電源投入リセット（
ｐｏａ）実行アドレスに置かれたジャンプ命令は副プロ
グラムを共有メモリヘジャンプさせるであろう。同様に
、全ての完了コードは副プロセッサ２１により共有メモ
リ６２へ送られ、主プロセッサ１１により共有メモリ６
２から読まれるであろう。

発明が好ましい実施例について説明されてきたが、この
発明の精神及び範囲を逸脱することなく、種々の変更が
できる。例えば、主及び副プロセッサはマスタ／スレー
ブ関係にもつと近い関係で動作することができる。そこ
では、主プロセッサが副プロセッサの助けなしに副メモ
リへの診断または準備プログラムのブロックの転送を完
全に制御する。これは副メモリの回りに窓を移すことに
より行なうことができるであろう。これに加えて、初期
設定プログラムを窓５０の大きさよりも太きくすること
ができる。この場合、初期設定プログラムはブロックに
分解され、診断または他の準備プログラムが第４Ｂ図の
ブロック１１７乃至１２７で記載されるように送られる
のと同様の方法で送られるだろう。

Ｆ０発明の効果 この発明によれば、副ユニットを初期設定するための初
期設定プログラムを副ユニット上のボードのＲＯＭ又は
ＲＯＳモジュールに記憶させる必要がないので、副ユニ
ットの開発の時間及びコストを少なくすることができ、
また、この初期設定プログラムの修正を容易に行なうこ
とができる。

【図面の簡単な説明】

第１図はこの発明の主ユニットと副ユニットを有するコ
ンピュータ・システムのブロック図、第２Ａ図はこの発
明の好ましい実施例において主メモリ・アドレス空間及
び副メモリ・アドレス空間から窓を作成する仕方を示す
図、第２Ｂ図はこの発明の別の実施例において主メモリ
・アドレス空間及び副メモリ・アドレス空間から窓を作
成する仕方を示す図、第２Ｃ図は共有メモリを用いたこ
の発明のさらに別の実施例を示す図、第３図は副ユニッ
トのＩ１０レジスタを詳細に示す図、第４Ａ図及び第４
Ｂ図はこの発明の副プロセッサで実行されるプログラム
のフローチャートを示す図、第５Ａ図及び第５Ｂ図はこ
の発明の副プロセッサで実行されるプログラムのフロー
チャートを示す図である。 １０・・・・主ユニット、２０・・・・副ユニット、１
１・・・・中央プロセッサ・ユニット、２１・・・・中
央プロセッサ・ユニット、１２・・・・主メモリ・アド
レス空間、１３・・・・主窓位置、２２・・・・副メモ
リ・アドレス空間、２３・・・・側窓位置、５０・・・
・窓。 出願人　　　　　インターナショナル・ビジネス・マシ
ーンズ・コーポレーション復代理人　弁理士　　合　　
１）　　　潔￥、２Ｂ　回 罵　［口 蔦 図

Claims (1)

1. 【特許請求の範囲】 １、主プロセッサを持つ主ユニットと副プロセッサを持
   つ副ユニットとを有するコンピュータ・システムにあつ
   て、主ユニットから副ユニットを初期設定する方法にお
   いて、 前記主ユニット中の主メモリ・アドレス空間及び前記副
   ユニット中の副メモリ・アドレス空間から窓を定義し、 前記主ユニット中の記憶装置より前記副ユニットのため
   の初期設定プログラムを検索し、前記窓内に前記初期設
   定プログラムを置き、前記主プロセッサにより前記副プ
   ロセッサのリセット線を使用禁止にし、 前記窓に含まれている初期設定プログラムにより前記副
   プロセッサを初期設定する、 という各ステップを有することを特徴とする前記方法。 ２、主プロセッサと主メモリと主記憶装置を持つ主ユニ
   ット、および副プロセッサと副メモリを持つ副ユニット
   を有するコンピュータ・システムにおいて、 前記主メモリ・アドレス空間及び前記副メモリ・アドレ
   ス空間から窓を定義する手段と、前記主記憶装置から前
   記副ユニットのための初期設定プログラムを検索する手
   段と、 前記窓内に前記初期設定プログラムを置く手段と、 前記主プロセッサにより前記副プロセッサのリセット線
   を使用禁止にする手段と、 前記窓に含まれている初期設定プログラムにより前記副
   プロセッサを初期設定する手段と、を有することを特徴
   とするコンピュータ・システム。 ３、特許請求の範囲第２項記載のコンピュータ・システ
   ムにおいて、 前記主記憶装置から前記副ユニットのための準備プログ
   ラムを検索する手段と、 前記窓内に前記準備プログラムを置く手段と、前記副プ
   ロセッサにより前記準備プログラムを実行する手段と、 を有することを特徴とする前記コンピュータ・システム
   。 ４、主プロセッサと主メモリと主記憶装置を持つ主ユニ
   ット、副プロセッサと副メモリを持つ副ユニット、およ
   び前記主ユニットと前記副ユニットに接続された共有メ
   モリ・アドレス空間を有するコンピュータ・システムに
   おいて、 前記主記憶装置から前記副ユニットのための初期設定プ
   ログラムを検索する手段と、 前記共有メモリ・アドレス空間内に前記初期設定プログ
   ラムを置く手段と、 前記主プロセッサにより前記副プロセッサのリセット線
   を使用禁止にする手段と、 前記共有メモリ・アドレス空間内に含まれている前記初
   期設定プログラムにより前記副プロセッサを初期設定す
   る手段と、 を有することを特徴とするコンピュータ・システム。