JPH02122505A - 積層チップインダクタとその製造方法 - Google Patents

積層チップインダクタとその製造方法

Info

Publication number
JPH02122505A
JPH02122505A JP27581388A JP27581388A JPH02122505A JP H02122505 A JPH02122505 A JP H02122505A JP 27581388 A JP27581388 A JP 27581388A JP 27581388 A JP27581388 A JP 27581388A JP H02122505 A JPH02122505 A JP H02122505A
Authority
JP
Japan
Prior art keywords
inductor
chip inductor
turn
magnetic material
multilayer chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP27581388A
Other languages
English (en)
Other versions
JPH0620014B2 (ja
Inventor
Naoharu Nishioka
西岡 直治
Kenichi Hoshi
健一 星
Yoshizumi Fukui
福井 義純
Mutsuji Nakazawa
中沢 睦士
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP63275813A priority Critical patent/JPH0620014B2/ja
Publication of JPH02122505A publication Critical patent/JPH02122505A/ja
Publication of JPH0620014B2 publication Critical patent/JPH0620014B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、Ag若しくはAg−Pd導体を内部電極とす
る積層チップインダクタとその製造方法に関する。
〔従来の技術] 電子部品の小型化、高密度化に伴って、小型で大きなイ
ンダクタンスが取得出来るインダクタとして、積層チッ
プインダクタが注1コされるようになった。
積層チップインダクタは、主として次の二つの方法によ
り製造されていた。一つは、未焼成の磁性体シート上に
、導電性ペーストをターン状に印刷し、これを重ね合わ
せて圧若し、焼成し、さらに上記周回状に接続されたタ
ーン状の導体の両端部に接続するよう、外部電極を形成
して製造する方法である。二つは、フィルム状の担体上
に、強磁性体ペーストを塗布し、その上に導電ペースト
をターン状に印刷し、該ターン状の一方の端部を除いた
部分の上に、強磁性体ペーストを印刷し、これを繰り返
して強磁性体の間に周回状の導体が形成された積層体を
形成し、この積層体をフィルム状の担体から剥離し、焼
成し、さらに上記周回状に接続されたターン状の導体の
両端部に接続するよう、外部電極を形成することにより
製造する方法である。
第1図に、前者のglI造方決方法いて、焼成前の積層
体を形成する迄の工程の一例が示しである。すなわち、
まず(a)で示すように、ベースとなる未焼成の磁性体
シートIの上に半ターン状の内部電極を形成するための
導電ペースト2を塗布し、次いで(b)に示すように、
その上から上記導電ペースト2の一部を覆うように磁性
体ペースト9を塗布する。次いで、 (C)で示すよう
に、上記導電ペースト2の一端に接続するよう、もう半
ターン分の導電ペースト4を塗布し、さらに(d)で示
すように、その上から前に塗布した導電ペースト2の残
りと、新たに塗布した導電ペースト4の一部を覆うよう
磁性体ペーストを塗布する。以下、 (e)〜(h)に
示すように、これを何度か繰り返し、最後に成る程度の
厚さの磁性体シート5を積面し、積層体7を得る。この
場合、最初と最後の導電ペースト2.4については、そ
の一端が積層体7の端部に露出するよう、端部を磁性体
シート1や磁性体ペースト9の端縁まで印刷する。
第2図は、後者の製造方法において、積層体を形成する
工程の一例を示すもので、 (a)で示すように、予め
半ターンずつ導電ペースト2.4を印刷した未焼成の磁
性体シート3.3・・・を多数積層、圧着し、同図(b
)のような積層体を得る。この場合、隣接する層の導電
ペースト2.4は、磁性体シート3.3・・・にrJN
設したバアイアホール6に導電ペーストの充填により、
螺旋状に接続される。
こうして形成された積層体7は、焼成炉に導入して焼成
の後、第3図(a)の状態からメツキや導電ペーストの
塗布、焼付は等の手段で、同図(b)で示すように端部
に外部電極8.8を形成する。これにより、積層チップ
インダクタが完成する。
積層チップインダクタの前記内部電極を形成するための
材料となる印刷用の導電ペースト用の導体としては、A
g若しくはAgを主とするAg−Pd合金が使用されて
いた。
[発明が解決しようとする課題] 上記従来の積層インダクタとその製造方法においては、
次のような問題点を存していた。
上記インダクタでは、導体の抵抗値が低い程、そのイン
ダクタの品質係数(Q)が向上する。
Ag−Pd合金の場合、合金中のPdの比率が増大する
程、導体の抵抗率が高くなるので、合金中のPdL:D
fflを増加させることは好ましくない。ちなみに、5
重量%のPdを含むAg−Pd合金の抵抗率は、Pdを
含まないAgの約2倍の抵抗率を示す。従って、導体の
抵抗値という観点からすれば、インダクタの導体として
はAgを使用するのが最も望ましく、また、Ag−Pd
合金を使用する場合でも、合金中のPdの比率が5重量
%以下のものを用いるのことが必要である。
導電ペースト用の導体として用いられるAgあるいはA
g−Pd合金は、融点若しくは固相線温度が低い。例え
ば、Agの融点は、960°Cであり、また、A−g−
Pd合金は、合金中のPdの比率が5重M%の場合、固
相線温度は980°Cである。
m層チップ型インダクタに使用される磁性材料は、一般
にフェライト磁性材料であるが、この内部に印刷された
導電ペーストを、その導体材料の融点または固相線温度
?こ近い温度で焼成すると、導体材料がフェライトの内
部に拡散し、内部電極の抵抗値を増大させ、インダクタ
の品質係数(Q)が悪化する。そこでこの問題を解消す
るため、従来では上記導体材料の融点または固相線温度
より100″C程低い温度、具体的には860°C前後
の温度でfa層体を焼成することが行なわれていた。
しかし、積層体を低い温度で焼成するためには、低温焼
成可能なフェライト材料を用いる必要があり、そのため
、フェライト原料粉末を微粉末化したり、原料中にCu
O等の焼結助剤を多■に加える等の手段をとらねければ
ならない。
ところが、微粉末原料を用いたフェライト材料は、高価
であり、積層チップ型インダクタのコストを上昇させる
欠点があり、またCuO等の焼結助剤を多く加えると、
フェライトの透磁率(μ)やインダクタの品質係数(Q
)の低下を招くという欠点がある。
さらに、上記のような860℃前後という、低い温度で
積層体を焼成しても、なお完全に磁性体中への導体の拡
散を防止することかできず、インダクタの品質係fi 
(Q)の低下を防ぐことができない、という課題があっ
た。
そこで、本発明の目的は、上記課題を解消する弔ができ
る積層チップインダクタとその製造方法を提供する串に
ある。
[課題を解消する為の手段] すなわち、上記目的を達成する為の手段の要旨は、第一
に、磁性体の中にターン状の導体が周回状に接続された
積層チップインダクタに於いて、上記磁性体と導体が低
酸素濃度雰囲気中で焼成された積層チップインダクタで
ある。
第二に、未焼成の磁性体シート上に、Ag若しくはAg
合金を含むターン状の導電ペーストを塗布し、これら磁
性体シートを積層して焼成することにより、ターン状の
導体が周回状に接続された積層チップインダクタを製造
する方法に於いて、焼成雰囲気を低酸素濃度雰囲気とす
る積層チップインダクタの製造方法である。
第三に、磁性体ペーストと、Ag若しくはAg合金を含
むターン状の導電ペーストを交互に塗布し、得られた積
層体を焼成することにより、ターン状の導体が周回状に
接続された積層チップインダクタを製造する方法に於い
て、焼成雰囲気を低酸素濃度雰囲気とする積層チップイ
ンダクタの製造方法である。
さらに、上記低酸素濃度雰囲気が、具体的には、500
00ppIl以下の酸素濃度雰囲気である積層チップイ
ンダクタの製造方法である。
[作  用] Ag若しくはAgを含む導電ペーストを、大気中より十
分酸素の濃度が低い雰囲気、より具体的には酸素濃度5
0000ppm以下の雰囲気中で焼成すると、Agの活
性が低下し、焼成時に磁性体の中へのAgの拡散が極度
に抑えられる。このため、大気中におけるAgの融点若
しくはAg合金の固相線温度に近い温度で焼成しても、
磁性セラミックの中へ導体が拡散しにくい。
従って、焼成温度をAgの融点またはAg合金の固相線
温度に近づけても内部電極の抵抗値が増大せず、またイ
ンダクタの品質係数(Q)が低下しない。これにより、
従来より焼成温度の高い磁性材料の使用が可能となり、
良好な特性のインダクタが安価にして得られる。
[実 施 例コ 次に、本発明の具体的な実施例について詳細に説明する
(実施例1) Fe203が48モル%、Nioが21モル%、ZnO
が21モル%、CuOが10モル%からなるフェライト
原料粉末と、トルエン、エタノールが1対lの混合溶媒
中に、ポリビニルブチラールを溶鉛1した有機バインダ
と、ジブチルフタレート(可塑剤)と、オレイン酸(分
散剤)とをボールミルで混合し、セラミック原料のスラ
リを用意した。
このスラリを真空脱泡機で脱泡した後、これからドクタ
ーブレード法によって、厚さ70μmの長尺なフェライ
ト・グリーンシートを形成した。このフェライト・グリ
ーンシートを所定の大きさ、例えば150mmX 12
0mmに切断し、このシート上に直径150μmの貫通
孔をPJII形成してバアイアホールを形成した。
またこれとは別に、エチルセルローズをテレピネオール
溶剤で溶解したバインダ中に、Ag粉末(比表面積1.
52/g)を加えて混練し、Agペーストを作った。
前記バアイアホールを形成したグリーンシート上に、前
記Agペーストを第2図で示すような半ターンのコイル
状にスクリーン印刷し、これと同時にバアイアホールの
内部にもAgペーストを充填した。このようなシートを
、半ターンずつ交互に複数枚重ねて、e o ’cに保
温したまま200kg/am2の圧力で熱圧着した。
こうして作られた未焼成のセラミック基板を、両端の導
体の一端が積層体の両端面に露出するよう裁断してチッ
プ状とし、これをまず大気中で、1.  O°C/mi
nの温度勾配で室温から500℃まで昇温させ、続いて
500℃の温度を10分間保持し、その後−1O°C/
minの温度勾配で室温まで冷却し、脱バインタ処理を
行った。
次ぎに炉内に窒素ガスを導入し、これで炉内のガスを打
換した後、5°C/m i nの温度勾配で室温から9
30°Cまで昇温させ、続いて930°Cの温度を1時
間保持した後、−5°C/minの温度勾配で室温まで
冷却した。この時の炉内の酸素濃度をジルコニア式酸素
濃度計によって測定した結果10ppmであった。
焼成後の上記チップの端部とこれに連なる上下の面と側
面の端部寄りとに、Agを主成分とする導電ペーストを
塗布し、これを大気中で600℃の温度で焼き付けて、
外部電極を形成した。さらに、この外部電極の上にNi
メツキと半田メツキを施した。
以上の方法で作られた積層チップイングクタの直流抵抗
を測定した結果は0.570であった。また、周波v!
IIOMHzにおけるインダクタンスは、3□ 8μH
1そのときのインダクタの品質係数Qは、58であった
。以上の結果を下表のElの欄に示した。
(実施例2〜6) 上記実施例1に於いて、焼成時の炉内雰囲気の窒素ガス
と空気ガスとが2500:  l、500:  L  
100:  1.20:  L  及び3.2=1の割
合で混合された混合ガスに代えた事以外は、同実j血例
1と同様の条件で積ロチツブインダクタを各々製造した
。この時の炉内の酸素濃度は、各々下表のE2〜E6の
欄に示す通りであった。
また、積層チップインダクタの直流抵抗、周波数10M
Hzにおけるインダクタンス、そのときのインダクタの
品質係数Qの測定値は各々下表のE2〜E6の欄に示す
通りであった。
(比較例1.2) 上記実施例1に於いて、焼成時の炉内雰囲気の窒素ガス
と空気との比を1= 1とした場合、及び同炉内雰囲気
を全て空気とした場合につき、同実施例1と同様の条件
で各々積層チップインダクタを製作した。この場合の焼
成条件を、下表のPI、P2の欄に各々示す。
この結果、前者の積層チップインダクタの直流抵抗、周
波数10MH2におけるインダクタンス、そのときのイ
ンダクタの品質係数Qの測定値は下表のFlの欄に示し
た通りであった。
また、後者の積層チップインダクタでは、磁性体シート
の層間に形成された内部配線がすべて断線しており、イ
ンダクタンス特性を測定することはできなかった。
表 [発明の効果] 以上説明した通り、本発明によれば、Ag若しくはAg
合金を導体とした積層チップインダクタを、従来より高
い温度で焼成する事が可能になる。これによって、導体
の直流抵抗が増大せず、品質係数Qが高く、信頼性の高
いwt層チップインダクタを安価に提供出来ると言う効
果が達成される。
【図面の簡単な説明】
第1図は、積層チップインダクタの積層チップの製造工
程の一例を示す概念斜視図、第2図は、積層チップイン
ダクタの積層チップの製造工程の他の例を示す+12念
斜視図、第3図は、積層チップに外部電極を形成する工
程を示す((叉念斜視図である。 2.4・・・4電ペースl−3,5・・・磁性体シート
6・・・バアイアホール 7・・・積層体 8・・・外
部電極

Claims (4)

    【特許請求の範囲】
  1. (1)磁性体の中でターン状の導体が周回状に接続され
    た積層チップインダクタに於いて、上記磁性体と導体が
    低酸素濃度雰囲気中で焼成された事を特徴とする積層チ
    ップインダクタ。
  2. (2)未焼成の磁性体シート上に、Ag若しくはAg合
    金を含むターン状の導電ペーストを塗布し、これら磁性
    体シートを積層して焼成することにより、ターン状の導
    体が周回状に接続された積層チップインダクタを製造す
    る方法に於いて、焼成雰囲気を低酸素濃度雰囲気とする
    事を特徴とする積層チップインダクタの製造方法。
  3. (3)磁性体ペーストと、Ag若しくはAg合金を含む
    ターン状の導電ペーストを交互に塗布し、得られた積層
    体を焼成することにより、ターン状の導体が周回状に接
    続された積層チップインダクタを製造する方法に於いて
    、焼成雰囲気を低酸素濃度雰囲気とする事を特徴とする
    積層チップインダクタの製造方法。
  4. (4)前項特許請求の範囲第1項〜第3項の何れかに記
    載の低酸素濃度雰囲気が、50000ppm以下の酸素
    濃度雰囲気である事を特徴とする積層チップインダクタ
    の製造方法。
JP63275813A 1988-10-31 1988-10-31 積層チップインダクタとその製造方法 Expired - Lifetime JPH0620014B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63275813A JPH0620014B2 (ja) 1988-10-31 1988-10-31 積層チップインダクタとその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63275813A JPH0620014B2 (ja) 1988-10-31 1988-10-31 積層チップインダクタとその製造方法

Publications (2)

Publication Number Publication Date
JPH02122505A true JPH02122505A (ja) 1990-05-10
JPH0620014B2 JPH0620014B2 (ja) 1994-03-16

Family

ID=17560778

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63275813A Expired - Lifetime JPH0620014B2 (ja) 1988-10-31 1988-10-31 積層チップインダクタとその製造方法

Country Status (1)

Country Link
JP (1) JPH0620014B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02127012U (ja) * 1989-03-28 1990-10-19
JPH0477214U (ja) * 1990-11-20 1992-07-06
JPH11273959A (ja) * 1998-03-18 1999-10-08 Murata Mfg Co Ltd インダクタ及びその製造方法
WO2007091349A1 (ja) * 2006-02-09 2007-08-16 Murata Manufacturing Co., Ltd. 積層型フェライト部品、及び積層型フェライト部品の製造方法
JP2007234893A (ja) * 2006-03-01 2007-09-13 Tdk Corp コイル部品
US7431785B2 (en) 2002-07-25 2008-10-07 Murata Manufacturing Co., Ltd. Manufacturing method for monolithic piezoelectric part, and monolithic piezoelectric part
JP2010003957A (ja) * 2008-06-23 2010-01-07 Murata Mfg Co Ltd 電子部品及びその製造方法
JP2011236068A (ja) * 2010-05-07 2011-11-24 Murata Mfg Co Ltd フェライト磁器、及びセラミック電子部品
JP2013042040A (ja) * 2011-08-18 2013-02-28 Murata Mfg Co Ltd コモンモードチョークコイルの製造方法及びコモンモードチョークコイル
JP2014067889A (ja) * 2012-09-26 2014-04-17 Murata Mfg Co Ltd 積層コイル部品およびその製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4560765B2 (ja) * 2003-12-05 2010-10-13 株式会社村田製作所 積層型電子部品の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63102215A (ja) * 1986-10-20 1988-05-07 Taiyo Yuden Co Ltd 積層型インダクタの製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63102215A (ja) * 1986-10-20 1988-05-07 Taiyo Yuden Co Ltd 積層型インダクタの製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02127012U (ja) * 1989-03-28 1990-10-19
JPH0477214U (ja) * 1990-11-20 1992-07-06
JPH11273959A (ja) * 1998-03-18 1999-10-08 Murata Mfg Co Ltd インダクタ及びその製造方法
US7431785B2 (en) 2002-07-25 2008-10-07 Murata Manufacturing Co., Ltd. Manufacturing method for monolithic piezoelectric part, and monolithic piezoelectric part
WO2007091349A1 (ja) * 2006-02-09 2007-08-16 Murata Manufacturing Co., Ltd. 積層型フェライト部品、及び積層型フェライト部品の製造方法
JPWO2007091349A1 (ja) * 2006-02-09 2009-07-02 株式会社村田製作所 積層型フェライト部品、及び積層型フェライト部品の製造方法
JP4711147B2 (ja) * 2006-02-09 2011-06-29 株式会社村田製作所 積層型フェライト部品、及び積層型フェライト部品の製造方法
JP2007234893A (ja) * 2006-03-01 2007-09-13 Tdk Corp コイル部品
JP2010003957A (ja) * 2008-06-23 2010-01-07 Murata Mfg Co Ltd 電子部品及びその製造方法
JP2011236068A (ja) * 2010-05-07 2011-11-24 Murata Mfg Co Ltd フェライト磁器、及びセラミック電子部品
JP2013042040A (ja) * 2011-08-18 2013-02-28 Murata Mfg Co Ltd コモンモードチョークコイルの製造方法及びコモンモードチョークコイル
JP2014067889A (ja) * 2012-09-26 2014-04-17 Murata Mfg Co Ltd 積層コイル部品およびその製造方法

Also Published As

Publication number Publication date
JPH0620014B2 (ja) 1994-03-16

Similar Documents

Publication Publication Date Title
KR101421453B1 (ko) 적층 부품
JP6508126B2 (ja) コイル部品
US8237528B2 (en) Electronic component
KR100297584B1 (ko) 코일부품및그생산방법
EP2911165B1 (en) Laminated coil component
US9296659B2 (en) Ferrite ceramic composition, ceramic electronic component, and method for manufacturing ceramic electronic component
JPH02122505A (ja) 積層チップインダクタとその製造方法
CN107921744A (zh) 层叠体和电子部件
JP2005209404A (ja) 積層セラミック電子部品の内部電極用導電ペースト及びそれを用いた積層セラミック電子部品の製造方法
JPH0696953A (ja) 積層インダクタ素子とその製造方法
JP5591009B2 (ja) コイル内蔵配線基板
TWI612542B (zh) 複合電子零件
JP4587758B2 (ja) ガラスセラミック基板
WO2016072427A1 (ja) 積層コイル部品
JP2006278602A (ja) ガラスセラミック基板
KR101232097B1 (ko) 적층형 칩 타입 파워 인덕터 및 그 제조방법
JPH05326242A (ja) フェライト焼結体、チップインダクタ部品、複合積層部品および磁心
WO2013021885A1 (ja) セラミック電子部品の製造方法
JP2002057036A (ja) 積層複合電子部品及びその製造方法
JPH02122511A (ja) 積層セラミックコンデンサとその製造方法
JP2006156499A (ja) 複数個取り基板およびガラスセラミック基板
KR20130006075A (ko) 자성층 조성물, 적층형 코일 부품 및 이의 제조방법
JPH05258937A (ja) セラミックインダクタ部品および複合積層部品
JPH0669039A (ja) 積層セラミック電子部品およびその製造方法
JP5230565B2 (ja) 配線基板

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080316

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090316

Year of fee payment: 15

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090316

Year of fee payment: 15