JPH021177A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH021177A JPH021177A JP14217888A JP14217888A JPH021177A JP H021177 A JPH021177 A JP H021177A JP 14217888 A JP14217888 A JP 14217888A JP 14217888 A JP14217888 A JP 14217888A JP H021177 A JPH021177 A JP H021177A
- Authority
- JP
- Japan
- Prior art keywords
- fet
- terminal
- gate
- semiconductor device
- common terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 230000003321 amplification Effects 0.000 abstract description 10
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 10
- 230000009977 dual effect Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
- H01L29/8124—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate with multiple gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
- Microwave Amplifiers (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、デュアルゲートをもった電界効果トランジス
タ（以下、ＦＥＴと記す）の構造に関するものである。
タ（以下、ＦＥＴと記す）の構造に関するものである。
従来の技術
第６図は従来の高周波増幅器の回路図を示すものである
。第６図において、６０１はＶＨＦ帯増幅用デュアルゲ
ートＦ Ｅ ′Ｉ’、６０２はＵ ＨＦ帯増幅用デュア
ルゲートＦＥＴ、６０３〜６１２はバイアス抵抗、６１
３〜６１８はコンデンサ、６１９゜６２０はヂョークコ
イル、６２１はＶＨＦ帯信号入力端子、６２２はＵＨＦ
帯信号入力端子、６２３はＶＨＦ帯信号出力端子、６２
４はＵＨＦ帯信号出力端子、６２５は利？Ｊ！制御端子
、６２６〜６２９は電源端子、６３０，６３１は接地で
ある。
。第６図において、６０１はＶＨＦ帯増幅用デュアルゲ
ートＦ Ｅ ′Ｉ’、６０２はＵ ＨＦ帯増幅用デュア
ルゲートＦＥＴ、６０３〜６１２はバイアス抵抗、６１
３〜６１８はコンデンサ、６１９゜６２０はヂョークコ
イル、６２１はＶＨＦ帯信号入力端子、６２２はＵＨＦ
帯信号入力端子、６２３はＶＨＦ帯信号出力端子、６２
４はＵＨＦ帯信号出力端子、６２５は利？Ｊ！制御端子
、６２６〜６２９は電源端子、６３０，６３１は接地で
ある。
この高周波増幅器についてその動作を説明する。
まず、ＶＨＦ帯信号を増幅するときは、電源端子６２６
，６２８にのみ電圧を印加し、ＦＥＴ６０１を動作させ
る。このとき、電源端子６２７゜６２９には、電圧を印
加しないため、ＦＥＴ６０２は動作しない。ＵＨＦ帯信
号を増幅するときは、上記動作を逆にすれば良い。
，６２８にのみ電圧を印加し、ＦＥＴ６０１を動作させ
る。このとき、電源端子６２７゜６２９には、電圧を印
加しないため、ＦＥＴ６０２は動作しない。ＵＨＦ帯信
号を増幅するときは、上記動作を逆にすれば良い。
第７図に従来のデュアルゲートＦＥＴのチップ平面図を
示す。第７図において、７０１はゲート１電極端子、７
０２はゲート２電極端子、７０３はソース電極端子、７
０４はドレイン電極端子、７０５はＦＥＴの活性層領域
、７０６，７０７はそれぞれゲート１．ゲート２とソー
ス間に接続された保護ダイオード、７０８はスクライブ
ラインである。
示す。第７図において、７０１はゲート１電極端子、７
０２はゲート２電極端子、７０３はソース電極端子、７
０４はドレイン電極端子、７０５はＦＥＴの活性層領域
、７０６，７０７はそれぞれゲート１．ゲート２とソー
ス間に接続された保護ダイオード、７０８はスクライブ
ラインである。
発明が解決しようとする課題
しかしながら、上記の従来の構成では、ＶＨＦ帯と、Ｕ
ＨＦ帯のそれぞれに１つずつ増幅用ＦＥＴが必要となる
ため、占有面積が大きくなる上、コスト的にも不利であ
る。
ＨＦ帯のそれぞれに１つずつ増幅用ＦＥＴが必要となる
ため、占有面積が大きくなる上、コスト的にも不利であ
る。
本発明は、上記従来の問題点を解決するもので、占有面
積が小さく、低コストの高周波増幅用半導体装置を提供
することを目的とする。
積が小さく、低コストの高周波増幅用半導体装置を提供
することを目的とする。
課題を解決するための手段
この目的を達成するために本発明の半導体装置は、各Ｆ
ＥＴの互いのゲート２を共通、かつ、互いのソース端子
を共通にし、さらに、１つのパッケージ内に納めた構成
をしている。
ＥＴの互いのゲート２を共通、かつ、互いのソース端子
を共通にし、さらに、１つのパッケージ内に納めた構成
をしている。
作用
この構成により、各ＦＥＴのゲート２ならびにソースの
各電極パッドを共通にできるため、パッド占有面積を消
滅することができ、チップ面積の縮小が可能となる。ま
た、１つのパッケージ内に納めることにより、さらに大
幅の小型化、低コスト化が実現できる。
各電極パッドを共通にできるため、パッド占有面積を消
滅することができ、チップ面積の縮小が可能となる。ま
た、１つのパッケージ内に納めることにより、さらに大
幅の小型化、低コスト化が実現できる。
実施例
本発明の一実施例について、第１図の等価回路構成図を
参照しながら説明する。第１図において、１０１はＶＨ
Ｆ帯増幅用ＦＥＴ、１０２はＵＨＦ帯増幅用ＦＥＴ、１
０３〜１０９は抵抗、１１０〜１１４はコンデンサ、１
１５．１１６はチョークコイル、１１７，１１８はダイ
オード、１１９ＬｔＶＨＦ帯入力端子、１２０ｔｉＵＨ
Ｆ帯入力端子、１２１１ｔＶＨＦ帯出力端子、１２２は
ＵＨＦＨＦ力出力端子２６は利得制御端子、１２３はＶ
ＨＦＨＦ主用電源端子２４はＵＨＦＨＦ重用電源端子２
５はバイアス回路用電源、１２６〜１３１は半導体装置
の外部端子、１３２は接地で、点線内を集積化した。
参照しながら説明する。第１図において、１０１はＶＨ
Ｆ帯増幅用ＦＥＴ、１０２はＵＨＦ帯増幅用ＦＥＴ、１
０３〜１０９は抵抗、１１０〜１１４はコンデンサ、１
１５．１１６はチョークコイル、１１７，１１８はダイ
オード、１１９ＬｔＶＨＦ帯入力端子、１２０ｔｉＵＨ
Ｆ帯入力端子、１２１１ｔＶＨＦ帯出力端子、１２２は
ＵＨＦＨＦ力出力端子２６は利得制御端子、１２３はＶ
ＨＦＨＦ主用電源端子２４はＵＨＦＨＦ重用電源端子２
５はバイアス回路用電源、１２６〜１３１は半導体装置
の外部端子、１３２は接地で、点線内を集積化した。
上記構成の増幅器の動作は、従来のものと同じであるが
、ゲート２端子とソース端子を共通にすることにより、
電極パッドが２個不用となり、チップ面積が約２５％縮
少された。
、ゲート２端子とソース端子を共通にすることにより、
電極パッドが２個不用となり、チップ面積が約２５％縮
少された。
第２図に、第１の実施例の半導体装置のチップ平面図を
示す。２０１はＶＨＦ帯用ＦＥＴのゲート１端子、２０
４はＶＨＦ帯用ＦＥＴのドレイン端子、２０３はＵ １
−１ Ｆ借用ＦＥＴのゲート１端子、２０６はＵＨＦ帯
用ＦＥＴのドレイン端子、２０２は共通のゲート２端子
、２０５は共通のソース端子、２０７．２０８はそれぞ
れＶＨＦ帯用、Ｕｌ（Ｆ幅用Ｆ Ｅ Ｔの活性層領域、
２０９〜２１１は保護ダイオード、２１２はスクライブ
ラインである。
示す。２０１はＶＨＦ帯用ＦＥＴのゲート１端子、２０
４はＶＨＦ帯用ＦＥＴのドレイン端子、２０３はＵ １
−１ Ｆ借用ＦＥＴのゲート１端子、２０６はＵＨＦ帯
用ＦＥＴのドレイン端子、２０２は共通のゲート２端子
、２０５は共通のソース端子、２０７．２０８はそれぞ
れＶＨＦ帯用、Ｕｌ（Ｆ幅用Ｆ Ｅ Ｔの活性層領域、
２０９〜２１１は保護ダイオード、２１２はスクライブ
ラインである。
第３図に第１の実施例の半導体装置をパッケージに納め
たときの外形平面図により、そのビン配置を示す。これ
により、ＶＨＦ帯とＵＨＦ帯の増幅が、１つの半導体装
置で可能となる。
たときの外形平面図により、そのビン配置を示す。これ
により、ＶＨＦ帯とＵＨＦ帯の増幅が、１つの半導体装
置で可能となる。
第４図に本発明の半導体装置の第２の実施例の等価回路
構成図を示す。
構成図を示す。
第１の実施例と異なるのは、バイアス抵抗１０３〜１０
９とダイオード１１７．１１８を含めて集積化した点で
ある。第１図と同様、点線内を集積化した。ダイオード
１１７．１１８は使用していない帯域のＦＥＴに電流が
逆流するのを防ぐためのものである。第５図に第２の実
施例の半導体装置をパッケージ内に納めたときの外形平
面図により、そのピン配置を示す。これにより周辺のバ
イアス抵抗を省略できるため、さらに大幅な小型化と低
コスト化が可能である。
９とダイオード１１７．１１８を含めて集積化した点で
ある。第１図と同様、点線内を集積化した。ダイオード
１１７．１１８は使用していない帯域のＦＥＴに電流が
逆流するのを防ぐためのものである。第５図に第２の実
施例の半導体装置をパッケージ内に納めたときの外形平
面図により、そのピン配置を示す。これにより周辺のバ
イアス抵抗を省略できるため、さらに大幅な小型化と低
コスト化が可能である。
発明の効果
以上のように本発明によれば、複数個の高周波デュアル
ゲートＦＥＴのゲート２、ソース端子を共通にして集積
化し、１つのパッケージ内に納めることにより、高周波
機器の小型化、低コスト化を可能にする優れた半導体装
置を実現できるものである。
ゲートＦＥＴのゲート２、ソース端子を共通にして集積
化し、１つのパッケージ内に納めることにより、高周波
機器の小型化、低コスト化を可能にする優れた半導体装
置を実現できるものである。
第１図は本発明の第１の実施例半導体装置の等価回路構
成図、第２図は第１図の回路のチップ平面図、第３図は
第１の実施例の封止後の外形平面図、第４図は本発明の
第２の実施例半導体装置の等価回路構成図、第５図は第
２の実施例の封止後の外形平面図、第６図は従来の半導
体装置の回路図、第７図は第６図の回路のチップ平面図
である。 ２０４・・・・・・ＶＨＦ帯用ＦＥＴのドレイン端子、
２０３・・・・・・ＵＨＦ帯用ＦＥＴのゲート１端子、
２０６・・・・・・ＵＨＦ帯用ＦＥＴのドレイン端子、
２０２・・・・・・共通のゲート端子、２０５・・・・
・・共通のソース端子。 代理人の氏名 弁理士 中尾敏男 はか１名第 図 第 図 ＩｊＪ ゝ６σｌ
成図、第２図は第１図の回路のチップ平面図、第３図は
第１の実施例の封止後の外形平面図、第４図は本発明の
第２の実施例半導体装置の等価回路構成図、第５図は第
２の実施例の封止後の外形平面図、第６図は従来の半導
体装置の回路図、第７図は第６図の回路のチップ平面図
である。 ２０４・・・・・・ＶＨＦ帯用ＦＥＴのドレイン端子、
２０３・・・・・・ＵＨＦ帯用ＦＥＴのゲート１端子、
２０６・・・・・・ＵＨＦ帯用ＦＥＴのドレイン端子、
２０２・・・・・・共通のゲート端子、２０５・・・・
・・共通のソース端子。 代理人の氏名 弁理士 中尾敏男 はか１名第 図 第 図 ＩｊＪ ゝ６σｌ
Claims (1)
- 複数のデュアルゲートＦＥＴを、互いのソース端子を共
通結合し、互いの一方のゲートを各独立の端子に、かつ
、互いの他方のゲートを共通端子に、それぞれ、接続し
た半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14217888A JPH021177A (ja) | 1988-06-09 | 1988-06-09 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14217888A JPH021177A (ja) | 1988-06-09 | 1988-06-09 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH021177A true JPH021177A (ja) | 1990-01-05 |
Family
ID=15309183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14217888A Pending JPH021177A (ja) | 1988-06-09 | 1988-06-09 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH021177A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0551940A2 (en) * | 1992-01-17 | 1993-07-21 | Philips Electronics Uk Limited | A semiconductor device comprising a multigate MOSFET |
| JP2008306771A (ja) * | 2003-09-17 | 2008-12-18 | Nec Corp | 増幅器 |
-
1988
- 1988-06-09 JP JP14217888A patent/JPH021177A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0551940A2 (en) * | 1992-01-17 | 1993-07-21 | Philips Electronics Uk Limited | A semiconductor device comprising a multigate MOSFET |
| EP0551940A3 (ja) * | 1992-01-17 | 1994-02-02 | Philips Electronics Uk Ltd | |
| JP2008306771A (ja) * | 2003-09-17 | 2008-12-18 | Nec Corp | 増幅器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1405403B1 (en) | Self-biased cascode rf power amplifier in sub-micron | |
| US4890069A (en) | Gallium arsenide power monolithic microwave integrated circuit | |
| US4912430A (en) | Current source as a microwave biasing element | |
| JPH021177A (ja) | 半導体装置 | |
| JP2000244264A (ja) | 高周波電力増幅装置 | |
| JPH0212972A (ja) | デユアルゲートガリウム砒素電力用金属半導体電界効果トランジスタ | |
| JPH08116028A (ja) | マイクロストリップ線路、スパイラルインダクタ、マイクロ波増幅回路及びマイクロ波増幅装置 | |
| JPH0738404A (ja) | 出力切替増幅装置 | |
| JP2002222893A (ja) | 高周波増幅器 | |
| JP2878900B2 (ja) | 高出力半導体増幅器 | |
| JP3792012B2 (ja) | 正電圧動作型高周波電力増幅器 | |
| JPH06120414A (ja) | マイクロ波集積回路素子 | |
| JPH07321130A (ja) | 半導体装置 | |
| JPS60140907A (ja) | 半導体集積回路 | |
| JP2001244710A (ja) | 高周波装置及びこれを使用した移動無線器 | |
| JPH02119174A (ja) | 集積化高周波増幅器 | |
| JPH054281Y2 (ja) | ||
| JPS6251231A (ja) | 半導体集積回路装置 | |
| JPH0774558A (ja) | 集積化増幅器 | |
| JPH01189210A (ja) | 負帰還型広帯域増幅回路 | |
| JP2000295001A (ja) | 高周波切り替えスイッチ回路ｉｃ | |
| JPH0234014A (ja) | 複合半導体装置 | |
| JPH07336166A (ja) | 高周波増幅器 | |
| JPH0514002A (ja) | 半導体装置 | |
| JPH0543531Y2 (ja) |