JPH02114582A - 半導体レーザの製造方法 - Google Patents
半導体レーザの製造方法Info
- Publication number
- JPH02114582A JPH02114582A JP26735788A JP26735788A JPH02114582A JP H02114582 A JPH02114582 A JP H02114582A JP 26735788 A JP26735788 A JP 26735788A JP 26735788 A JP26735788 A JP 26735788A JP H02114582 A JPH02114582 A JP H02114582A
- Authority
- JP
- Japan
- Prior art keywords
- mesa
- layer
- resist
- inp
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000013078 crystal Substances 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 abstract description 8
- 238000000034 method Methods 0.000 abstract description 5
- 238000005530 etching Methods 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は、半導体レーザの製造方法に関するものであ
る゛。
る゛。
（従来の技術〕
第２図（ａ）〜（Ｃ）は従来の半導体レーザの一例であ
るＰ Ｂ Ｃ−Ｌ Ｄ （Ｐ−ｓｕｂｓｔｒａｔ Ｂｕ
ｒｉｅｄＣｒｅｓｅｎｔ Ｌａ５ｅｒ Ｄｉｏｄｅ）の
製造工程の一部を示したものである。
るＰ Ｂ Ｃ−Ｌ Ｄ （Ｐ−ｓｕｂｓｔｒａｔ Ｂｕ
ｒｉｅｄＣｒｅｓｅｎｔ Ｌａ５ｅｒ Ｄｉｏｄｅ）の
製造工程の一部を示したものである。
第２図において、１はｐ−ＩｎＰ基板、２はｎ−ＩｎＰ
層、３はｐ−ＩｎＰ層、４はｎ−１ｎＰ層、５はｐ−Ｉ
ｎＰ層、６は活性層、７はｎ−ＩｎＰ層、８はｎ−１ｎ
ＧａＡｓＰ層、１０は絶縁膜、１１はｎ電極、１２はｐ
電極である。
層、３はｐ−ＩｎＰ層、４はｎ−１ｎＰ層、５はｐ−Ｉ
ｎＰ層、６は活性層、７はｎ−ＩｎＰ層、８はｎ−１ｎ
ＧａＡｓＰ層、１０は絶縁膜、１１はｎ電極、１２はｐ
電極である。
第２図（ａ）はｐ−ＩｎＰ基板１上にｎ−Ｉｎ２層２．
ｐ−ＩｎＰ層３．ｎ−１ｎＰ層４を順次結晶成長し、溝
内にｐ−ＩｎＰ層５．活性層６を結晶成長した後、ｎ−
１ｎＰ層７．ｎ−ＩｎＧａＡｓＰ層８を結晶成長し、ダ
ブルチャネル・メサ形成後、全面に絶縁膜１０を形成し
た状態である。
ｐ−ＩｎＰ層３．ｎ−１ｎＰ層４を順次結晶成長し、溝
内にｐ−ＩｎＰ層５．活性層６を結晶成長した後、ｎ−
１ｎＰ層７．ｎ−ＩｎＧａＡｓＰ層８を結晶成長し、ダ
ブルチャネル・メサ形成後、全面に絶縁膜１０を形成し
た状態である。
第２図（ｂ）はメサ上部の絶縁膜１０を写真製版により
所要の形状にバターニングした状態である。
所要の形状にバターニングした状態である。
第２図（Ｃ）はメサ部側にｎ電極１１．基板１側にｐ電
極１２を形成した状態である。
極１２を形成した状態である。
次に動作について説明する。
ｎ電極１１．ｐ電極１２にそれぞれリード線を取り付け
（図示せず）、電流が一定値（しきい値）を越えると、
レーザ発振が起きる。
（図示せず）、電流が一定値（しきい値）を越えると、
レーザ発振が起きる。
通常、このレーザ光を光通信の光源に用いる場合、しき
い値近傍まで直流電流を注入し、パルス電流を重畳する
ことにより信号を発する。
い値近傍まで直流電流を注入し、パルス電流を重畳する
ことにより信号を発する。
このとき、入力パルス電流の波形に対応して、レーザ光
が出力されるが、レーザ自体の容量が大きいと、入力パ
ルスの変化にレーザ光が追従できなくなる。そこで、光
出力の入力パルスに対する応答を速くするために、レー
ザの容量を減らす必要がある。
が出力されるが、レーザ自体の容量が大きいと、入力パ
ルスの変化にレーザ光が追従できなくなる。そこで、光
出力の入力パルスに対する応答を速くするために、レー
ザの容量を減らす必要がある。
上記の従来例では、ダブルチャネル、メサ形成および絶
縁膜１０の形成を行うことにより、容量の低減を図って
いる。
縁膜１０の形成を行うことにより、容量の低減を図って
いる。
従来のＰＢＣ−ＬＤは以上のように構成されているので
、第２図（ｂ）のメサ上部の絶縁膜１０の除去の際の写
真製版のときに、メサパターンの内側に、絶縁膜除去パ
ターンとなるストライブパターンを入れなければならず
、マスク合せが難かしく、狭メサ化にも限界があった。
、第２図（ｂ）のメサ上部の絶縁膜１０の除去の際の写
真製版のときに、メサパターンの内側に、絶縁膜除去パ
ターンとなるストライブパターンを入れなければならず
、マスク合せが難かしく、狭メサ化にも限界があった。
この発明は、上記のような問題点を解消するためになさ
れたもので、セルファラインでメサ形式およびメサ上部
の絶縁膜除去が行えるとともに、従来例に比べ、より狭
いメサ化が可能となり、レーザの容量が低減化され、高
速応答が可能な半導体レーザの製造方法を得ることを目
的とする。
れたもので、セルファラインでメサ形式およびメサ上部
の絶縁膜除去が行えるとともに、従来例に比べ、より狭
いメサ化が可能となり、レーザの容量が低減化され、高
速応答が可能な半導体レーザの製造方法を得ることを目
的とする。
この発明に係る半導体レーザの製造方法は、レーザ構造
をなす結晶成長終了後、活性層をメサ内部に含むように
レジストパターンをマスクにしてメサ形成を行い、との
メサ上部に前記レジストパターンを残した状態で全面に
絶縁膜を形成し、その後、前記メサ上部のレジストパタ
ーンを除去し、前記メサ上部のみにオーム性接触する電
極を形成するものである。
をなす結晶成長終了後、活性層をメサ内部に含むように
レジストパターンをマスクにしてメサ形成を行い、との
メサ上部に前記レジストパターンを残した状態で全面に
絶縁膜を形成し、その後、前記メサ上部のレジストパタ
ーンを除去し、前記メサ上部のみにオーム性接触する電
極を形成するものである。
（作用）
この発明においては、メサ形成時に用いたレジストパタ
ーンを絶縁膜形成後除去することから一段と狭メサ化が
可能となる。
ーンを絶縁膜形成後除去することから一段と狭メサ化が
可能となる。
（実施例）
以下、この発明の一実施例を第１図について説明する。
第１図（ａ）〜（Ｃ）はこの発明の一実施例を示す半導
体レーザの製造工程の主要部を示す断面図である。
体レーザの製造工程の主要部を示す断面図である。
第１図において、９はレジストであり、その他は第２図
に示した従来例と同一構成部分を示すので、その説明は
省略する。
に示した従来例と同一構成部分を示すので、その説明は
省略する。
次に製造工程について説明する。
第１図（ａ）のように、ｐ−ＩｎＰ基板１上に所要の結
晶成長層、すなわちｎ−１ｎＰ層２． ｐ−Ｉ ｎＰ層
３．ｎ−１ｎＰ層４．ｐ−ＩｎＰ層５、活性層５．ｎ−
Ｉｎｐ層７．およびｎ−ＩｎＧａＡｓＰ層８を成長した
後、全面にレジスト９を塗布し、レジスト９を所要の形
状にバターニングし、このレジストパターンをマスクに
して活性層６をメサ内部に含むようにメサエッチングす
る。
晶成長層、すなわちｎ−１ｎＰ層２． ｐ−Ｉ ｎＰ層
３．ｎ−１ｎＰ層４．ｐ−ＩｎＰ層５、活性層５．ｎ−
Ｉｎｐ層７．およびｎ−ＩｎＧａＡｓＰ層８を成長した
後、全面にレジスト９を塗布し、レジスト９を所要の形
状にバターニングし、このレジストパターンをマスクに
して活性層６をメサ内部に含むようにメサエッチングす
る。
次に、マスクとして用いたレジスト９のレジストパター
ンをそのまま残し、その上から全面に絶縁膜１０を形成
する０次いで、メサ上部に残しておいたレジスト９とと
もにその上部の絶縁膜１０を除去した後、第１図（Ｃ）
のように、−メサ部側にｎ電極１１．ｐ−１ｎＰ基板１
側にｐ電極１２を形成し、この発明の半導体レーザが形
成される。
ンをそのまま残し、その上から全面に絶縁膜１０を形成
する０次いで、メサ上部に残しておいたレジスト９とと
もにその上部の絶縁膜１０を除去した後、第１図（Ｃ）
のように、−メサ部側にｎ電極１１．ｐ−１ｎＰ基板１
側にｐ電極１２を形成し、この発明の半導体レーザが形
成される。
この動作については、従来と同様であるので、省略する
が、この発明では、レーザの容量を減らすことにより高
速応答が可能となる。
が、この発明では、レーザの容量を減らすことにより高
速応答が可能となる。
なお、上記実施例では、ＩｎＰ系ＰＢＣ−ＬＤについて
述べたが、他の構造ないしは、ＧａＡｓ系のレーザに用
いてもよい。
述べたが、他の構造ないしは、ＧａＡｓ系のレーザに用
いてもよい。
（発明の効果）
以上説明したようにこの発明は、レーザ構造をなす結晶
成長終了後、活性層をメサ内部に含むようにレジストパ
ターンをマスクにしてメサ形成を行い、このメサ上部に
前記レジストパターンを残した状態で全面に絶縁膜を形
成し、その後、前記メサ上部のレジストパターンを除去
し、前記メサ上部のみにオーム性接触する電極を形成す
るので、メサ部の絶縁膜の除去をセルファラインで行う
ことにより工程が簡略化され、高速応答可能な半導体レ
ーザが得られる効果がある。
成長終了後、活性層をメサ内部に含むようにレジストパ
ターンをマスクにしてメサ形成を行い、このメサ上部に
前記レジストパターンを残した状態で全面に絶縁膜を形
成し、その後、前記メサ上部のレジストパターンを除去
し、前記メサ上部のみにオーム性接触する電極を形成す
るので、メサ部の絶縁膜の除去をセルファラインで行う
ことにより工程が簡略化され、高速応答可能な半導体レ
ーザが得られる効果がある。
第１図はこの発明の一実施例を示す半導体レーザの工程
断面図、第２図は従来の半導体レーザの製造工程を示す
断面図である。 図において、１はｐ−ＩｎＰ基板、２はｎ−ＩｎＰ層、
３はｐ−ＩｎＰ層、４はｎ−ＩｎＰ層、５はｐ−ＩｎＰ
層、６は活性層、７はｎ−ＩｎＰ層、８はｎ−ＩｎＧａ
ＡｓＰ層、９はレジスト、１０は絶縁膜、１１はｎ電極
、１２はｐ電極である。 なお、各図中の同一符号は同一または相当部分を示す。
断面図、第２図は従来の半導体レーザの製造工程を示す
断面図である。 図において、１はｐ−ＩｎＰ基板、２はｎ−ＩｎＰ層、
３はｐ−ＩｎＰ層、４はｎ−ＩｎＰ層、５はｐ−ＩｎＰ
層、６は活性層、７はｎ−ＩｎＰ層、８はｎ−ＩｎＧａ
ＡｓＰ層、９はレジスト、１０は絶縁膜、１１はｎ電極
、１２はｐ電極である。 なお、各図中の同一符号は同一または相当部分を示す。
Claims (1)
- レーザ構造をなす結晶成長終了後、活性層をメサ内部に
含むようにレジストパターンをマスクにしてメサ形成を
行い、このメサ上部に前記レジストパターンを残した状
態で全面に絶縁膜を形成し、その後、前記メサ上部のレ
ジストパターンを除去し、前記メサ上部のみにオーム性
接触する電極を形成することを特徴とする半導体レーザ
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26735788A JPH02114582A (ja) | 1988-10-24 | 1988-10-24 | 半導体レーザの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26735788A JPH02114582A (ja) | 1988-10-24 | 1988-10-24 | 半導体レーザの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02114582A true JPH02114582A (ja) | 1990-04-26 |
Family
ID=17443696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26735788A Pending JPH02114582A (ja) | 1988-10-24 | 1988-10-24 | 半導体レーザの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02114582A (ja) |
-
1988
- 1988-10-24 JP JP26735788A patent/JPH02114582A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61190993A (ja) | 半導体レ−ザ素子の製造方法 | |
| US5665612A (en) | Method for fabricating a planar buried heterostructure laser diode | |
| US4791647A (en) | Semiconductor laser | |
| JPH02114582A (ja) | 半導体レーザの製造方法 | |
| JPS61289689A (ja) | 半導体発光装置 | |
| JPH0716081B2 (ja) | 半導体発光装置 | |
| JPS62199021A (ja) | 半導体装置の製造方法 | |
| JP2550717B2 (ja) | 半導体レーザ素子の製造方法 | |
| JPH04305991A (ja) | 半導体レーザ素子 | |
| JPH0710015B2 (ja) | 半導体レ−ザ装置及びその作製方法 | |
| JPS63250886A (ja) | 半導体レ−ザ素子の製造方法 | |
| JP2932690B2 (ja) | 光半導体素子の製造方法 | |
| JPH01215087A (ja) | 半導体発光素子 | |
| JPS61274384A (ja) | 光集積素子 | |
| JPH06350197A (ja) | 半導体装置の製造方法 | |
| JPH0243789A (ja) | 埋込型半導体レーザ素子の製造方法 | |
| JPH0338081A (ja) | 半導体レーザの製造方法 | |
| JPH0415965A (ja) | メサ型半導体素子における電極形成方法 | |
| JPS5967680A (ja) | 光双安定素子 | |
| JPH0590709A (ja) | 半導体レーザ装置及びその製造方法 | |
| KR960027098A (ko) | 반도체 레이저 다이오드 및 그 제조방법 | |
| JPH01256185A (ja) | 半導体レーザ装置の製造方法 | |
| JPS63271991A (ja) | 半導体レ−ザ素子の製造方法 | |
| JPH05183234A (ja) | 半導体発光装置およびその製造方法 | |
| JPS61125099A (ja) | 半導体レ−ザおよびその製造方法 |