JPH02110936A - 高周波半導体装置とその製造方法 - Google Patents

高周波半導体装置とその製造方法

Info

Publication number
JPH02110936A
JPH02110936A JP26310888A JP26310888A JPH02110936A JP H02110936 A JPH02110936 A JP H02110936A JP 26310888 A JP26310888 A JP 26310888A JP 26310888 A JP26310888 A JP 26310888A JP H02110936 A JPH02110936 A JP H02110936A
Authority
JP
Japan
Prior art keywords
region
emitter
layer
base region
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP26310888A
Other languages
English (en)
Other versions
JPH0727914B2 (ja
Inventor
Naruhito Matsumoto
松本 成仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP63263108A priority Critical patent/JPH0727914B2/ja
Publication of JPH02110936A publication Critical patent/JPH02110936A/ja
Publication of JPH0727914B2 publication Critical patent/JPH0727914B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明はエミッタ拡11kに伴うベース領域の押し出し
効果(エミッタディップ効果)を抑制した高周波半導体
装置の構造と製造方法に関する。
(ロ)従来の技術 従来のこの種の半導体装置は第4図に示す如く、コレク
タ層(1)表面に低不純物濃度の活性ベース領域(2)
と電極取出し用の高不純物濃度の非活性ベース領域(3
)を形成し、活性ベース領域(2)表面に選択的にエミ
ッタ領域(4)を形成し、酸化膜(5)の開孔部分にエ
ミッタ電極(6)とベース電極(7)を配設することで
構成されていた。
上記半導体装置において、高周波化を更に押し進めるに
は浅いベース・コレクタ接合とエミッタ領域(4)の微
細加工が必要となる。
その為、例えば特開昭63−175473号公報に記載
されているように、エミッタ拡散用不純物がドープされ
たポリシリコン層を堆積しこのボッシリコン層を不純物
拡散源及びエミッタ電極として利用する手法が知られて
いる。
(ハ)発明が解決しようとする課題 しかしながら、活性ベース領域(2)に重畳して高濃度
エミッタ領域(4)を拡散形成する従来の手法では、エ
ミッタ拡散に伴って活性ベース領域(2)の押し出し効
果(エミッタディップ効果)が表れ、活性ベース領域(
2)の底面が第4図に示す様に押し出きれる為、ベース
幅を極めて狭くすることが困難である欠点があった。
(ニ)課題を解決するための手段 本発明は斯上した欠点に鑑み成されたもので、ベース・
コレクタ接合近傍のコレクタ層を局部的に高不純物濃度
とすることにより、ベース領域(14)の押し出し効果
を抑制した高周波用半導体装置の構造と製造方法を提供
するものである。
(*)作用 本発明によれば、ベース・コレクタ接合近傍に高濃度層
(18)を有するので、ベース領域(14)を形成する
不純物は高濃度層(18)の導電型を反転させて更に深
くベース領域(14)を形成することが困難となる。従
って、ベース領域(14)の押し出し効果も抑制するこ
とができ、微小寸法のベース幅賢、を実現できる。
(へ)実施例 以下に本発明の一実施例を図面を参照して詳細に説明す
る。
第1図は本発明による半導体装置の断面構造を示し、(
11)はNゝ型単結晶シリコン半導体基板、(12)は
基板(11)表面にエピタキシャル成長して形成したρ
=0.1〜10Ω・伽のN−型コレクタ層、(13)は
選択酸化により形成した厚いLocos酸化膜、(14
)は比較的低不純物濃度を有する活性ベース領域、(1
5〉は活性ベース領域(14)よりは高い不純物濃度を
有する電極取出し用の非活性ベース領域、(16)は活
性ベース領域(14〉表面に形成したN0型エミツタ領
域、(17)はエミッタ領域(16〉の不純物拡散源及
びエミッタ電極としてのリンドープされたボッシリコン
層、(18)はエミッタ領域く16)下部のベース・コ
レクタ接合近傍において局部的に高不純物濃度としたN
型高濃度層である。
上記半導体装置の濃度プロファイルは第2図に示す如く
、活性ベース領域(14)とエミッタ領域(16)とが
表面から熱拡散により形成きれ、コレクタ層(12)と
なるエピタキシャル層には活性ベース領域(14)の底
面付近に他よりも高い不純物濃度を有する高濃度層(1
8)が形成され、活性ベース領域(14〉の拡散が進行
することによる導電型の反転を阻止するよう構成されて
いる。高濃度層(18)の厚みは耐圧の極端な低下を考
えて極力薄く形成し、非活性ベース領域(15)の拡散
により導電型が反転されるような不純物濃度が好ましい
斯る構成によれば、活性ベース領域(14)底面がコレ
クタ層(12)の高濃度層(18)に衝突しているので
、活性ベース領域(14)を形成する不純物の拡散が多
少進行しても活性ベース領域(14)の拡散深さ自体は
高濃度層(18)に阻止されて変化しない。その為、エ
ミッタ拡散による活性ベース領域(14〉の押し出し効
果があってもベース拡散深さxjsが変化せず、従って
極めて狭いベース幅W、を得ることが可能である。
ところで、トランジスタのしゃ断層波数f7は次式で表
わされる。
1/2πft−τ、+τ、+τ。+τ、  ・・・・・
・・・・(1)ここで、 τバエミッタ時定数)”r、(Ct +Cc)  ・・
・・・・・・・(2〉τ、(ベース走行時間)=wi”
/。D、  ・・・・・・・・・(3)でバフレクタ時
定数)=(r、+Rcs)Cc・・・・・・・・・(4
)で、(コレクタ空乏層時間)−X、/2U、、  ・
・・・・・(5)但し、r、 : エミッタ抵抗、C8
:エミッタ接合容量、CC:コレクタ接合容量、wll
:ベース幅、n:ベース不純物濃度分布及び注入水準で
決まる係数(2〜4)、D。:電子の拡散係数、Ro、
:コレクタ領域直列抵抗、X。:コレクタ空乏層幅、U
l、:電子ドリフト最大速度、 で表わされる0本願構造は高濃度層(18)の存在によ
りコレクタ接合容量Ccが増大ししゃ断層波数fTを低
下させる方向に働くが、上式から明らかな様にベース幅
w、を狭くする方が効果が大きい。従って本願発明によ
れば、活性ベース領域(14)のベース幅賢、を狭める
ことにより周波数限界を向上できる。
以下に本願発明の製造方法の一例を第3図(a)乃至(
f)を用いて説明する。
(a)先ず、N0型高濃度シリコン基板(11)の表面
にエピタキシャル技術によりρ=0.1〜10Ω・口の
N−型Jul(20)を積層し、次いでN+型層(21
)及びN−型/I(22)を順次積層してコレクタ層(
12)とする、全体の膜厚は数μm程度で、上層のN−
型層(22)の膜厚は活性ベース領域(14)の拡散深
さxjIlを実質的に決定する。エピタキシャル成長用
ドーパントとしてはフォスフイン(po、)l(用いら
れ、上記3層構造は気相成長中に一定期間PR。
流量を増大させることで製造する。
(b) N−型層(22)表面に選択的にSi、N、窒
化膜(23)を堆積し、表面を選択酸化することにより
LocO5b化膜(13)を形成する。Locos酸化
膜(13)はN+型層(21)を貫通する深きまで形成
し、Locos酸化膜(13)で囲まれたN−型層(2
2)が素子形成領域となる。
(c)窒化膜(23)を除去しLocos酸化膜(13
)の厚い酸化膜とN−型層(22)表面の薄い酸化膜(
24)の選択性を利用して活性ベース領域(14)を形
成するボロン(B)等のP型不純物をイオン注入法で導
入する。不純物のドライブインはまだ行なわない。
(d) N−型層(22)表面の薄い酸化膜(24)を
フォトエツチングしてエミッタコンタクト孔(25)と
ベースコンタクト孔(26)を形成した後、全面に10
 ” w 10 ”atoms−cm−”のリンドープ
のポリシリコン!(26)を堆積する。
(e)ポリシリコン層(26)をフォトエツチングして
エミッタ電極(17)を残し、ベースコンタクト孔(2
6〉は露出する。
(f)フォトレジスト膜(27)を残したエミッタ電極
(17)を選択マスクとし、非活性ベース領域(15〉
を形成するボロン(B)等のP型不純物をイオン注入す
る。その後、基板全体に熱処理を加えることにより、活
性ベース領域(14)と非活性ベース領域(15)を形
成する不純物を拡散する。活性ベース領域(14)は1
0 ”〜10 atoms−cm−”と比較的低不純物
濃度であるので、拡散が高濃度11(21)に達した位
置でそれ以上のP型領域形成が阻止きれ、非活性ベース
領域(15)は2回のイオン注入により10 ” 〜1
0 ”atoms−am−”と高不純物濃度であるので
、高濃度層(21)のN型領域を反転させてP型領域形
成が進行する。
と同時に、本工程の熱処理によりエミッタ電極(17)
のポリシリコン層(26)にドープされたリン(P)が
活性ベース領域(14)中に導入されてエミッタ領域(
16)を形成する。尚、工程(d)においてベースコン
タクト孔(26)から若干量侵入するリン(P)は工程
(f>におけるボロン(B)のイオン注入によりその影
響を相殺できる。
以上に本発明の製造方法を詳述してきた様に、本発明は
エピタキシャル成長中にフォスフイン(PUS)の流量
を一定期間増大させるので、コレクタ層(12)の所望
位置に高濃度ff(1B)を形成したN−−N”−N−
の3重構造を容易に実現できる。また、N−−N”−N
−構造とすることにより、活性ベース領域(14)の押
し出し効果(エミッタディップ効果)を防止し、微細ベ
ース幅W、を実現して高周波特性に優れた半導体装置を
製造できる。
(ト)発明の効果 以上に詳述した様に、本発明によれば活性ベース領域(
14)底部に高濃度層(18)を設けたので、エミッタ
拡散による活性ベース領域(14)の押し出し効果を防
止し得る半導体装置を提供できる。従って、微細ベース
幅もを実現することにより高周波特性に優れた半導体装
置を提供できる利点を有する。
また、本発明の製造方法・によれば、エピタキシャル成
長中の流量を変えることにより高濃度層〈18)を形成
するので、上記構造を容易に且つ安価に製造できる利点
をも有する。
【図面の簡単な説明】
第1図は本発明を説明する為の断面図、第2図は本発明
構造の不純物濃度プロファイルを説明する為の特性図、
第3図(a)乃至<f)は本発明の製造方法を説明する
為の断面図、第4図は従来例を説明する為の断面図であ
る。

Claims (4)

    【特許請求の範囲】
  1. (1)一導電型コレクタ層の表面に逆導電型のベース領
    域を備え、その表面から一導電型エミッタ領域を選択拡
    散する半導体装置において、前記コレクタ層とベース領
    域の接合面近傍で前記コレクタ層の不純物濃度を局部的
    に大としベース領域のエミッタ拡散に伴うエミッタディ
    ップ効果を抑制したことを特徴とする高周波半導体装置
  2. (2)前記ベース領域は前記エミッタ領域下部において
    浅く電極取出し部分において深いグラフトベース構造で
    あることを特徴とする請求項第1項に記載の高周波半導
    体装置。
  3. (3)高濃度半導体基板の表面に、先ず低濃度不純物層
    をエピタキシャル成長し、次いで高濃度不純物層をエピ
    タキシャル成長し、さらに低濃度不純物層をエピタキシ
    ャル成長してコレクタ層とする工程と、 前記コレクタ層表面にベース領域を形成する逆導電型の
    不純物を導入する工程、 前記ベース領域表面にエミッタ領域を選択拡散する工程
    とを具備することを特徴とする請求項第1項に記載の高
    周波半導体装置の製造方法。
  4. (4)高濃度半導体基板の表面に、先ず低濃度不純物層
    をエピタキシャル成長し、次いで高濃度不純物層をエピ
    タキシャル成長し、さらに低濃度不純物層をエピタキシ
    ャル成長して一導電型コレクタ層とする工程と、 前記コレクタ層表面を選択酸化し、Locos酸化膜の
    底部が前記高濃度不純物層を貫通するまで酸化を行う工
    程と、 前記Locos酸化膜に囲まれたコレクタ層表面に活性
    ベース領域を形成する逆導電型の不純物を導入する工程
    、 前記活性ベース領域上の酸化膜にエミッタコンタクト孔
    を形成し全面にエミッタ拡散源及びエミッタ電極となる
    ポリシリコン膜を堆積する工程、 前記ポリシリコン膜を選択エッチングし、前記エミッタ
    コンタクト孔上部に前記ポリシリコン膜を残す工程、 表面から非活性ベース領域形成用の逆導電型不純物を導
    入し、熱処理を加えて前記非活性ベース領域を拡散する
    と共に、前記ポリシリコン層から一導電型不純物を導入
    してエミッタ領域を形成する工程とを具備することを特
    徴とする高周波半導体装置の製造方法。
JP63263108A 1988-10-19 1988-10-19 高周波半導体装置とその製造方法 Expired - Lifetime JPH0727914B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63263108A JPH0727914B2 (ja) 1988-10-19 1988-10-19 高周波半導体装置とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63263108A JPH0727914B2 (ja) 1988-10-19 1988-10-19 高周波半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JPH02110936A true JPH02110936A (ja) 1990-04-24
JPH0727914B2 JPH0727914B2 (ja) 1995-03-29

Family

ID=17384939

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63263108A Expired - Lifetime JPH0727914B2 (ja) 1988-10-19 1988-10-19 高周波半導体装置とその製造方法

Country Status (1)

Country Link
JP (1) JPH0727914B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5966168A (ja) * 1982-10-08 1984-04-14 Nec Corp 半導体装置の製法
JPS61161761A (ja) * 1985-01-10 1986-07-22 Nec Corp 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5966168A (ja) * 1982-10-08 1984-04-14 Nec Corp 半導体装置の製法
JPS61161761A (ja) * 1985-01-10 1986-07-22 Nec Corp 半導体装置

Also Published As

Publication number Publication date
JPH0727914B2 (ja) 1995-03-29

Similar Documents

Publication Publication Date Title
US6700175B1 (en) Vertical semiconductor device having alternating conductivity semiconductor regions
US4711017A (en) Formation of buried diffusion devices
US4499657A (en) Method of making a semiconductor device having protected edges
KR0139805B1 (ko) 단일 실리콘 자기-정합 트랜지스터 및 이의 제조 방법
EP0036082A1 (en) A self-aligned process for providing an improved high performance bipolar transistor
KR100205017B1 (ko) 이종접합 바이폴러 트랜지스터의 제조방법
EP0001300B1 (en) Method of manufacturing a locos semiconductor device
EP0409132B1 (en) Method of fabricating a structure having self-aligned diffused junctions
US5071778A (en) Self-aligned collector implant for bipolar transistors
US6352901B1 (en) Method of fabricating a bipolar junction transistor using multiple selectively implanted collector regions
KR970011641B1 (ko) 반도체 장치 및 제조방법
JPH038343A (ja) バイポーラトランジスタとその製造方法
US4979010A (en) VLSI self-aligned bipolar transistor
EP0147249B1 (en) Method of manufacturing transistor structures having junctions bound by insulating layers, and resulting structures
US5198376A (en) Method of forming high performance lateral PNP transistor with buried base contact
US5109263A (en) Semiconductor device with optimal distance between emitter and trench isolation
US5237200A (en) Semiconductor bipolar transistor with concentric regions
US4819049A (en) Method of fabricating high voltage and low voltage transistors using an epitaxial layer of uniform thickness
JP3107806B2 (ja) 半導体装置の製造方法
JPH02110936A (ja) 高周波半導体装置とその製造方法
US5273913A (en) High performance lateral PNP transistor with buried base contact
JPH02283028A (ja) 半導体装置及びその製造方法
JPH034538A (ja) バイポーラ型半導体装置
JPS58200554A (ja) 半導体装置の製造方法
US5013672A (en) Manufacturing process for high-frequency bipolar transistors