JPH02110405A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH02110405A
JPH02110405A JP1156920A JP15692089A JPH02110405A JP H02110405 A JPH02110405 A JP H02110405A JP 1156920 A JP1156920 A JP 1156920A JP 15692089 A JP15692089 A JP 15692089A JP H02110405 A JPH02110405 A JP H02110405A
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
manufacturing
light guide
waveguide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1156920A
Other languages
English (en)
Other versions
JPH0675127B2 (ja
Inventor
Philippe Autier
フィリップ オティエ
Marko Erman
マルコ・エルマン
Jean-Marc Auger
ジャン‐マルク・オジェ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPH02110405A publication Critical patent/JPH02110405A/ja
Publication of JPH0675127B2 publication Critical patent/JPH0675127B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122Basic optical elements, e.g. light-guiding paths
    • G02B6/125Bends, branchings or intersections

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optical Integrated Circuits (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、少なくとも、1つの直線部分及び1つの湾曲
部分を有する集積化光ガイドを具える半導体装置であっ
て、前記の光ガイドは前記の湾曲部分で光を光ガイド中
に制限する手段を有し、これらの手段には前記の湾曲部
分の領域で光ガイドの縁部に沿って設けられた溝を含ん
でいる当該半導体装置に関するものである。
本発明は更に、このような半導体装置を製造する方法に
関するものである。
本発明は、種々の曲率を有する光ガイドを具え、各光ガ
イドが順次に直線部分及び湾曲部分を有しているマツハ
ーツエンダー(Mach−Zehnder)変318器
或いは光スィッチのような集積化光学装置の製造に用い
られる。
(従来の技術) 湾曲部分を有する埋込み光ガイドを製造することは、本
”2213−Frequenz Vol、35(198
1)、Septemberkg Berlin−Den
tschland”の第248頁におけるカール・ハイ
ンツ・ティートゲン(Karl−HeinzTIETG
EN)代著の論文”Probleme der Top
ographieIntegrieL Schaltu
ngen”から既知である。
この埋込み光ガイドは単に基板の屈折率よりも大きな屈
折率を有する細条を以って構成されており、この細条は
LiNb0iの基板中にチタンを注入することにより得
ており、従ってこの細条は基板の上側平坦面と一致する
1つのレベルにある。このような完全に埋込まれた光ガ
イドでは損失が常に多くなる。
光ガイドの湾曲部分での径方向散乱による損失を低減さ
せる為に、上記の論文では、例えばエツチングにより溝
を形成し、この溝が前記の湾曲部分よりも大きな曲率半
径でこの湾曲部分と同し高さで埋込み光ガイドの縁部を
正確にたどるようにすることが提案されている。このエ
ツチングによる溝は、大きい方の曲率半径を有する方の
光ガイドの縁部の側で光ガイドの外部にある雰囲気とこ
の光ガイドとの間の屈折率の相違を大きくするものであ
る。
この論文によるこの方法により0.5mm程度の曲率半
径を得ることができ、これにより損失を3dBを越えな
いようにする。
この論文には、このような湾曲した光ガイドを製造した
場合、外部の雰囲気に対して光ガイドの縁部がでこぼこ
していることによる散乱により損失が生じ、これらの損
失は屈折率の差が太きくなるとこれと関連する問題、例
えば反射、径方向放射およびモード変換を考慮する必要
があるということも記載されている。
これらの問題を減少せしめる為に、エツチングにより形
成された溝は光ガイドの湾曲した部分の開始端および終
端と一致するこの溝の端部で基板の上側面に向けてわず
かに傾斜して上昇する底部分を有し、従って埋込まれた
光ガイドは直線部分で低屈折率の基板によってのみ横方
向で規制されている。
一方、湾曲した光ガイドにおける放射による光損失は、
”Be1lSyst、Techn、48.216H19
69)”における”Marcatili and Mi
ller”の文献で考慮され、説明されている。
光の波が光ガイドの湾曲部分に達すると、この波をこの
湾曲部分に適合させる必要がある。この目的の為に、伝
達されるエネルギーの一部分を放射モードに変換する。
従って、エネルギーは導波面に分散的に放射する。
放射によるこれらの損失は、湾曲部分でその外部と同じ
位相速度を得る為に雰囲気中の光の速度よりも速い速度
で電磁界を移す必要があるという事実によるものである
。実際に、波頭を維持するとともに一定の角速度で波面
に応じて移す為に、接線方向の位相速度を、考慮した点
と光ガイドの曲率中心との間の距離に比例させる必要が
ある。
光ガイドを構成する細条の外側縁から測ったある距離り
を越えると、伝搬速度が波頭を維持するのに必要とする
位相速度よりも遅くなる。従って、この距離からはもは
やモードを伝搬できず、光は湾曲の凸状部に位置する基
板中に放射されてしまう。
導波モードの、放射モードへの変換は、七ノモ−ド光ガ
イドが不充分な長さの曲率半径を有する場合にこれらの
モノモード光ガイドにとって極めて不利なことである。
本”Topics in Applied Physi
cs−Vol、7 ”の第133頁の章“Integr
ated 0ptics”に記載されておりマルカティ
リ(Marcatili)氏により確立された式は臨界
的な曲率半径rをモードの横方向制限距離D、すなわち
より正確には波の消滅の横方向範囲の関数として且つ使
用する波長λの関数として与えている。
放射損失は光ガイドの曲率半径が以下の不等式を満足す
る場合もはや無視できない。
「<24π2D3/λ2 この弐によれば、横方向制限距離が増大すればする程、
湾曲の外部の方向に生じる損失を増大させることなく、
光ガイドの曲率半径を小さくすることができる。
モノモード光ガイドの場合、臨界的な半径は10閣程度
であるということがこの式から導出される。
その結果、曲率半径が20mmよりも小さい場合、放射
による損失は可成り大きくなり始める。
この式によれば、光ガイドの湾曲部の位置レベルでの横
方向制限距離を増大させる必要があるということが導き
出され、このことは最初に記載した本における指摘と完
全に一致している。
しかし、従来技術を示す最初に記載した本によれば、こ
の問題は、散乱による損失とモード変換の割合とは制限
用の雰囲気との屈折率の差が大きくなるのと同時に増大
するという事実の為にモノモード光ガイドに対して解決
するのが困難である。
(発明が解決しようとする課題) 従って課題は、前述した本における曲率半径よりも著し
く小さな、代表的には500μmよりも小さな曲率半径
の湾曲部分を有し、湾曲部分及び直線部分の双方におい
て損失が極めて小さい、特に1dB/cmよりも小さい
集積化光ガイドを製造することにある。
これらの課題は、散乱又はモード変換による損失を増大
せしめることなく、放射損失を抑圧するように光ガイド
の湾曲部分を制限する本発明の手段によって解決するも
のであり、これらの手段を更に従来から既知の完全埋込
み型光ガイド構造よりもそれ自体における損失が極めて
少ない細条光ガイド構造に適用する。
(課題を解決するための手段) 本発明は、少なくとも、1つの直線部分及び1つの湾曲
部分を有する集積化光ガイドを具える半導体装置であっ
て、前記の光ガイドは前記の湾曲部分で光を光ガイド中
に制限する手段を有し、これらの手段には前記の湾曲部
分の領域で光ガイドの縁部に沿って設けられた溝を含ん
でいる当該半導体装置において、前記の手段が更に、導
波層と、この導波層から突出しこの導波層中を光がたど
る光路を決定する浮き彫り状の細条とを有する導波横道
体をも含んでおり、前記の手段が更に溝構造体を含んで
おり、この溝構造体の深さは一定であり、この溝構造体
の中央部は前記の湾曲部分で前記の細条の縁部を正確に
追従し、この溝構造体の端部は前記の湾曲部分の開始端
及び終了端で前記の細条の縁部から離間し、この溝構造
体の底部は前記の導波層の下側部分に達しないレベル位
置でこの導波層中に位置していることを特徴とする。
以下図面につき説明する。
第1a図は、曲率半径rを有する湾曲した光ガイド(導
波管)Gにおいては、この光ガイドの外側凸状縁から測
ったある距離りがあり、この距離りは、この距離を越え
ると伝搬速度が波の底部(斜線領域)を保つのに必要な
位相速度よりも遅(なる距離りである。従って、この距
離からは光が基板中に放出されてしまう。これを第1b
図に示す。
この第1b図は本発明による制限(規制すなわち閉じ込
め)手段を設けていない湾曲した光ガイドGにおける光
ビームの光路を上方から示している。
光路の進路は、光がまっすぐに進み、特に導波モードの
エネルギーのすべてが基板10中で失なわれ、従って1
つの主ローブと数個の副ローブとを形成するということ
を示しでいる。第1b図に密な点で示す区域は高エネル
ギーに対応し、粗な点で示す区域は低エネルギーに対応
する。光は矢印の方向に進む。第1b図は、光ガイドの
湾曲部分を越えると点線で示す光ガイドG中にはもはや
エネルギーは残っていないということを示している。
一方、第1c図は本発明による制限手段を設けた湾曲光
ガイドG中の光ビームの光路を上方から示している。導
波モードのエネルギーはすべて光ガイドの湾曲部分を越
えても実際に光ガイドに残っているということを示して
いる。光は矢印の方向に伝搬する。
しかし、凸状部において光ガイドの縁部に沿ってエツチ
ングにより溝を形成する従来技術を適用する場合には、
光ガイドが横の観点からマルチモードとなり、導波領域
とその隣接の制限領域との間の実効屈折率の差が10−
2のオーダーを越えないようにする必要がある。更に、
側面の凹凸により生ぜしめられる回折の為に分散による
損失が導入される。本発明によれば、第2図に上方から
見て示す装置により上述した問題を解決する。
この装置は、平均半径rを有する少くとも1つの湾曲部
と直線部とを有する細条Rによって表面が制限された光
ガイドGを有する。更にこの装置は光ガイドGで光波の
通路を保つ手段を有する。
これらの手段には光ガイドの湾曲部でこの光ガイドの縁
部に沿って設けた溝S1及びS2を含む。本発明によれ
ば、これらの溝の深さはこの装置の上側面に対し或いは
他の基準面、例えば基板に対し一定とする。これらの溝
は光ガイドの湾曲部では一定の横方向寸法−3を有する
も、溝S1に対する端部EII+ El□及び溝S2に
対する端部EZI+ EZ□の横方向寸法は溝の端に近
づくにつれて徐々に減少させ、溝の外側縁部は光ガイド
の縁部に平行に保ち、光ガイドの縁部に近い方の溝の縁
部は光ガイドの縁部から分離させてこれらの間に角度α
を有するコーナーを形成するスト9710111口2.
及び口12+02□を残すようにする。端部Ell+ 
E21+ El。+ 82mは光ガイドの湾曲部の端部
の両側に長さ2に延在させる。
これらの手段は、第3及び4図の斜視図に或いは第5a
、 5b及び50図の断面図に示すように、光ガイドが
少くとも2つの層CI及びCGを以って構成され、層C
6上に浮き彫り的に細条Rが設けられているという事実
をも含んでいる。
層C1はこの層を被覆する層C6よりも低い屈折率を有
する制限層である。層C0は導波層、すなわち波が伝搬
する層である。この導波層の表面に形成された細条Rは
導波層中で波がたどる光路を制限する。
この細条Rはその横方向寸法戦を装置上で選んだ高さh
よりも大きくするのが好ましい。
これらの条件の下では2つの共働手段によってモード変
換を回避しうる。一方の共働手段は光ガイドが直線とな
ると直らに溝が導波領域から角度αだけそれるという事
実によるものであり、他方の共働手段は溝が導波層C6
の厚さ全体に亘って設けられておらずに一般に導波層C
6の厚さeGの2o%を越えない部分Pにのみ設けられ
ているという事実によるものである。
この割合は、光ガイドの湾曲部分でビームを制限したり
モード変換を無くシたりする為に材料の屈折率と伝送さ
れる波長との関数として計算される。
従って、本発明による手段、すなわち ・導波層上に湾曲部分を有する薄肉導波細条を配置する
手段、 ・湾曲部分における導波細条の縁部に対して設けた溝手
段、 これらの溝を湾曲部分の端部から始めて導波細条の縁部
から角度αだけ離間させる手段、これらの溝を導波層の
厚さよりも浅い深さに形成する手段 を用いることにより、 a)ビームの損失は、横方向の散乱がないという事実の
為に直線部分において極めて小さくなり、b)同時にこ
のビームは、同じ導波層中を波が伝1殿する他のビーム
に容易に横結合しうるようになり、 C)このビームの損失は湾曲部分で極めて小さくなり、
この湾曲部分の曲率半径は50μm程度に極めて小さく
でき、 d)溝は導波層の底部に達しない為、いがなるモード変
換も回避でき、 e)溝の深さは比較的浅い為、壁部上での回折による横
方向散乱に起因する損失が極めて少なくなる。
従って、本発明による手段を講じた装置の性能は特に高
いもとなる。
実110ヨエ 第3,4及び5図は本発明による手段を設けた集積化光
ガイド(導波管)を有する装置の一実施例を示す。
この光ガイド構造は、例えばInPの半絶縁基板10上
に形成しうるn・型のInPより成る低屈折率を有する
制限層CIと、このMCI上に配置したn型のInPよ
り成る導波層C0及びこの層CGと同じ材料より成る薄
肉の、細条Rとのホモ構造である。
上記のホモ構造を得るには、同じ導電型で固有抵抗が異
なる■−■族の他の二成分材料を用いることもできる。
装置の包括的な構造は上方から見た第2図に示すもので
ある。この第2図の部分P2は第3図に斜視図で詳細に
示しである。この第3図は導波細条Rを導波層C6上に
浮き彫り状に示しており、導波層C0は制限層C,及び
基板10上に延在している。細条Rの両側にはその縁部
と一致して溝Sl及びS2が配置されており、これらの
溝の底部は導波NCGの下方部分には達していない。湾
曲部分の端部からはこれら溝S、及びS2は細条Rの縁
部から離間しており、従って導波層CGの材料のコーナ
ーし、及びQ、が現われる。従って、これらの離間部分
Eel及びE、における溝S、及びS2は湾曲部分の領
域におけるよりも小さな横方向寸法を有する。
第2図の装置の26部分は第4図に斜視図で詳細に示し
である。この第4図には第3図と同じ素子を示しである
導波層における波の伝搬現象を良好に理解する為に、第
5a〜50図に第4図の装置の平面AA、 BB及びC
C上の断面をそれぞれ示す。
第5a図は直線部分における光ガイドに垂直な平面を通
る断面図AAに相当する。
この領域には溝が設けられていない。IJccは厚さe
Gを有する。細条Rは横方向寸法W、を有し、高さhだ
け直立している。制限層CIは導波層C0の屈折率n6
よりも小さな屈折率n、を有する。
第5c図は湾曲領域の開始位置において光ガイドに垂直
な平面を通る断面図CCに相当する。満S、及びS2は
導波細条Rの縁部の延長線までエツチングされている。
導波層の上側レベルに対する溝SL+52の深さはPで
ある。細条Rの両側にある溝の幅は−、である。
これらの溝は導波層の厚さ全体に亘ってエツチングされ
ていないが伝搬されるエネルギーを変化させることなく
ビームを圧縮するのにこのエツチングで充分であり、こ
のビームの断面はこの場合この断面図である第5c図に
等エネルギー曲線で示す形態をとる。
第5b図は断面図AA及び断面図CC間の領域において
光ガイドに垂直な平面を通る断面図BHに相当する。
溝S、及びS2の部分E層及び[1gは、ビームの断面
を第5a図の等エネルギー曲線によって示す形態から第
5c図の等エネルギーラインによって示す形態に移るよ
うにするビームの圧縮を示している。
部分E1□、 E2gのエツチング深さPは溝S、、 
S、のエツチング深さと同じである。部分E層+ E2
□Ell+ gz+の長さは!である。
炎権拠l上 第6及び7図は本発明の第2実施例を示す。
この光ガイド構造は、例えばInPより成る半絶縁基板
lO上にInPより成る低屈折率の制限層C1とGaI
nAsPより成るわずかに大きな屈折率の導波層CGと
、新たな制限層C2と、この制限層C2の表面に形成し
た同じ材料の薄肉導波細条Rとを以って構成しうるヘテ
ロ構造である。
この二重ヘテロ構造、例えば基板と、二成分材料の制限
層と、所望の屈折率及び使用する放射を透過するのに適
した禁止帯幅を有する三成分或いは四成分材料の導波層
とを形成するのに他の■V族材料を用いることができる
第6図は第2図の部分p、の斜視図である。
第7a〜70図は第6図の静、 BB及びCC線上をそ
れぞれ断面にした断面図である。極めて薄い厚さe。
を有する第2制限層C2はこの層を形成する追加の技術
工程を要するも、平衡にすべき実施例■の装置に比べて
性能をわずかに改善する。
この装置の他の部分は実施例Iとほぼ同じである。
本発明を実施する為に以下に有利な製造方法を説明する
。実際本発明の目的は、高性能で特に曲率半径の小さな
湾曲部分での損失が極めてわずかである光ガイドを有す
る装置を半導体材料中に集積化することにある為、この
製造方法は特にこの目的に対し考慮する必要があるが、
他の集積化素子の形成と相俟って装置を実現する。
製造方法 本発明による製造方法は、導波細条と曲率半径が小さな
少くとも1つの湾曲部分とを有する埋込み光ガイドを形
成する工程と、上記の湾曲部分において導波細条の軸線
に沿って光を案内するように光を制限(規制)する溝を
形成する工程とを具えている。
この方法は3つの順次の工程で行なうものであり、最後
の工程に対しては異なる種類のすなわち選択エツチング
処理を行なう異なる材料の2つのマスクを必要とする。
人工員上工丘 この第1工程では、並置層の構造を形成し、これから本
発明による装置、すなわち低屈折率の少くとも1つの層
上にわずかに高い屈折率の層を配置したものと、場合に
応じ低屈折率の上側層とを有する構造を形成する(第9
a〜90図)。
従って実施例Iのホモ構造を得る為に、まず最初に、例
えば液体カプセル化(encapsulation)を
用いたチョクラルスキー法による結晶引上げにより得た
半絶縁性のInPの固体ブロックからスライス切断する
ことにより基板10を形成する(第9bIE参照)。
次に、MOVPE又はVPEのようなエピタキシャル法
により、n°型のInP層11を形成する。この層11
は例えば4・10”7cm3の濃度でS゛イオンドー曲
ングすることにより得られ、この層に、意図的なドーピ
ングを行わずして得たn−型のInP層12を被覆する
(第9b図参照)。
層11の厚さは臨界的なものではない。例えばet−3
μmとすることができる。この層11は制限層C5とし
て用いる。層12の厚さは3μmとするのが好ましい。
この層12はその導電型がn−である為に層11の屈折
率よりもわずかに大きな屈折率を有し、従ってこの層1
2は実際には厚さecの導波層C6及び厚さhの細条R
を形成する作用をする。本発明の方法によれば、3μm
の厚さのN12から厚さec−2,5μmの導波fat
cc、と高さh ′i0.5 pm’の細条Rを得る。
−a的に2〜3μmの厚さの層12から1.5<ec<
2.5μm 0.5< h <0.75 p m 1tc′i4μm を得るようにする。
本例では、n−型の材料InPが波長λ−1,3μm及
びλ=1.55μmを有する放射を透過する。
実施例1のホモ構造の変形例では、n゛導電型の基板I
Oを用いる。この場合、この基板10は、前述したよう
にこの基板の表面に直接n−導電型のエピタキシアル層
12を形成する場合(第9a図参照)、光を制限(規制
)する作用をする。
実施例■のダブルヘテロ構造を得る為に、まず最初実施
例Iで用いたのと同じ方法により基板10を形成する。
次にこの場合もN0VPE又はVPE型のエピタキシャ
ル法により、制限層C,を構成する意図的なドーピング
を行なわずしてInPO層之1層形1する。この層21
の厚さは臨界的なものではなくeG−3μm程度にする
ことができる。
次にこの層21の表面にGaInAsPのエピタキシア
ル層22を形成する。この層22の厚さは1.5〜2.
5μmとするのが好ましい(第9C図参照)。
この四成分層22は実際には厚さe6の導波層C6とし
て用いられる。
本例では、四成分材料Ga1nAs’Pは、実際に電気
通信の目的で用いられている波長λ=1.3μm又はλ
−1,55μmの放射を透過する。
最後に、四成分層22の表面にInPの新たな二成分層
23を形成する(第9c図参照)。この層23の厚さは
1μmとするのが好ましい。この層23において高さh
ζ0.5μm及び幅−G−4μmの細条Rを実施例Iと
同様に形成する。この場合、層22の表面において細条
R以外で残る層23の厚さは高さh (O,5< h 
<0.75 a m)に応じて0.25〜0.5 μm
となる。
(低屈折率の)二成分材料と四成分材料との間の屈折率
の差が光を層c、 (22)中に制限する。
■二進I工程 平坦なエピタキシアル層の上述した構造の一方或いは他
方を形成し終ると、本発明による第2工程を開始する。
この処理を実施例■及びHの構造に対しそれぞれ第10
及び11図に示す。この第2工程では、浮き彫り状の細
条Rを半導体材料の上側層12或いは13上に形成する
この目的の為に、まず最初マスクシステムML+hを形
成する。このシステムは例えば、厚さが500〜700
 nmで、30分間420℃での焼結により高密化した
Sin、のような誘電体材料の層31により得ることが
できる。次にこのシリカ層31に厚さが0.7〜1μm
のホトレジスト層32を被覆し、これをまず最初90’
Cで30分間焼結する(第10a及びlla図参照)。
この層32を絶縁及び分解により、細条Rに対して設け
た領域の表面にマスクM2を残して除去する。次に、装
置を段階的に180℃の温度にしてホトレジスト層M2
を硬化させる(第10b及びllb図参照)。
半導体構造の上側面が得られると、反応性イオンエツチ
ング処理を例えばC114/[2混合気体のようなガス
によりマスクシステムM1. M2の周囲に行なう。元
素Inを含む■−■族化合物をエツチングするのにこの
混合気体を用いることは1985年に日本で開催された
GaAs及びこれに関連する化合物の国際シンポジウム
の文献” In5ti Lute Phys、 Com
pt。
5erv、 No、79+ Chapter 6 ”の
第367〜372真にニゲブルグ(U、 Niggeb
rugge)氏等著の論文から既知である。
上述したマスクシステムは、半導体材料のエンチング処
理中に他のガス、特に塩素処理化合物を用いうるように
する為に選択する。
半導体構造における所望のエツチング深さは細条Rの高
さhとする。従って、このエツチング処理は前述した2
つの実施例ではInP材料より成る[12或いは層23
における構造に応じて行なう。
エツチング深さの制御はフランス国特許出願第8707
796号明細書に記載された方法を用いて実時間で行な
うことができる(第10d及びlid図参照)。
このようにして形成された高さhの細条Rはシリカ(S
iO2)のマスクM1及びホトレジストのマスクlによ
り被覆されたままであり、ここで本発明による方法の第
3工程を開始する。
旦土星ユニ■ 幅Hsが1〜4μlの溝S1及びS2を光ガイドの湾曲
部分にすなわち光ガイドの湾曲部分の細条Rの縁部に沿
って形成するこの第3工程を行なう為に、まず最初ホト
レジスト層33を形成する。このホトレジスト層は2〜
4μmの厚さに亘って装置のアセンブリ全体を被覆する
次に絶縁及び分解によりこのホトレジスト層33に、形
成すべき溝S、及びS2の表面と一致する窓をあけ(第
foe及びlle図参照)、これによりマスクh、を形
成する。
第8a図は重畳されたマスク1.及びM2に対するマス
クM3の特定配置を上方から示しており、このマスク島
には、形成すべき溝81及びS2と一致する2つの窓O
1及び02があけられているも、マスクM1及びh2上
での窓01及び0□間の距離dは細条R(すなわちマス
クMll M2)の寸法−。よりも小さくなるように注
意する。これにより細条Rから最も離れた溝の縁部がマ
スクM3により制限され、細条Rに最も近い溝の縁部が
重畳マスクMll M2により制限される。
第8b図はマスクhの特に有利な配置を上方から示して
おり、この場合窓0.及び02力側4.h上で連結し、
溝S1及びS2の部分E ll+ EIZ+ E21+
 1E22を形成する各端部でありつぎ形態の1つのみ
の窓を形成している。これらの部分ε11+ EIZ+
 Ez++ EZ□の寸法!(第2図)は 2ζ50μm とするのが好ましい。
これらの状態では、第8a図のそれぞれ平面II及び■
−■上での断面図である第10eG lie図及び第1
h、11g図に示すように、細条Rから最も離れた溝S
1及びS2の縁部がマスクM3により制限され、細条R
に最も近い縁部がマスクMll M2により制限されて
いる。
上述した形態の窓01,0□内では、半導体材料の層、
すなわち実施(Jll 1のホモ構造の場合の層12及
び実施例■のヘテロ構造の場合の層23.22を、材料
12或いは22の層C6がその全厚さの20%よりも少
ないわずかな厚さだけ腐食されるまでエツチングする。
その全体の厚さの5〜16%の深さPに亘るエツチング
が好ましい。例えば層22の全体の厚さe6が1.5μ
mである場合、この層22における溝の深さPは約0.
2μmに選択しうる。
層12又は23.22は同じ条件下で同じガスC)1.
/11□により前述したように反応性イオンエツチング
によりエツチングする。
装置を実現する上で必要な2つのマスクシステムを形成
する材料の選択は、マスクM+1Mzがマスクhの形成
中に影響を受けないように行なうことに注意すべきであ
る。これらの2つのマスクシステムを実現するには他の
材料を用いることもでき、この場合これらの材料によっ
てマスクシステムを形成するとともに、これによって形
成されたマスクが変形せず、特に半導体構造をエツチン
グするのに用いたのに同じガスによってエツチングされ
ないことを条件とする。
第10f及び10h図は実施例Iの構造を第8a図の断
面1−1及びII−IIで見た窓01及び0□内のエン
チング処理の結果を示し、第11f及びllh図は実施
例■の構造に対する上記と同じ断面で見た同じ結果を示
す。
第8a図に、特に第8b図に示すマスクの相対配置が特
に有利である。実際、溝の縁部がマスクMl+M2によ
って細条Rに沿って制限されているという事実の為に、
第3工程での細条Rに沿う溝のエツチング処理が、第2
工程で細条Rを形成するエツチング処理と完全に整列さ
れて行なわれる。
第8a図のマスク配置は第8b図のマスク配置よりもわ
ずかに困難であるが第8b図の場合と同じ結果が得られ
る。
本発明の方法によればマスクを簡単に得ることができる
。すなわち、マスクを非臨界的に互いに整列でき、溝の
縁部を細条の縁部に対し完全に自己整列しうる。従って
、光ガイドの縁部のあらさによる悪影響が最小となる。
処理の終了時にホトレジストのマスクM2 (層32)
をアセトン中での溶解により除去し、シリカのマスクM
+ (層31)をフッ化水素(IIF)により除去する
ホトレジストのマスクbもアセトンで除去する。
光ガイドの湾曲部の凹部内に溝を形成するのは絶対に不
可避的なことではない、ことに注意すべきである。しか
し、この溝を形成することにより製造の実行を容易にし
、性能を高め、光ガイド内への光の制限をも改善する。
【図面の簡単な説明】
第1a図は、湾曲したモノモード光ガイド中の波の形状
を示す線図、 第1b図は、本発明による制限手段を設けていない湾曲
した光ガイド中の光ビームの通路を上方から見た線図、 第1c図は、本発明による制限手段を設けた湾曲した光
ガイド中の光ビームの通路を上方から見た線図、 第2図は、湾曲した光ガイド中に光を制限する本発明に
よる手段を示す線図、 第3図は、第1実施例での第2図の部分P2を示す斜視
図、 第4図は、第1実施例での第2図の部分P、を示す斜視
図、 第5a〜5c図は、第4図の部分p、を種々の面で断面
として示す断面図、 第6図は、他の実施例での第2図の部分P、を示す斜視
図、 第7a〜70図は、第6図の部分P1を種々の面で断面
として示す断面図、 第8a及び8b図は、装置の製造方法を実施する為のマ
スクの2つの可能な相対配置を示す線図、第9a〜90
図は、前記の2つの実施例での製造方法の第1段階を示
す断面図、 第10a〜1011図は、前記の第1実施例での製造方
法の第2及び第3段階を示す断面図、第11a〜llh
図は、前記の第2実施例での製造方法の第2及び第3段
階を示す断面図である。 G・・・光ガイド     S、、 S、・・・溝R・
・・細条       C6・・・導波層C,,C!・
・・制限層 特許出願人  エヌ・ベー・フィリップス・フルーイラ
ンペンファブリケン FIG、11h 手  続 補正 書 平成 元年 8月118 特許庁長官   吉  1) 文   毅  殿1、事
件の表示 平成1手持許願第156920号 2、発明の名称 半導体装置及びその製造方法 3.8ili正をする者 事件との関係  特許出願人 名称 エヌ・へ−・フィリンブス・ フルーイランペンファブリケン 4、代理人 1、明細書の特許請求の範囲を次の通りに訂正する。 「2、特許請求の範囲 1、 少なくとも、1つの直線部分及び1つの湾曲部分
を有する集積化光ガイドを具える半導体装置であって、
前記の光ガイドは前記の湾曲部分で光を光ガイド中に制
限する手段を有し、これらの手段には前記の湾曲部分の
領域で光ガイドの縁部に沿って設けられた溝を含んでい
る当該半導体装置において、前記の手段が更に、導波層
と、この導波層から突出しこの導波層中を光がたどる光
路を決定する浮き彫り状の細条とを有する導波構造体を
も含んでおり、前記の手段が更に溝構造体を含んでおり
、この溝構造体の深さは一定であり、この溝構造体の中
央部は前記の湾曲部分で前記の細条の縁部を正確に追従
し、この溝構造体の端部は前記の湾曲部分の開始端及び
終了端で前記の細条の縁部から離間し、この溝構造体の
底部は前記の導波層の下側部分に達しないレヘ/L/ 
位置でこの導波層中に位置していることを特徴とする半
導体装置。 2、 請求項1に記載の半導体装置において、前記の湾
曲部分で光ガイドの両側に同じ構造の溝が設けられてい
ることを特徴とする半導体装置。 3、 請求項1又は2に記載の半導体装置において、溝
の端部が前記の細条から2゜〜5°の角度だけ離間して
いることを特徴とする半導体装置。 4、 請求項3に記載の半導体装置において、前記の角
度が3°であることを特徴とする半導体装置。 5、 請求項3に記載の半導体装置において、前記の角
度が46であることを特徴とする半導体装置。 6、 請求項1〜5のいずれか一項に記載の半導体装置
において、前記の導波層の厚さ方向での溝の深さがこの
導波層の厚さの20%よりも少ないことを特徴とする半
導体装置。 7、 請求項1〜6のいずれか一項に記載の半導体装置
において、光ガイドの構造が2層を有する型のものであ
り、導波層が低屈折率の制限層の表面に形成され、前記
の細条は導波層の表面にこの導波層と同じ材料を以って
形成されていることを特徴とする半導体装置。 8、 請求項7に記載の半導体装置において、2層を有
する光ガイドの構造がホモ構造型であり、制限層は第1
の固有抵抗値で所定の導電型のIII−V族材料より成
−シ泪。 つ■−■  ・の  上に  されており、導波層は第
2の固有抵抗値で制限層と同じ導電型及び同じI−V族
材料より成 且つ −の   上に  されていること
を特徴とする半導体装置。 9、 請求項8に記載の半導体装置において、制限層が
n゛型のInPより成っており、導波層が1−型InP
より成って芥立−基肘1性9す吐、翻すえ2ていること を特徴とする半導体装置。 10、請求項1〜6のいずれが一項に記載の半導体装置
において、光ガイドの構造は3層を有する型のものであ
り、導波層が低屈折率の2つの制限層間に形成され、前
記の細条が上側の制限層の材料から成っていることを特
徴とする半導体装置。 11、請求項10に記載の半導体装置において、3層を
有する光ガイドの構造がヘテロ構造型であり22つの制
限層は二成分の■■族材料より成り、導波層は三成分又 は四成分■−V族材料より成り、基板は二成分■−V族
材料より成っていることを特徴とする半導体装置。 12、請求項11に記載の半導体装置において、制限層
はInPより成り、導波層は半絶縁性のInPの基板上
に形成されたGaInAsPより成っていることを特徴
とする半導体装置。 13、請求項1−12のいずれか一項に記載の半導体装
置において、導波層の厚さが約1.5 μmであり、制
限層が存在する場合にはこの制限層の厚さが約0.25
μmであり、前記の細条は約0.75μmの厚さ及び約
4μmの横方向寸法を有する浮き彫り状をしており、溝
はその底部が導波層の上側面から約0.2μmに位置す
るような深さを有していることを特徴とする半導体装置
。 14、請求項1〜6のいずれが一項に記載の半導体装置
を製造するに当り、少なくとも以下の工程、すなわち、 a)III−V族の少なくとも2つの半導体材料層の構
造を形成し、下側の層(11゜12)が制限層(C+)
を構成する為の低屈折率を有し、この下側の層を被覆す
る層 (12,21)は高屈折率を有するとともに半導体装置
を動作させる為の波長λを有する放射を透過して導波N
(CG)を構成するようにする工程と、 b) 前記の導波層(CG)上に高さがhで幅り側。で
湾曲部分を有する細条(R)を浮き彫り状に形成し、こ
の細条(R)はその下側の層(CG)中に導波路を制限
する為のものとする工程であって、この工程は、g、■
条(R)の領域のみを被覆する第1の種類のマスク(M
、、 M2)のシステムを用い、これに続いてこのマス
クのシステムに対して選択エツチングを行なうガスによ
りこのマスクのシステムの周りの半導体領域を深さhに
亘っていわゆる反応性イオンエツチングを行ない、これ
により前記の細条(R)の下側の導波層が厚さeGを有
するようにして得る当該工程と、 C) これにより得られた装置の表面に、前記の細条(
G)の湾曲部分の両側で前記の導波層(CG)中の深さ
P及び幅りを有する2つの溝(S1、 S2)を形成し
、これらの溝を前記の湾曲部分の端部で前記の細条から
角度αだけ離間させ、光を導波層 (CG)中で横方向に制限する工程であって、この工程
は、前記の溝(S1、 Sz)の領域と一致する窓(O
,,02)を有する第2の種類のマスク(に3)のシス
テムを用い、前記の細条(R)上でのこれらの窓の距離
dを0< d <WGとし、これに続いて厚さeGを有
する導波層(CG)におけるエツチング深さPがecの
20%よりも浅いある深さとなるまで窓(O1、Ox)
中の半導体領域をいわゆる反応性イオンエツチングを行
なうことにより得る当該工程と を順次に行なうことを特徴とする半導体装置の製造方法
。 15、請求項14に記載の半導体装置の製造方法におい
て、前記の工程a)でIII−V族の材料の2層(11
,12)のホモ構造を形成することを特徴とする半導体
装置の製造方法。 16、請求項15に記載の半導体装置の製造方法におい
て、前記の工程b)で前記の細条(R)をホモ構造の第
2層(12)の材料中に形成することを特徴とする半導
体装置の製造方法。 17、請求項16に記載の半導体装置の製造方法におい
て22層のホモ構造を、エピタキシアル成長によりn−
導電型のInPの層が上に形成されているn″導電型の
InPの基板(10)を以って構成することを特徴とす
る半導体装置の製造方法。 18、請求項17に記載の半導体装置の製造方法におい
て22Nのホモ構造をn″導電型のInPの第1エピタ
キシアル層(IL)と、rnPの固体単結晶半絶縁性i
槻(10)の表面に配置した[導電型のInPの筆上玉
■上側層(12)とを以って構成することを特徴とする
半導体装置の製造方法。 19、請求項14に記載の半導体装置の製造方法におい
て、前記の工程a)で■−■族の材料の2層、すなわち
下側の第1層(21)及び上側の第2層(22)のヘテ
ロ構造を形成することを特徴とする半導体装置の製造方
法。 20、請求項19に記載の半導体装置の!!!遣方法に
おいて、前記の工程b)で前記の細条(R)を2層のヘ
テロ構造の上側層、すなわち第2層 (22)の材料中
に形成することを特徴とする半導体装置の製造方法。 21、請求項19に記載の半導体装置の製造方法におい
て、前記の工程a)でダブルへテロ構造を前記の層(2
1,22)の表面に配置した第3層(23)を以って構
成し、この第3Nの屈折率を前記の第2層(22)の屈
折率よりも低くし、この第2層(22)を導波層(CG
)とすることを特徴とする半導体装置の製造方法。 22、請求項21に記載の半導体装置の製造方法におい
て、前記の工程b)で前記の細条(R)を前記の第3層
(23)に形成することを特徴とする半導体装置の製造
方法。 23、請求項19〜22のいずれか一項に記載の半導体
装置の製造方法において、前記のヘテロ構造成いはダブ
ルヘテロ構造(2122或いは21.22.23)で第
1層(21)をn導電型のInPの二成分エビクキシア
ル層とし、第2層(22)をGaInAsPの四成分エ
ピタキシアル層とし、第31 (23)が存在する場合
にはこの第3層をn−導電型のInPの二成分エビクキ
シアル層とし、この順次の層を単結晶半絶縁性のInP
の固体基板上に配置することを特徴とする半導体装置の
製造方法。 24、請求項17又は18又は23に記載の半導体装置
の製造方法において、InP材料をそのバックグラウン
ドドーピングのみによりn−導電型にするとともに4・
IQl 8の濃度でs+イオンをドーピングすることに
よりn゛導電型とし、半絶縁性のInPの固体基板が存
在する場合にはこの固体基板を14・1016程度の濃
度のカプセル化を用いたチョクラルスキー法による引上
げ法により得、エピタキシアル層はMOVPE又はVP
E型の方法の1つにより得ることを特徴とする半導体装
置装置の製造方法。 25、請求項14〜24のいずれか一項に記載の半導体
装置の製造方法において、 0.5μm < h <0.75um  IAa ’=
 4 umP<e(、の20%     Ws=1〜4
μm1.5μm<eo< 2.5μm   2” <α
〈5゜としたことを特徴とする半導体装置の製造方法。 26、請求項14〜25のいずれか一項に記載の半導体
装置の製造方法において、第1の種類のマスクのシステ
ムをシリカ(Sing)の層(31)とホトレジストの
層(32)との重畳層を以って構成することを特徴とす
る 半導体装置の製造方法。 27、請求項26に記載の半導体装置の製造方法におい
て、前記の工程b)でシリカの層(31)の厚さを50
0〜700nm程度とし、ホI・レジストの層(32)
を0.7〜1μm程度とし、1iil記のシリカの層を
その堆積後で前記のホトレジストの層の堆積前に400
゛Cで30分間加熱し、前記のホトレジストの層(32
)をその堆積後約90″Cの温度で約30分間加熱し、
前記の細条(+?)をホトレジストの層 (32)のホ
トリソグラフィー工程により規定し、これによりマスク
(Ml)を形成し、これに続いてホトレジストの 層(32)を段階的に180℃で加熱し、次にシリカ(
SiOz)の層(31)を半導体材料の上側層の上側面
が露出するまでCHF:tガスを用いた反応性イオンエ
ツチングにより前 記のマスク(Ml)の周りでエツチングし、これにより
前記のマスク(Ml)の下側にマスク(M3)を形成す
ることを特徴とする半導体装置の製造方法。 28、請求項27に記載の半導体装置の製造方法におい
て、前記の細条(R)は少なくともC11,/I層ガス
を含有する混合ガスにより第1の種類のマスク(Ml、
 ??りのシステムの周りで半導体層をエツチングする
こと により形成することを特徴とする半導体装置の製造方法
。 29、請求項26〜28のいずれか一項に記載の半導体
装置の製造方法において、前記の第2の種類のマスクの
システムを厚さが2〜4μmのホトレジスト層(33)
を以って構成することを特徴とする半導体装置の製造方
法。 30、請求項29に記載の半導体装置の製造方法におい
て、前記の工程C)で前記の窓(Ot、02)を既知の
リングラフイーの工程によりホトレジスト1! (33
)に形成し、これにより第2の種類のマスク(Ml)を
形成し、その後溝(Sl、 St)を、導波層(CG)
中でエツチング深さPが得られるまで窓 (O1、 02)中で露出された半導体層をエンチング
することにより形成し、このエンチング工程は少なくと
もC114/+12ガスを含む混合ガスにより行ない、
マスクの2つのシステム(Ml5M2及びM3)をホト
レジストに関しアセトン中で、シリカ(SiO2)に関
しフッ化水素(IIF)中で分解することにより除去す
ることを特徴とする半導体装置の製造方法。 31、請求項30に記載の半導体装置の製造方法におい
て、前記の第2の種類のマスク(門。)の形成中、前記
の窓(O,及び02)を、これらが、第1の種類のマス
ク(MIlMz)のシステムによって依然として被覆さ
れている細条(R)の上方で距離d<IGだけ互いに離
間されるように形成することを特徴とする半導体装置の
製造方法。 32、請求項30に記載の半導体装置の製造方法におい
て、第2の種類のマスク(M3)の形成中に前記の窓(
O,、02)を、これらが第1の種1−Qのマスク(M
l+ M2)のシステムによって依然として被覆されて
いる細条(R)の上方で互いに結合されて1つの窓を構
成するように形成し、この1つの窓は溝(St、 Sz
)の端部を形成するこの窓の各端部でありつぎの形状を
有するようにすることを特徴とする半導体装置の製造方
法。 33、請求項30〜32のいずれか一項に記載の半導体
装の製造方法において、前記の窓(O1、 02)の端
部を約50μmの長さに亘って角度αだけ前記の細条(
R)から離間させ、溝(S、、 S2)の端部(Ez、
E12+ E2□及びE22)を形成するようにするこ
とを特徴とする半導体装置の製造方法。」

Claims (1)

  1. 【特許請求の範囲】 1、少なくとも、1つの直線部分及び1つの湾曲部分を
    有する集積化光ガイドを具える半導体装置であって、前
    記の光ガイドは前記の湾曲部分で光を光ガイド中に制限
    する手段を有し、これらの手段には前記の湾曲部分の領
    域で光ガイドの縁部に沿って設けられた溝を含んでいる
    当該半導体装置において、前記の手段が更に、導波層と
    、この導波層から突出しこの導波層中を光がたどる光路
    を決定する浮き彫り状の細条とを有する導波構造体をも
    含んでおり、前記の手段が更に溝構造体を含んでおり、
    この溝構造体の深さは一定であり、この溝構造体の中央
    部は前記の湾曲部分で前記の細条の縁部を正確に追従し
    、この溝構造体の端部は前記の湾曲部分の開始端及び終
    了端で前記の細条の縁部から離間し、この溝構造体の底
    部は前記の導波層の下側部分に達しないレベル位置でこ
    の導波層中に位置していることを特徴とする半導体装置
    。 2、請求項1に記載の半導体装置において、前記の湾曲
    部分で光ガイドの両側に同じ構造の溝が設けられている
    ことを特徴とする半導体装置。 3、請求項1又は2に記載の半導体装置において、溝の
    端部が前記の細条から2゜〜5゜の角度だけ離間してい
    ることを特徴とする半導体装置。 4、請求項3に記載の半導体装置において、前記の角度
    が3°であることを特徴とする半導体装置。 5、請求項3に記載の半導体装置において、前記の角度
    が4゜であることを特徴とする半導体装置。 6、請求項1〜5のいずれか一項に記載の半導体装置に
    おいて、前記の導波層の厚さ方向での溝の深さがこの導
    波層の厚さの20%よりも少ないことを特徴とする半導
    体装置。 7、請求項1〜6のいずれか一項に記載の半導体装置に
    おいて、光ガイドの構造が2層を有する型のものであり
    、導波層が低屈折率の制限層の表面に形成され、前記の
    細条は導波層の表面にこの導波層と同じ材料を以って形
    成されていることを特徴とする半導体装置。 8、請求項7に記載の半導体装置において、2層を有す
    る光ガイドの構造がホモ構造型であり、制限層は第1の
    固有抵抗値で所定の導電型のIII−V族材料より成って
    おり、導波層はIII−V族の材料の基板上に形成された
    第2の固有抵抗値で制限層と同じ導電型及び同じIII−
    V族材料より成っていることを特徴とする半導体装置。 9、請求項8に記載の半導体装置において、制限層がn
    ^+型のInPより成っており、導波層が半絶縁性のI
    nPの基板上に形成されたn^−型InPより成ってい
    ることを特徴とする半導体装置。 10、請求項1〜6のいずれか一項に記載の半導体装置
    において、光ガイドの構造は3層を有する型のものであ
    り、導波層が低屈折率の2つの制限層間に形成され、前
    記の細条が上側の制限層の材料から成っていることを特
    徴とする半導体装置。 11、請求項10に記載の半導体装置において、3層を
    有する光ガイドの構造がヘテロ構造型であり、2つの制
    限層は二成分のIII−V族材料より成り、導波層は三成
    分又は四成分III−V族材料より成り、基板は二成分II
    I−V族材料より成っていることを特徴とする半導体装
    置。 12、請求項11に記載の半導体装置において、制限層
    はInPより成り、導波層は半絶縁性のInPの基板上
    に形成されたGaInAsPより成っていることを特徴
    とする半導体装置。 13、請求項1〜12のいずれか一項に記載の半導体装
    置において、導波層の厚さが約1.5μmであり、制限
    層が存在する場合にはこの制限層の厚さが約0.25μ
    mであり、前記の細条は約0.75μmの厚さ及び約4
    μmの横方向寸法を有する浮き彫り状をしており、溝は
    その底部が導波層の上側面から約0.2μmに位置する
    ような深さを有していることを特徴とする半導体装置。 14、請求項1〜6のいずれか一項に記載の半導体装置
    を製造するに当り、少なくとも以下の工程、すなわち、 a)III−V族の少なくとも2つの半導体材料層の構造
    を形成し、下側の層(11、12)が制限層(C_1)
    を構成する為の低屈折率を有し、この下側の層を被覆す
    る層(12、21)は高屈折率を有するとともに半導体
    装置を動作さ せる為の波長λを有する放射を透過して導 波層(C_G)を構成するようにする工程と、b)前記
    の導波層(C_G)上に高さがhで幅がW_Gで湾曲部
    分を有する細条(R)を浮き彫り状に形成し、この細条
    (R)はその下側の層(C_G)中に導波路を制限する
    為のものとする工程 であって、この工程は、細条(R)の領域のみを被覆す
    る第1の種類のマスク(M_1、M_2)のシステムを
    用い、これに続いてこのマス クのシステムに対して選択エッチングを行 なうガスによりこのマスクのシステムの周 りの半導体領域を深さhに亘っていわゆる 反応性イオンエッチングを行ない、これに より前記の細条(R)の下側の導波層が厚さe_Gを有
    するようにして得る当該工程と、c)これにより得られ
    た装置の表面に、前記の細条(G)の湾曲部分の両側で
    前記の導波層(C_G)中の深さP及び幅W_sを有す
    る2つの溝(S_1、S_2)を形成し、これらの溝を
    前記の湾曲部分の端部で前記の細条から角度αだ け離間させ、光を導波層(C_G)中で横方向に制限す
    る工程であって、この工程は、前記 の溝(S_1、S_2)の領域と一致する窓(O_1、
    O_2)を有する第2の種類のマスク(M_3)のシス
    テムを用い、前記の細条(R)上でのこれらの窓の距離
    dをO<d<W_Gとし、これに続いて厚さe_Gを有
    する導波層(C_G)におけるエッチング深さPがe_
    Gの20%よりも浅いある深さとなるまで窓(O_1、
    O_2)中の半導体領域をいわゆる反応性イオンエッチ
    ングを行なう ことにより得る当該工程と を順次に行なうことを特徴とする半導体装置の製造方法
    。 15、請求項14に記載の半導体装置の製造方法におい
    て、前記の工程a)でIII−V族の材料の2層(11、
    12)のホモ構造を形成することを特徴とする半導体装
    置の製造方法。 16、請求項15に記載の半導体装置の製造方法におい
    て、前記の工程b)で前記の細条(R)をホモ構造の第
    2層(12)の材料中に形成することを特徴とする半導
    体装置の製造方法。 17、請求項16に記載の半導体装置の製造方法におい
    て、2層のホモ構造を、エピタキシアル成長によりn^
    −導電型のInPの層が上に形成されているn^+導電
    型のInPの基板(10)を以って構成することを特徴
    とする半導体装置の製造方法。 18、請求項17に記載の半導体装置の製造方法におい
    て、2層のホモ構造をn^+導電型のInPの第1エピ
    タキシアル層(11)と、InPの固体単結晶半絶縁性
    基板(10)の表面に配置したn^−導電型のInPの
    上側層(12)とを以って構成することを特徴とする半
    導体装置の製造方法。 19、請求項14に記載の半導体装置の製造方法におい
    て、前記の工程a)でIII−V族の材料の2層、すなわ
    ち下側の第1層(21)及び上側の第2層(22)のヘ
    テロ構造を形成することを特徴とする半導体装置の製造
    方法。 20、請求項19に記載の半導体装置の製造方法におい
    て、前記の工程b)で前記の細条(R)を2層のヘテロ
    構造の上側層、すなわち第2層 (22)の材料中に形成することを特徴とする半導体装
    置の製造方法。 21、請求項19に記載の半導体装置の製造方法におい
    て、前記の工程a)でダブルヘテロ構造を前記の層(2
    1、22)の表面に配置した第3層(23)を以って構
    成し、この第3層の屈折率を前記の第2層(22)の屈
    折率よりも低くし、この第2層(22)を導波層(C_
    G)とすることを特徴とする半導体装置の製造方法。 22、請求項21に記載の半導体装置の製造方法におい
    て、前記の工程b)で前記の細条(R)を前記の第3層
    (23)に形成することを特徴とする半導体装置の製造
    方法。 23、請求項19〜22のいずれか一項に記載の半導体
    装置の製造方法において、前記のヘテロ構造或いはダブ
    ルヘテロ構造(21、22或いは21、22、23)で
    第1層(21)をn^−導電型のInPの二成分エピタ
    キシアル層とし、第2層(22)をGaInAsPの四
    成分エピタキシアル層とし、第3層(23)が存在する
    場合にはこの第3層をn^−導電型のInPの二成分エ
    ピタキシアル層とし、この順次の層を単結晶半絶縁性の
    InPの固体基板上に配置することを特徴とする半導体
    装置の製造方法。 24、請求項17又は18又は23に記載の半導体装置
    の製造方法において、InP材料をそのバックグラウン
    ドドーピングのみによりn^−導電型にするとともに4
    ・10^1^8の濃度でs^+イオンをドーピングする
    ことによりn^+導電型とし、半絶縁性のInPの固体
    基板が存在する場合にはこの固体基板を14・10^1
    ^6程度の濃度のカプセル化を用いたチョクラルスキー
    法による引上げ法により得、エピタキシアル層はMOV
    PE又はVPE型の方法の1つにより得ることを特徴と
    する半導体装置装置の製造方法。 25、請求項14〜24のいずれか一項に記載の半導体
    装置の製造方法において、 0.5μm<h<0.75μm W_G≒4μmP<e
    _Gの20% W_s=1〜4μm 1.5μm<e_G<2.5μm 2゜<α<5゜とし
    たことを特徴とする半導体装置の製造方法。 26、請求項14〜25のいずれか一項に記載の半導体
    装置の製造方法において、第1の種類のマスクのシステ
    ムをシリカ(SiO_2)の層(31)とホトレジスト
    の層(32)との重畳層を以って構成することを特徴と
    する半導体装置の製造方法。 27、請求項26に記載の半導体装置の製造方法におい
    て、前記の工程b)でシリカの層(31)の厚さを50
    0〜700nm程度とし、ホトレジストの層(32)を
    0.7〜1μm程度とし、前記のシリカの層をその堆積
    後で前記のホトレジストの層の堆積前に400℃で30
    分間加熱し、前記のホトレジストの層(32)をその堆
    積後約90℃の温度で約30分間加熱し、前記の細条(
    R)をホトレジストの層(32)のホトリソグラフィー
    工程により規定し、これによりマスク(M_2)を形成
    し、これに続いてホトレジストの層(32)を段階的に
    180℃で加熱し、次にシリカ(SiO_2)の層(3
    1)を半導体材料の上側層の上側面が露出するまでCH
    F_3ガスを用いた反応性イオンエッチングにより前記
    のマスク(M_2)の周りでエッチングし、これにより
    前記のマスク(M_2)の下側にマスク(M_1)を形
    成することを特徴とする半導体装置の製造方法。 28、請求項27に記載の半導体装置の製造方法におい
    て、前記の細条(R)は少なくともCH_4/H_2ガ
    スを含有する混合ガスにより第1の種類のマスク(M_
    1、M_2)のシステムの周りで半導体層をエッチング
    することにより形成することを特徴とする半導体装置の
    製造方法。 29、請求項26〜28のいずれか一項に記載の半導体
    装置の製造方法において、前記の第2の種類のマスクの
    システムを厚さが2〜4μmのホトレジスト層(33)
    を以って構成することを特徴とする半導体装置の製造方
    法。 30、請求項29に記載の半導体装置の製造方法におい
    て、前記の工程c)で前記の窓(O_1、O_2)を既
    知のリングラフィーの工程によりホトレジスト層(33
    )に形成し、これにより第2の種類のマスク(M_3)
    を形成し、その後溝(S_1、S_2)を、導波層(C
    _G)中でエッチング深さPが得られるまで窓(O_1
    、O_2)中で露出された半導体層をエッチングするこ
    とにより形成し、このエッチング工程は少なくともCH
    _4/H_2ガスを含む混合ガスにより行ない、マスク
    の2つのシステム(M_1、M_2及びM_3)をホト
    レジストに関しアセトン中で、シリカ(SiO_2)に
    関しフッ化水素(HF)中で分解することにより除去す
    ることを特徴とする半導体装置の製造方法。 31、請求項30に記載の半導体装置の製造方法におい
    て、前記の第2の種類のマスク(M_3)の形成中、前
    記の窓(O_1及びO_2)を、これらが、第1の種類
    のマスク(M_1、M_2)のシステムによって依然と
    して被覆されている細条(R)の上方で距離d<W_G
    だけ互いに離間されるように形成することを特徴とする
    半導体装置の製造方法。 32、請求項30に記載の半導体装置の製造方法におい
    て、第2の種類のマスク(M_3)の形成中に前記の窓
    (O_1、O_2)を、これらが第1の種類のマスク(
    M_1、M_2)のシステムによって依然として被覆さ
    れている細条(R)の上方で互いに結合されて1つの窓
    を構成するように形成し、この1つの窓は溝(S_1、
    S_2)の端部を形成するこの窓の各端部でありつぎの
    形状を有するようにすることを特徴とする半導体装置の
    製造方法。 33、請求項30〜32のいずれか一項に記載の半導体
    装置の製造方法において、前記の窓(O_1、O_2)
    の端部を約50μmの長さに亘って角度αだけ前記の細
    条(R)から離間させ、溝(S_1、S_2)の端部(
    E_1_1、E_1_2、E_2_1及びE_2_2)
    を形成するようにすることを特徴とする半導体装置の製
    造方法。
JP1156920A 1988-06-24 1989-06-21 半導体装置及びその製造方法 Expired - Lifetime JPH0675127B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8808503 1988-06-24
FR8808503A FR2633401B1 (fr) 1988-06-24 1988-06-24 Dispositif semiconducteur comprenant un guide de lumiere integre qui presente au moins une partie rectiligne et une partie courbe

Publications (2)

Publication Number Publication Date
JPH02110405A true JPH02110405A (ja) 1990-04-23
JPH0675127B2 JPH0675127B2 (ja) 1994-09-21

Family

ID=9367676

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1156920A Expired - Lifetime JPH0675127B2 (ja) 1988-06-24 1989-06-21 半導体装置及びその製造方法

Country Status (6)

Country Link
US (1) US4999686A (ja)
EP (1) EP0349038B1 (ja)
JP (1) JPH0675127B2 (ja)
KR (1) KR910002028A (ja)
DE (1) DE68915343T2 (ja)
FR (1) FR2633401B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6768855B1 (en) * 2001-07-05 2004-07-27 Sandia Corporation Vertically-tapered optical waveguide and optical spot transformer formed therefrom
JP2007264487A (ja) * 2006-03-29 2007-10-11 Sumitomo Osaka Cement Co Ltd 光制御素子及びその製造方法
WO2016125747A1 (ja) * 2015-02-04 2016-08-11 日本碍子株式会社 光導波路基板

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2633401B1 (fr) * 1988-06-24 1990-10-05 Labo Electronique Physique Dispositif semiconducteur comprenant un guide de lumiere integre qui presente au moins une partie rectiligne et une partie courbe
EP0535523A1 (de) * 1991-10-02 1993-04-07 Siemens Aktiengesellschaft Integriert optischer Polarisationsteiler
US5216727A (en) * 1992-05-08 1993-06-01 At&T Bell Laboratories Integrated nonlinear waveguide spectrometer
JPH08505707A (ja) * 1993-01-08 1996-06-18 マサチユセツツ・インスチチユート・オブ・テクノロジー 低損失光及び光電子集積回路
ES2135450T3 (es) * 1993-09-28 1999-11-01 Corning Inc Mecanizado de precision para una oblea de corte.
US5991475A (en) * 1997-09-26 1999-11-23 Gte Laboratories Incorporated Tightly curved digital optical switches
US5987196A (en) * 1997-11-06 1999-11-16 Micron Technology, Inc. Semiconductor structure having an optical signal path in a substrate and method for forming the same
EP1058136A1 (en) * 1999-05-21 2000-12-06 BRITISH TELECOMMUNICATIONS public limited company Planar silica optical waveguide with grooves
EP1054272A1 (en) * 1999-05-21 2000-11-22 BRITISH TELECOMMUNICATIONS public limited company Arrayed waveguide grating with grooves
US6625371B1 (en) * 1999-05-21 2003-09-23 British Telecommunications Public Limited Company Planar optical waveguides with double grooves
EP1058135A1 (en) * 1999-05-21 2000-12-06 BRITISH TELECOMMUNICATIONS public limited company Planar optical waveguide in silica between double grooves
GB2367904B (en) * 2000-10-09 2004-08-04 Marconi Caswell Ltd Guided wave spatial filter
CN101052906A (zh) * 2000-10-13 2007-10-10 马萨诸塞州技术研究院 带有沟槽结构的光波导
WO2002035267A1 (en) * 2000-10-27 2002-05-02 Pirelli S.P.A. Hybrid buried/ridge planar waveguides
US7006744B2 (en) * 2000-10-27 2006-02-28 Pirelli Cavi E Sistemi S.P.A. Hybrid buried/ridge planar waveguides
WO2002069004A2 (en) * 2001-02-22 2002-09-06 Bookham Technology Plc Semiconductor optical waveguide device
US7120335B2 (en) * 2001-05-08 2006-10-10 Massachusetts Institute Of Technology Vertically and laterally confined 3D optical coupler
GB2376083B (en) * 2001-05-30 2004-01-21 Bookham Technology Plc An integrated optical device
US7082235B2 (en) * 2001-09-10 2006-07-25 California Institute Of Technology Structure and method for coupling light between dissimilar waveguides
US6990257B2 (en) * 2001-09-10 2006-01-24 California Institute Of Technology Electronically biased strip loaded waveguide
US6895148B2 (en) * 2001-09-10 2005-05-17 California Institute Of Technology Modulator based on tunable resonant cavity
US7006719B2 (en) * 2002-03-08 2006-02-28 Infinera Corporation In-wafer testing of integrated optical components in photonic integrated circuits (PICs)
FI20020698A0 (fi) * 2002-04-11 2002-04-11 Valtion Teknillinen Integroidun optisen piirin valokanava ja menetelmä valokanavan valmistamiseksi
US7010208B1 (en) 2002-06-24 2006-03-07 Luxtera, Inc. CMOS process silicon waveguides
GB0215669D0 (en) * 2002-07-05 2002-08-14 Denselight Semiconductors Pte Superluminescent diode
US7218812B2 (en) * 2003-10-27 2007-05-15 Rpo Pty Limited Planar waveguide with patterned cladding and method for producing the same
JP4848621B2 (ja) * 2004-06-02 2011-12-28 日立化成工業株式会社 光分岐光導波路
US7315679B2 (en) * 2004-06-07 2008-01-01 California Institute Of Technology Segmented waveguide structures
JP4499611B2 (ja) * 2005-05-19 2010-07-07 日本電信電話株式会社 多モード干渉型光導波路
US7826688B1 (en) 2005-10-21 2010-11-02 Luxtera, Inc. Enhancing the sensitivity of resonant optical modulating and switching devices
US20120114001A1 (en) 2010-11-10 2012-05-10 Fang Alexander W Hybrid ridge waveguide
DE102013212906A1 (de) 2013-07-02 2014-07-10 Siemens Aktiengesellschaft Signalgeber
US10191213B2 (en) 2014-01-09 2019-01-29 Globalfoundries Inc. Shielding structures between optical waveguides
FR3085549B1 (fr) * 2018-08-31 2021-05-14 St Microelectronics Crolles 2 Sas Guide d'onde
US10989872B1 (en) * 2019-10-18 2021-04-27 Globalfoundries U.S. Inc. Waveguide bends with mode confinement

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4207587A (en) * 1977-05-26 1980-06-10 Electric Power Research Institute, Inc. Package for light-triggered thyristor
JPS5897864A (ja) * 1981-12-07 1983-06-10 Mitsubishi Electric Corp 光トリガサイリスタ
JPS63232368A (ja) * 1987-03-20 1988-09-28 Fujitsu Ltd ハイブリツド光電子集積回路
FR2633401B1 (fr) * 1988-06-24 1990-10-05 Labo Electronique Physique Dispositif semiconducteur comprenant un guide de lumiere integre qui presente au moins une partie rectiligne et une partie courbe
US4897622A (en) * 1988-12-22 1990-01-30 United Technologies Corporation Single sideband waveguide modulator

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6768855B1 (en) * 2001-07-05 2004-07-27 Sandia Corporation Vertically-tapered optical waveguide and optical spot transformer formed therefrom
JP2007264487A (ja) * 2006-03-29 2007-10-11 Sumitomo Osaka Cement Co Ltd 光制御素子及びその製造方法
US7831122B2 (en) 2006-03-29 2010-11-09 Sumitomo Osaka Cement Co., Ltd. Optical control device and manufacturing method thereof
WO2016125747A1 (ja) * 2015-02-04 2016-08-11 日本碍子株式会社 光導波路基板

Also Published As

Publication number Publication date
EP0349038B1 (fr) 1994-05-18
DE68915343T2 (de) 1994-09-01
KR910002028A (ko) 1991-01-31
JPH0675127B2 (ja) 1994-09-21
US4999686A (en) 1991-03-12
EP0349038A1 (fr) 1990-01-03
FR2633401B1 (fr) 1990-10-05
DE68915343D1 (de) 1994-06-23
FR2633401A1 (fr) 1989-12-29

Similar Documents

Publication Publication Date Title
JPH02110405A (ja) 半導体装置及びその製造方法
US5237639A (en) Optical waveguide formed of compound semiconductor materials and process of fabricating the optical waveguide
US20020154848A1 (en) Integrated optical circuit device and method for producing the same
US7539228B2 (en) Integrated photonic semiconductor devices having ridge structures that are grown rather than etched, and methods for making same
CN109449756B (zh) 一种半导体激光器及其制备方法
US11231550B2 (en) Waveguide manufacturing process
JP2000039533A (ja) 光集積回路の製造方法
JP2006091880A (ja) アクティブ構造体に接続する低寄生容量の突合せ接合型パッシブ導波路装置及び方法
JP2021077772A (ja) 半導体光素子およびその製造方法
JP3007928B2 (ja) 光半導体素子の製造方法
JPS6163031A (ja) 半導体装置製造法
JPH0618737A (ja) 光導波路の製造方法
US20120308173A1 (en) Method for manufacturing semiconductor optical modulator and semiconductor optical modulator
US20030095751A1 (en) Semiconductor optical devices and methods of making them
JP2634687B2 (ja) テーパ付き半導体導波路とその形成方法
JP2003069134A (ja) 半導体光デバイス及びその作製方法
JP4313772B2 (ja) 光導波路の製造方法
US5192710A (en) Method of making a semiconductor laser with a liquid phase epitaxy layer and a plurality of gas phase or molecular beam epitaxy layers
JP2605650B2 (ja) 光アイソレータ
JPH10142434A (ja) 光合波素子
JP2605645B2 (ja) 導波路型光アイソレータ
US20220285915A1 (en) Optical system and production method
CN110537302A (zh) 半导体装置、半导体装置的制造方法
JPS61234585A (ja) 光集積回路およびその製造方法
JPH06289242A (ja) 光導波路素子