JPH02107461A - 画像形成装置 - Google Patents
画像形成装置Info
- Publication number
- JPH02107461A JPH02107461A JP63260899A JP26089988A JPH02107461A JP H02107461 A JPH02107461 A JP H02107461A JP 63260899 A JP63260899 A JP 63260899A JP 26089988 A JP26089988 A JP 26089988A JP H02107461 A JPH02107461 A JP H02107461A
- Authority
- JP
- Japan
- Prior art keywords
- data
- output
- register
- image
- ram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 title 1
- 238000000034 method Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 12
- 230000006870 function Effects 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
- G06K15/02—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers
- G06K15/12—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers
- G06K15/1276—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers adding two or more images, e.g. texturing, shading, form overlay
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
- G06K15/02—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers
- G06K15/12—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers
- G06K15/128—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers generating or processing printable items, e.g. characters
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Optics & Photonics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Dot-Matrix Printers And Others (AREA)
- Storing Facsimile Image Data (AREA)
- Control Or Security For Electrophotography (AREA)
- Editing Of Facsimile Originals (AREA)
- Record Information Processing For Printing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、プリンタの画像形成装置に関する。
第６図に従来のプリンタの画像形成装置のブロック図を
示す０図に示すように、中央処理装置６０１（以下ＣＰ
Ｕ）、中央処理装置の命令がはいった記憶装置６０２（
以下Ｒ５Ｍ）、印字する文字のデータがはいった記憶袋
ｆｉ６０８（以下フォントＲＯＭ）、読み書きができる
記憶装置６０３（以下ＲＡＭ）から構成される。又ＲＡ
Ｍ６０３は、ＣＰＵの作業用のＲＡＭと、画像用のＲＡ
Ｍにわかれている０画像用のＲＡＭとは、プリンタで印
字する１画素が、ＲＡＭの１ｂｉｔに対応するようなメ
モリで、ＣＰＵはこのＲＡＭに印字する画像を書き込む
、印字する画像が文字の場合は、フォントＲＯＭの内容
を画像用ＲＡＭに書くことになる。
示す０図に示すように、中央処理装置６０１（以下ＣＰ
Ｕ）、中央処理装置の命令がはいった記憶装置６０２（
以下Ｒ５Ｍ）、印字する文字のデータがはいった記憶袋
ｆｉ６０８（以下フォントＲＯＭ）、読み書きができる
記憶装置６０３（以下ＲＡＭ）から構成される。又ＲＡ
Ｍ６０３は、ＣＰＵの作業用のＲＡＭと、画像用のＲＡ
Ｍにわかれている０画像用のＲＡＭとは、プリンタで印
字する１画素が、ＲＡＭの１ｂｉｔに対応するようなメ
モリで、ＣＰＵはこのＲＡＭに印字する画像を書き込む
、印字する画像が文字の場合は、フォントＲＯＭの内容
を画像用ＲＡＭに書くことになる。
従来、この画像用メモリに関しては、ＣＰＵから画像用
ＲＡＭに書き込む時に２つの機能を追加して、ＣＰＵの
実行速度の向上をはかっていた。
ＲＡＭに書き込む時に２つの機能を追加して、ＣＰＵの
実行速度の向上をはかっていた。
１つは、ＣＰＵの書き込みデータと画像用ＲＡＭにすで
にはいっているデータ間の論理演算した結果を画像用Ｒ
ＡＭに書き込む機能である。この機能を使用すると、文
字のかさね書きが高速に実行できる。２つ目は、ＣＰＵ
の書き込みデータを任意のｂｉｔ位置に瞬時にずらして
画像用ＲＡＭに書き込む機能である。この機能を使用す
ると、画像用ＲＡＭの任意のｂｉｔ位置に、画像を高速
で書き込める。
にはいっているデータ間の論理演算した結果を画像用Ｒ
ＡＭに書き込む機能である。この機能を使用すると、文
字のかさね書きが高速に実行できる。２つ目は、ＣＰＵ
の書き込みデータを任意のｂｉｔ位置に瞬時にずらして
画像用ＲＡＭに書き込む機能である。この機能を使用す
ると、画像用ＲＡＭの任意のｂｉｔ位置に、画像を高速
で書き込める。
なお、第６図は従来の画像形成装置のブロック図である
。６０１は、ＣＰＵである。６０２は、ＲＯＭである。
。６０１は、ＣＰＵである。６０２は、ＲＯＭである。
６０３は、ＲＡＭである。６０４は、６０３の画像用メ
モリから画像データに変換するＤＭＡである。
モリから画像データに変換するＤＭＡである。
しかし、これら２つの機能だけでは、不十分な時がある
。それは、どこが他の領域（ＲＯＭ又はＲＡＭ）にある
画像の１部をとり出して画像用ＲＡＭに書く時である。
。それは、どこが他の領域（ＲＯＭ又はＲＡＭ）にある
画像の１部をとり出して画像用ＲＡＭに書く時である。
この場合、転送される画像の両端を転送する時に、画像
用メモリに影響されないデータに加工する必要がある０
例えば、長さ３２ｂｉ ｔの画像データの中の、両端１
ｂｉｔを除＜３０ｂｉｔを画像用ＲＡＭに書くとする。
用メモリに影響されないデータに加工する必要がある０
例えば、長さ３２ｂｉ ｔの画像データの中の、両端１
ｂｉｔを除＜３０ｂｉｔを画像用ＲＡＭに書くとする。
第５図参照。この場合は、以下の操作をやることとなる
。このデータはＲＡＭにあるとする。
。このデータはＲＡＭにあるとする。
■ ＲＯＭから転送データの左端の１バイトａを読む。
■ ａに対して、最下位ｂｉｔをφにする。
■ 画像用ＲＡＭから、ａを書くアドレスの内容を読む
、ｅ ■ ｅに対して、下位ｂｉｔをφにする。
、ｅ ■ ｅに対して、下位ｂｉｔをφにする。
■ ■の結果と■の結果の論理和をとる。
■ ■の結果を画像用ＲＡＭに書く。
このように転送されるデータを読んでから、あるｂｉｔ
を強制的にφにする操作がふえることとなる。この例で
は、横１本の例であるが、これが、縦方向に何ラインも
ふえると、この操作に大きな時間が必要になる。
を強制的にφにする操作がふえることとなる。この例で
は、横１本の例であるが、これが、縦方向に何ラインも
ふえると、この操作に大きな時間が必要になる。
この様子を従来の場合の課題を解決する手段を記載した
第５図に示す、第５図において、５０１はＲＯＭのデー
タであり、全部で３２ｂｉｔあり、８ｂｉｔ単位にａ、
ｂ、 ｃ、 ｄという名称がつけである。５０
２はＲＡＭのデータであり、全部で３２ｂｉｔあり、８
ｂｉｔ単位に、ｅ＋ ｆ＋ ｇ＋ｈという名称がつ
けである０図中の■〜■は、発明が解決しようとする課
題で説明した■〜■の操作を表す、６０５は、外部との
７通信を行う、通信部である。
第５図に示す、第５図において、５０１はＲＯＭのデー
タであり、全部で３２ｂｉｔあり、８ｂｉｔ単位にａ、
ｂ、 ｃ、 ｄという名称がつけである。５０
２はＲＡＭのデータであり、全部で３２ｂｉｔあり、８
ｂｉｔ単位に、ｅ＋ ｆ＋ ｇ＋ｈという名称がつ
けである０図中の■〜■は、発明が解決しようとする課
題で説明した■〜■の操作を表す、６０５は、外部との
７通信を行う、通信部である。
以上のような問題点を解決するために、本発明では、転
送されるデータを画像用ＲＡＭに書き込む時に、必要な
りｉｔのみをｌｉ！７ｉ像用ＲＡＭに書き込む方式とし
た。
送されるデータを画像用ＲＡＭに書き込む時に、必要な
りｉｔのみをｌｉ！７ｉ像用ＲＡＭに書き込む方式とし
た。
第１図は、本発明の実施例である６本実施例では長さ２
０４８ｂｉｔの画像データの両端がマスクできるもので
ある。レジスタ１０１は、転送データの長さを設定する
レジスタである。レジスタ１０２は左端のマスク量を設
定するレジスタである。レジスタ１０３は、右端のマス
ク量を設定するレジスタである。レジスタ１０４は、バ
レルシフタ１１２に対して、何ｂｉｔデータをずらすの
かを設定するレジスタである。レジスタ１０５は、画像
用ＲＡＭから読み出されたデータを、−時的に保持する
ものである。論理演算器１１３に、画像用ＲＡＭの現在
のデータをこのレジスタから出力し、従来技術の論理演
算８！能を実現する部分の１部である。カウンタ１０６
は、転送データが何バイト転送されたかを、数えるカウ
ンタで、０からレジスタ１０１の設定値まで、数えるこ
とができる。比較器１０８は、カウンタ１０６とレジス
タ１０１の設定値を比較するもので、カウンタ１０６の
計数値がレジスタ１０１の設定値と一致した時、ステッ
プデコーダ１１０に論理０を出力する。又、１３１は、
カウンタ１０６に接続されているので、１３１が論理０
になるとカウンタ１０６は、０にされる。ステップデコ
ーダ１０９は、比較器１０７の出力１３８が論理０の時
、画像データに対する左端のマスクパターンを第３図の
ように発生する。レジスタ１０２の設定値の分だけＭＳ
Ｂより０を出力する。ステップデコーダ１１０はステッ
プデコーダ１０９とは逆の動作、つまリレジスタ１０３
の設定値の分だけＭＳＢより１を出力するもので、画像
データに対する右端のデータマスクパターンを第４図の
ように発生する。
０４８ｂｉｔの画像データの両端がマスクできるもので
ある。レジスタ１０１は、転送データの長さを設定する
レジスタである。レジスタ１０２は左端のマスク量を設
定するレジスタである。レジスタ１０３は、右端のマス
ク量を設定するレジスタである。レジスタ１０４は、バ
レルシフタ１１２に対して、何ｂｉｔデータをずらすの
かを設定するレジスタである。レジスタ１０５は、画像
用ＲＡＭから読み出されたデータを、−時的に保持する
ものである。論理演算器１１３に、画像用ＲＡＭの現在
のデータをこのレジスタから出力し、従来技術の論理演
算８！能を実現する部分の１部である。カウンタ１０６
は、転送データが何バイト転送されたかを、数えるカウ
ンタで、０からレジスタ１０１の設定値まで、数えるこ
とができる。比較器１０８は、カウンタ１０６とレジス
タ１０１の設定値を比較するもので、カウンタ１０６の
計数値がレジスタ１０１の設定値と一致した時、ステッ
プデコーダ１１０に論理０を出力する。又、１３１は、
カウンタ１０６に接続されているので、１３１が論理０
になるとカウンタ１０６は、０にされる。ステップデコ
ーダ１０９は、比較器１０７の出力１３８が論理０の時
、画像データに対する左端のマスクパターンを第３図の
ように発生する。レジスタ１０２の設定値の分だけＭＳ
Ｂより０を出力する。ステップデコーダ１１０はステッ
プデコーダ１０９とは逆の動作、つまリレジスタ１０３
の設定値の分だけＭＳＢより１を出力するもので、画像
データに対する右端のデータマスクパターンを第４図の
ように発生する。
論理積１１１は、ステップデコーダ１０９と１１Ｏの出
力の各ｂｉｔを論理積をと′す、双方が１のときのみセ
レクタ１１４に論理１を出力する。後述のように、１０
９，１１０の各ｂｉｔが１の時のみ、書き込みデータ１
３５は論理演算器１１３の出力が選ばれる。それ以外の
ｂｉｔは、１０５の出力（画像用ＲＡＭからよんだデー
タ）が、選ばれる。バレルシフタ１１２はデータバスの
内容をＭＳＢを基準にＬＳＢ方向にシフトするものであ
り、従来技術のｂｉｔシフト機能を実現するものである
。論理演算器１１３は、バレルシフタ１１２の出力とレ
ジスタ１０５の出力の論理演算を行う、従来技術のＣＰ
Ｕのデータと画像用メモリのデータの論理演算を実現す
るものである。セレクタ１１４は前述のように、論理積
１１１の出力が論理０の時はレジスタ１０５の出力を選
び、論理１の時は、論理演算器１１３の出力を１３５に
出力する選択回路である。
力の各ｂｉｔを論理積をと′す、双方が１のときのみセ
レクタ１１４に論理１を出力する。後述のように、１０
９，１１０の各ｂｉｔが１の時のみ、書き込みデータ１
３５は論理演算器１１３の出力が選ばれる。それ以外の
ｂｉｔは、１０５の出力（画像用ＲＡＭからよんだデー
タ）が、選ばれる。バレルシフタ１１２はデータバスの
内容をＭＳＢを基準にＬＳＢ方向にシフトするものであ
り、従来技術のｂｉｔシフト機能を実現するものである
。論理演算器１１３は、バレルシフタ１１２の出力とレ
ジスタ１０５の出力の論理演算を行う、従来技術のＣＰ
Ｕのデータと画像用メモリのデータの論理演算を実現す
るものである。セレクタ１１４は前述のように、論理積
１１１の出力が論理０の時はレジスタ１０５の出力を選
び、論理１の時は、論理演算器１１３の出力を１３５に
出力する選択回路である。
では、本実施例の動作を説明する。画像用ＲＡＭに転送
するデータは１６進数で ＡＢＣＤＥＦＯＩ ２３４５ とする、この６バイトのデータを両端を３ｂｉｔけずっ
て、画像用ＲＡＭに転送する。転送にさきだって、各レ
ジスタに値を設定する。
するデータは１６進数で ＡＢＣＤＥＦＯＩ ２３４５ とする、この６バイトのデータを両端を３ｂｉｔけずっ
て、画像用ＲＡＭに転送する。転送にさきだって、各レ
ジスタに値を設定する。
レジスタ１０１・・・５ 転送バイト数レジスタ１０２
・・・３ 左端マスク長レジスタ１０３・・・４ 右端
マスク長レジスタ１０４・・・φ シフト量 それぞれのレジスタに値を書くには、データバス１２２
に設定値を与えておき、それぞれのレジスタの書き込み
信号（１２３，１２４，１２５，１２６）を論理０から
論理１に変化させる。カウンタ１０６は０になっている
とする。又、カウンタのカウント信号１２０は、画像用
ＲＡＭに、１ワード転送したあと、１ケのパルスが制御
回路より出力される（第２図参照）。
・・・３ 左端マスク長レジスタ１０３・・・４ 右端
マスク長レジスタ１０４・・・φ シフト量 それぞれのレジスタに値を書くには、データバス１２２
に設定値を与えておき、それぞれのレジスタの書き込み
信号（１２３，１２４，１２５，１２６）を論理０から
論理１に変化させる。カウンタ１０６は０になっている
とする。又、カウンタのカウント信号１２０は、画像用
ＲＡＭに、１ワード転送したあと、１ケのパルスが制御
回路より出力される（第２図参照）。
次に最初の１バイトのデータＡＢをデータバス１２２に
与える。この時カウンタ１０６の値は０なので比較器１
０７の出力１３８が論理１になる。
与える。この時カウンタ１０６の値は０なので比較器１
０７の出力１３８が論理１になる。
１３８が論理ｌになるとステップデコーダ１０９が動作
し、１３２にＩＦという値を出力する。ステップデコー
ダ１１０は、動作せず１３３には、ＦＦが出力される。
し、１３２にＩＦという値を出力する。ステップデコー
ダ１１０は、動作せず１３３には、ＦＦが出力される。
１３４には、ＩＦとＦＦの論理積なのでＩＦが出力され
る。その結果セレクタ１１４の出力１３５は、上位３ｂ
ｉｔがレジスタ１０５、下位５ｂｉｔが１３５の選択さ
れたデータＯＢというデータが出力される。
る。その結果セレクタ１１４の出力１３５は、上位３ｂ
ｉｔがレジスタ１０５、下位５ｂｉｔが１３５の選択さ
れたデータＯＢというデータが出力される。
２バイト目から５バイト目までは、１３８，１３１とも
論理１で、ステップデコーダ１０９，１１０とも出力は
ＦＦとなる。従って１３５には、データバス１２２のデ
ータがそのまま表れることになる。
論理１で、ステップデコーダ１０９，１１０とも出力は
ＦＦとなる。従って１３５には、データバス１２２のデ
ータがそのまま表れることになる。
６バイト目は、データバスに４５を入力する。
カウンタ１０６は５となっているので、１３１は論理０
．１３８は論理１となり、ステップデコーダ１０９の出
力１３２はＦＦ、１１０の出力１３３はＦ８となる。論
理積１１１の出力１３４は、Ｆ８となる。従って、 １
３５には、上位５ｂｉｔは、論理演算１１３の出力１３
７が選択され、下位３ｂｉｔは、レジスタ１０５の出力
１・３６が選択される。つまり４０というデータが１３
５に表れる。
．１３８は論理１となり、ステップデコーダ１０９の出
力１３２はＦＦ、１１０の出力１３３はＦ８となる。論
理積１１１の出力１３４は、Ｆ８となる。従って、 １
３５には、上位５ｂｉｔは、論理演算１１３の出力１３
７が選択され、下位３ｂｉｔは、レジスタ１０５の出力
１・３６が選択される。つまり４０というデータが１３
５に表れる。
以上のことをまとめると、データバス１１２に次のデー
タを入力した結果、下記のような左、右端が３ｂｉｔけ
ずられたデータが出力される。
タを入力した結果、下記のような左、右端が３ｂｉｔけ
ずられたデータが出力される。
１バイト目 ＡＢ→ＯＢ
２バイト目 ＣＤ＋ＣＤ
３バイト目 Ｅ Ｆ＋Ｅ Ｆ
４バイト目 ０１→０１
５バイト目 ２３→２３
６バイト目 ４５→４０
なお、以上の様子は第２図のタイミングチャートに示さ
れている。
れている。
（１）はカウンタ１０６の計数値を表す。
（２）はカウンタ１０６のクロック信号である。
（３）は信号１３８で、比較器１０７の出力である０図
では、カウンタ１０６が０ の時、論理１となる。
では、カウンタ１０６が０ の時、論理１となる。
（４）は信号１３１で、比較器１０８の出力である０図
では、カウンタ１０６が５ の時、論理ｌとなる。
では、カウンタ１０６が５ の時、論理ｌとなる。
（５）はデータバス１２２の値を示す。
（６）は信号１３２でステップデコーダ１０９の出力を
表す。
表す。
（７）は信号１３３で、ステップデコーダ１１０の出′
力を表す。
力を表す。
（８）は信号１３４で、信号１３２，１３３のそれぞれ
の信号を論理積をとった出 力である。
の信号を論理積をとった出 力である。
（９）は信号１３５で、セレクタ１１４の出力である。
これが、メモリに書かれる
データとなる。
第３図は、本発明のブロック図の中のステップデコーダ
１０９の真理値表である６表をみればわかるように、信
号１３８が論理１の時、レジスタ１０２の設定値分だけ
ＭＳＢより０が出力される。
１０９の真理値表である６表をみればわかるように、信
号１３８が論理１の時、レジスタ１０２の設定値分だけ
ＭＳＢより０が出力される。
信号１３８が論理０の時は、すべて１となる。
第４図は、本発明のブロック図の中のステップデコーダ
１１０の真理値表である。表をみればわかるように、信
号１３１が論理ｌの時、レジスタ１０３の設定値＋１の
分だけ、ＭＳＢより１が出力される。信号１３１が論理
１の時、すべて１となる。
１１０の真理値表である。表をみればわかるように、信
号１３１が論理ｌの時、レジスタ１０３の設定値＋１の
分だけ、ＭＳＢより１が出力される。信号１３１が論理
１の時、すべて１となる。
実施例に述べた４２ｂｉｔのデータ転送の場合、本発明
によるデータ転送時間は、各レジスタの設定時間をそれ
ぞれｌ、 １バイトの転送時間を１とすると １ｘ４＋１ｘ６＝１０ である。これに対して従来の技術によるデータ転送時間
は、両端の処理に５つの処理が必要であるので ５ｘ２＋４＝１４ となる、約２９％の高速化が計られることとなる。
によるデータ転送時間は、各レジスタの設定時間をそれ
ぞれｌ、 １バイトの転送時間を１とすると １ｘ４＋１ｘ６＝１０ である。これに対して従来の技術によるデータ転送時間
は、両端の処理に５つの処理が必要であるので ５ｘ２＋４＝１４ となる、約２９％の高速化が計られることとなる。
第１図は、本発明の実施例を示すブロック図。
第２図は、本発明の実施例のタイミングチャートを示す
図。 第３図は、本発明のブロック図の中のステップデコーダ
１０９の真理値表を示す図。 第４図は、本発明のブロック図の中のステップデコーダ
１１０の真理値表を示す図。 第５図は、従来の場合の課題を説明するための図。 第６図は、従来の画像形成装置のブロック図。 以 上 出願人 セイコーエプソン株式会社 代理人 弁理士 絵本 喜三部 他１名第１図 （１戸つンタ１０６ 第２０ 諭鑵傾 ＋ 富鉦耀却 第５図 第３図 第４図 第６図
図。 第３図は、本発明のブロック図の中のステップデコーダ
１０９の真理値表を示す図。 第４図は、本発明のブロック図の中のステップデコーダ
１１０の真理値表を示す図。 第５図は、従来の場合の課題を説明するための図。 第６図は、従来の画像形成装置のブロック図。 以 上 出願人 セイコーエプソン株式会社 代理人 弁理士 絵本 喜三部 他１名第１図 （１戸つンタ１０６ 第２０ 諭鑵傾 ＋ 富鉦耀却 第５図 第３図 第４図 第６図
Claims (1)
- プリンタの画像形成回路において、何個の画像情報を
画像用記憶装置に書いたかを示す計数器と、その計数器
の出力を数値φと比較する比較器、最終の画像情報の数
と比較する比較器と、そのそれぞれの比較器の出力と画
像情報の左右の書き込み禁止区間を設定する記憶装置の
出力で動作するステップデコーダと、そのステップデコ
ーダの出力を論理積をとり、その結果で、画像情報を書
く区間と、禁止する区間を選択する選択器を有する画像
形成装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63260899A JPH02107461A (ja) | 1988-10-17 | 1988-10-17 | 画像形成装置 |
| DE68926377T DE68926377T2 (de) | 1988-10-17 | 1989-10-16 | Seitendrucker-Speichervorrichtung |
| EP89310592A EP0365254B1 (en) | 1988-10-17 | 1989-10-16 | Memory device for a page printer |
| SG1996005288A SG49026A1 (en) | 1988-10-17 | 1989-10-16 | Memory device for a page printer |
| US07/422,931 US5146545A (en) | 1988-10-17 | 1989-10-17 | Memory device for a page printer |
| HK4797A HK4797A (en) | 1988-10-17 | 1997-01-09 | Memory device for a page printer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63260899A JPH02107461A (ja) | 1988-10-17 | 1988-10-17 | 画像形成装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02107461A true JPH02107461A (ja) | 1990-04-19 |
Family
ID=17354304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63260899A Pending JPH02107461A (ja) | 1988-10-17 | 1988-10-17 | 画像形成装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5146545A (ja) |
| EP (1) | EP0365254B1 (ja) |
| JP (1) | JPH02107461A (ja) |
| DE (1) | DE68926377T2 (ja) |
| HK (1) | HK4797A (ja) |
| SG (1) | SG49026A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112549782A (zh) * | 2019-09-25 | 2021-03-26 | 东芝泰格有限公司 | 打印头的控制装置 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0325523A (ja) * | 1989-06-22 | 1991-02-04 | Ricoh Co Ltd | コンピユータ周辺機器 |
| DE4108987A1 (de) * | 1990-03-19 | 1991-09-26 | Ricoh Kk | Steuersystem fuer eine bilderzeugungseinrichtung |
| JPH05162422A (ja) * | 1991-12-13 | 1993-06-29 | Nec Corp | 用紙検出装置 |
| WO1993018922A1 (en) * | 1992-03-19 | 1993-09-30 | Seiko Epson Corporation | Apparatus and method for processing information, and additional control device used therein |
| US5835690A (en) * | 1992-12-15 | 1998-11-10 | Microsoft Corporation | Header/footer text string parsing using callback routines for additional processing |
| US5490237A (en) * | 1993-04-26 | 1996-02-06 | Hewlett-Packard Company | Page printer having improved system for receiving and printing raster pixel image data from a host computer |
| JP3186359B2 (ja) * | 1993-07-28 | 2001-07-11 | 安藤電気株式会社 | 物理アドレス変換回路 |
| KR970010375B1 (ko) * | 1994-10-31 | 1997-06-25 | 삼성전자 주식회사 | 밴드 오버런 에러를 방지하는 페이지 프린터의 밴드 프린팅방법 |
| JP2891696B1 (ja) * | 1998-04-23 | 1999-05-17 | 株式会社東京機械製作所 | 印刷画像検査装置 |
| US7324230B2 (en) * | 2002-12-04 | 2008-01-29 | Kabushiki Kaisha Toshiba | Image forming apparatus and image forming method for forming color and monochromatic images |
| US11385676B2 (en) * | 2019-12-17 | 2022-07-12 | Qualcomm Incorporated | Single-counter, multi-trigger systems and methods in communication systems |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4930578B1 (ja) * | 1970-09-30 | 1974-08-14 | ||
| US4573119A (en) * | 1983-07-11 | 1986-02-25 | Westheimer Thomas O | Computer software protection system |
| JPH0719192B2 (ja) * | 1985-02-15 | 1995-03-06 | シチズン時計株式会社 | プリンタにおけるメモリ利用方法 |
| US4825386A (en) * | 1986-08-25 | 1989-04-25 | Digital Equipment Corporation | Horizontal line processor of data to be printed dot sequentially |
-
1988
- 1988-10-17 JP JP63260899A patent/JPH02107461A/ja active Pending
-
1989
- 1989-10-16 DE DE68926377T patent/DE68926377T2/de not_active Expired - Fee Related
- 1989-10-16 SG SG1996005288A patent/SG49026A1/en unknown
- 1989-10-16 EP EP89310592A patent/EP0365254B1/en not_active Expired - Lifetime
- 1989-10-17 US US07/422,931 patent/US5146545A/en not_active Expired - Lifetime
-
1997
- 1997-01-09 HK HK4797A patent/HK4797A/xx not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112549782A (zh) * | 2019-09-25 | 2021-03-26 | 东芝泰格有限公司 | 打印头的控制装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5146545A (en) | 1992-09-08 |
| SG49026A1 (en) | 1998-05-18 |
| EP0365254B1 (en) | 1996-05-01 |
| HK4797A (en) | 1997-01-17 |
| EP0365254A2 (en) | 1990-04-25 |
| EP0365254A3 (en) | 1992-02-05 |
| DE68926377T2 (de) | 1997-02-06 |
| DE68926377D1 (de) | 1996-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4667305A (en) | Circuits for accessing a variable width data bus with a variable width data field | |
| JPH02107461A (ja) | 画像形成装置 | |
| JPH01150940A (ja) | Ｃｒｃ演算方式 | |
| US5634013A (en) | Bus bridge address translator | |
| US4893114A (en) | Image data processing system | |
| JPH02165386A (ja) | 描画処理装置及びその描画処理装置を用いた画像表示装置 | |
| EP0464601A2 (en) | Arithmetic operation system | |
| US5499383A (en) | DMA control device controlling sequential storage of data | |
| US5148517A (en) | Print data generator | |
| WO1989008293A1 (en) | Bit blitter with narrow shift register | |
| US5471562A (en) | Printer having a bit shift function | |
| JP3331682B2 (ja) | 演算装置 | |
| JP2610858B2 (ja) | カラー画素情報処理装置 | |
| JP3693681B2 (ja) | 演算装置 | |
| SU947910A2 (ru) | Логическое запоминающее устройство | |
| SU877520A1 (ru) | Устройство дл сопр жени | |
| JPS63118965A (ja) | Ｄｍａワ−ド転送方式 | |
| JPH01270176A (ja) | 部分イメージの切出しが可能なグラフイツク表示システム | |
| JP2898000B2 (ja) | 文字データ展開処理装置 | |
| JPH0524538B2 (ja) | ||
| JPH01106281A (ja) | 画像データ処理装置 | |
| JPH02230320A (ja) | データ処理装置 | |
| JPH0766349B2 (ja) | シフタ回路 | |
| JPH0427590B2 (ja) | ||
| HU189104B (en) | Graphic display arrangement completing control circuit of alpha-numerical display |