JPH02106034A - Soi構造の形成方法 - Google Patents
Soi構造の形成方法Info
- Publication number
- JPH02106034A JPH02106034A JP25965288A JP25965288A JPH02106034A JP H02106034 A JPH02106034 A JP H02106034A JP 25965288 A JP25965288 A JP 25965288A JP 25965288 A JP25965288 A JP 25965288A JP H02106034 A JPH02106034 A JP H02106034A
- Authority
- JP
- Japan
- Prior art keywords
- film
- single crystal
- insulating film
- substrate
- crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 15
- 239000013078 crystal Substances 0.000 claims abstract description 43
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 24
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- 238000000137 annealing Methods 0.000 claims abstract description 4
- 239000000758 substrate Substances 0.000 abstract description 36
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 2
- 239000010703 silicon Substances 0.000 abstract description 2
- 239000007787 solid Substances 0.000 abstract 3
- 239000012212 insulator Substances 0.000 abstract 1
- 239000007790 solid phase Substances 0.000 description 5
- 238000001451 molecular beam epitaxy Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 230000017260 vegetative to reproductive phase transition of meristem Effects 0.000 description 1
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
イ)産業上の利用分野
本発明はSo I (Silicon on In5u
lator ) tll造の形成方法に関し、特に絶
縁層によりその上層のSiが完全に絶縁分離される5O
ItjI造を形成するらのに関する。
lator ) tll造の形成方法に関し、特に絶
縁層によりその上層のSiが完全に絶縁分離される5O
ItjI造を形成するらのに関する。
口)従来の技術
絶縁層(絶縁物の基板も含む)上に単結晶Si層を形成
したものは、SOI溝造と称され、狭い領域で容易に素
子分離が行なえ、高集積化や高速化が可能ならのとして
知られている。そして、従来のSi基板上に素子が作製
される半導体集積回路(IC)に比べて、特性向上が図
れることから盛んに研究開発が行なわれている。SOI
購造を形成する方法の一つに、単結晶Si基板上に、こ
の基板全面をシードとして、Siと同じ結晶構造をもち
良好な格子整合をとる単結晶絶縁膜を形成し、更にこの
単結晶絶縁膜上に、この絶縁膜全面をシードとして単結
晶Si膜を形成するヘテロエピタキシャル法がある。し
かしながら、半導体集積回路の高集積化、多機能化のた
めに三次元化を考えた場合、各種デバイスを作製したS
i基板上に上述の様な単結晶絶縁膜を形成することは非
常に難しい。
したものは、SOI溝造と称され、狭い領域で容易に素
子分離が行なえ、高集積化や高速化が可能ならのとして
知られている。そして、従来のSi基板上に素子が作製
される半導体集積回路(IC)に比べて、特性向上が図
れることから盛んに研究開発が行なわれている。SOI
購造を形成する方法の一つに、単結晶Si基板上に、こ
の基板全面をシードとして、Siと同じ結晶構造をもち
良好な格子整合をとる単結晶絶縁膜を形成し、更にこの
単結晶絶縁膜上に、この絶縁膜全面をシードとして単結
晶Si膜を形成するヘテロエピタキシャル法がある。し
かしながら、半導体集積回路の高集積化、多機能化のた
めに三次元化を考えた場合、各種デバイスを作製したS
i基板上に上述の様な単結晶絶縁膜を形成することは非
常に難しい。
5OIIII造を形成する他の方法として、固相エピタ
キシャル成長法がある。これは、単結晶Si基板上に、
Si基板面の一部をシードとして露出させて絶縁膜を形
成し、シードと絶縁膜上cミ非晶質Si(以下a−5j
と祢す)II!t−m積し、6゜O℃程度の低温でアニ
ールすることで、シードの結晶方位を継承したa−8i
膜の固相エピタキシャル成長を行い、a−5i膜を単結
晶化させるものである(例えばJournal of
applied Physics\’o1.54. N
115. 1983. PP2847−2849参照
)。
キシャル成長法がある。これは、単結晶Si基板上に、
Si基板面の一部をシードとして露出させて絶縁膜を形
成し、シードと絶縁膜上cミ非晶質Si(以下a−5j
と祢す)II!t−m積し、6゜O℃程度の低温でアニ
ールすることで、シードの結晶方位を継承したa−8i
膜の固相エピタキシャル成長を行い、a−5i膜を単結
晶化させるものである(例えばJournal of
applied Physics\’o1.54. N
115. 1983. PP2847−2849参照
)。
この同相エピタキシャル成長法では、シードは単結晶S
i基板の一部で良いものの、単結晶Si基板と成長させ
た単結晶Si膜とを絶縁分離するためのシード上のSi
膜を除去する必要がある。
i基板の一部で良いものの、単結晶Si基板と成長させ
た単結晶Si膜とを絶縁分離するためのシード上のSi
膜を除去する必要がある。
すると、成長させた単結晶Si膜上にデバイスを作製す
る位置に制約を受けて、自由な回路設計ができなくなる
。
る位置に制約を受けて、自由な回路設計ができなくなる
。
ハ)発明が解決しようとする課題
本発明はヒ述の点に留意して為されたもので、シードと
なる基板と完全な絶縁分離がされ、デバイスを作製する
際に位置制約を受けることのないSo Its造を形成
する方法を提供するものである。
なる基板と完全な絶縁分離がされ、デバイスを作製する
際に位置制約を受けることのないSo Its造を形成
する方法を提供するものである。
二)課題を解決するための手段
本発明は、単結晶Si基台上に第1の絶縁膜を形成し、
前記単結晶Si基台表面を露出させる開孔部を前記第1
の絶縁膜に選択的に形成し、該第1の絶縁膜に形成され
た開孔部において露出している前記単結晶Si基台部分
にのみ第2の単結晶絶縁膜を形成し、第1の絶縁膜及び
第2の単結晶絶縁膜−Lにa−3i膜を形成し、該a−
8i膜をアニール処理して単結晶化させる5olid造
の形成方法である。
前記単結晶Si基台表面を露出させる開孔部を前記第1
の絶縁膜に選択的に形成し、該第1の絶縁膜に形成され
た開孔部において露出している前記単結晶Si基台部分
にのみ第2の単結晶絶縁膜を形成し、第1の絶縁膜及び
第2の単結晶絶縁膜−Lにa−3i膜を形成し、該a−
8i膜をアニール処理して単結晶化させる5olid造
の形成方法である。
ホ)作用
絶縁膜トに形成されるS1膜は、第2の単結晶絶縁膜の
結晶方位を継承して固相エピタキシャル成長される。従
ってこのSi膜は、単結晶Si基板とは完全に絶縁分離
された状態で同相エピタキシャル成長することになり、
シード上のSi膜が除去されることはないので固相成長
させたSi膜りでの自由な回路設計が可能となる。
結晶方位を継承して固相エピタキシャル成長される。従
ってこのSi膜は、単結晶Si基板とは完全に絶縁分離
された状態で同相エピタキシャル成長することになり、
シード上のSi膜が除去されることはないので固相成長
させたSi膜りでの自由な回路設計が可能となる。
へ)実施例
i1図A乃至Fは本范明−実施例の概略工程図を示す。
本実施例では単結晶Si基台として、単結晶Si基板を
用いているが、基板上に形成されたIll結晶S1膜を
用いても良い。
用いているが、基板上に形成されたIll結晶S1膜を
用いても良い。
(1)は(100)面を主面とする単結晶Si基台とし
ての単結晶Si基板で。その表面に第1の絶縁膜として
膜厚4000人程のSin、膜(2)をCVD法により
堆積させる(第1図A)。そして、このSin、膜(2
)を公知の技術であるフォトリングラフィ技術によりS
i基板(1)表面を露出させる開花部(2a)を選択的
に形成する(第1図B)。
ての単結晶Si基板で。その表面に第1の絶縁膜として
膜厚4000人程のSin、膜(2)をCVD法により
堆積させる(第1図A)。そして、このSin、膜(2
)を公知の技術であるフォトリングラフィ技術によりS
i基板(1)表面を露出させる開花部(2a)を選択的
に形成する(第1図B)。
次にこの基板を図示しないMBE(分子線エピタキー)
成長装置の試料室にセットし、1O1T。
成長装置の試料室にセットし、1O1T。
rr台まで真空排気して、10−10Torr台の真空
度に保持されている成長室に基板を移す。
度に保持されている成長室に基板を移す。
基板を850℃まで昇温しで約20〜30分間に汀って
この温度を保持し、露出している単結晶81基板(1)
表面の薄い自然酸化膜及びコンタミネーションを熱的に
除去して清浄表面を露出させる。洗浄表面が露出したか
どうかは、:MBE成長装置に備えられた電子線回折装
置を用いて判断する。その後、基板の温度を約550℃
に降下させ、予め1145〜1230℃に昇温しでおい
たCaFt を充填しであるクヌードセンセルから、温
度に応じた分子線強度を有するCaF*分子線を基板へ
照射し、成長速度140人/min、5分間、CaFt
膜を成長させ、更に基板温度を750℃にして、連続し
てCaF、膜を成長させ厚さ4000人のCaF、膜(
3)を形成する(第1図C)、このときCa F !
膜<3 )は540.膜(2)Eでは多結晶で、単結晶
Si基板(1)の露出しているシード(la)i (開
孔部(2a)内)ではSi基板(1)の結晶方位を継承
した単結晶となっている。
この温度を保持し、露出している単結晶81基板(1)
表面の薄い自然酸化膜及びコンタミネーションを熱的に
除去して清浄表面を露出させる。洗浄表面が露出したか
どうかは、:MBE成長装置に備えられた電子線回折装
置を用いて判断する。その後、基板の温度を約550℃
に降下させ、予め1145〜1230℃に昇温しでおい
たCaFt を充填しであるクヌードセンセルから、温
度に応じた分子線強度を有するCaF*分子線を基板へ
照射し、成長速度140人/min、5分間、CaFt
膜を成長させ、更に基板温度を750℃にして、連続し
てCaF、膜を成長させ厚さ4000人のCaF、膜(
3)を形成する(第1図C)、このときCa F !
膜<3 )は540.膜(2)Eでは多結晶で、単結晶
Si基板(1)の露出しているシード(la)i (開
孔部(2a)内)ではSi基板(1)の結晶方位を継承
した単結晶となっている。
次にこのCa F を膜(3)上にレジストを塗布して
表面を平坦化し、ドライエツチングにより、エッチバッ
クして多結晶のCaF、膜部分を除去して、第2の単結
晶絶縁膜としての単結晶CaFt flu(3a)を開
孔部(2a)内に得る(第1図D)。
表面を平坦化し、ドライエツチングにより、エッチバッ
クして多結晶のCaF、膜部分を除去して、第2の単結
晶絶縁膜としての単結晶CaFt flu(3a)を開
孔部(2a)内に得る(第1図D)。
そして、再びこの基板をMBE装置内にセットし、基板
温度を100℃に設定して、Si分子線を基板に照射す
る。そして、基板上全面(Si膜1膜(2)及び単結晶
CaF、膜(3a)上)にa−3i11!(4)を膜厚
5000人程堆積重る(第1図E)。このときの堆積速
度は10人/secである。
温度を100℃に設定して、Si分子線を基板に照射す
る。そして、基板上全面(Si膜1膜(2)及び単結晶
CaF、膜(3a)上)にa−3i11!(4)を膜厚
5000人程堆積重る(第1図E)。このときの堆積速
度は10人/secである。
a−5i膜(4)の堆積が終了したら、MBE装置内の
設置したまま、基板温度を600℃、12時間のアニー
ル処理を行って、単結晶CaFs膜(3a)の結晶方位
(即ち、単結晶Si基板(1)の結晶方位)を継承させ
てa−Si膜(4)を固相エピタキシャル成長させた単
結晶S i (4’)膜を得る(第1図F)。
設置したまま、基板温度を600℃、12時間のアニー
ル処理を行って、単結晶CaFs膜(3a)の結晶方位
(即ち、単結晶Si基板(1)の結晶方位)を継承させ
てa−Si膜(4)を固相エピタキシャル成長させた単
結晶S i (4’)膜を得る(第1図F)。
ト)発明の効果
本発明は以上の説明から明らかな如く、単結晶Si基板
とは完全に絶縁分離された単結晶Si膜を部分的に欠く
ことなく形成することができる。
とは完全に絶縁分離された単結晶Si膜を部分的に欠く
ことなく形成することができる。
また、IJL結晶Si膜形成するために必要な結晶方位
を継承させるlit結晶Si基板面は一部で良いので、
lft結晶Si基板上にデバイスが作製されていてら、
そのヒにSO■構造は容易に形成される。
を継承させるlit結晶Si基板面は一部で良いので、
lft結晶Si基板上にデバイスが作製されていてら、
そのヒにSO■構造は容易に形成される。
そして、作製したso r構造上に自由な回路設計そし
てデバイスの作製が可能となる。
てデバイスの作製が可能となる。
第1図はA乃至Fは本発明一実施例の工程説明図である
。 (1)・・・単結晶Si基板、(2)・・・S10.膜
(第1の絶縁膜) 、 <2a>−開孔部、(3)・−
Ca F 。 膜、(3a)・・・単結晶Ca F !膜(第2の単結
晶絶縁膜) 、 (4)・”a−5i膜、(4”)・Q
L結晶Si膜。
。 (1)・・・単結晶Si基板、(2)・・・S10.膜
(第1の絶縁膜) 、 <2a>−開孔部、(3)・−
Ca F 。 膜、(3a)・・・単結晶Ca F !膜(第2の単結
晶絶縁膜) 、 (4)・”a−5i膜、(4”)・Q
L結晶Si膜。
Claims (1)
- 【特許請求の範囲】 1)単結晶半導体基台上に第1の絶縁膜を形成し、前記
単結晶半導体基台表面を露出させる開孔部を前記第1の
絶縁膜に選択的に形成し、該第1の絶縁膜に形成された
開孔部において露出している前記単結晶半導体基台部分
にのみ第2の単結晶絶縁膜を形成し、第1の絶縁膜及び
第2の単結晶絶縁膜上に非晶質半導体膜を形成し、該非
晶質半導体膜をアニール処理して単結晶化させることを
特徴とするSOI構造の形成方法。 2)前記単結晶半導体基台は単結晶Si基台、前記第1
の絶縁膜はSiO_2膜、前記第2の単結晶絶縁膜は単
結晶CaF_2膜および前記非晶質半導体膜は非晶質S
i膜であることを特徴とする請求項1記載のSOI構造
の形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25965288A JPH02106034A (ja) | 1988-10-14 | 1988-10-14 | Soi構造の形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25965288A JPH02106034A (ja) | 1988-10-14 | 1988-10-14 | Soi構造の形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02106034A true JPH02106034A (ja) | 1990-04-18 |
Family
ID=17337025
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25965288A Pending JPH02106034A (ja) | 1988-10-14 | 1988-10-14 | Soi構造の形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02106034A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000089250A (ja) * | 1998-09-10 | 2000-03-31 | Sony Corp | 電気光学装置の製造方法及び電気光学装置用の駆動基板の製造方法 |
JP2000089249A (ja) * | 1998-09-09 | 2000-03-31 | Sony Corp | 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法 |
KR100741856B1 (ko) * | 2006-04-24 | 2007-07-24 | 삼성전자주식회사 | 소이 기판의 형성 방법 및 이에 의해 형성된 소이 기판 |
US7531392B2 (en) | 2006-02-27 | 2009-05-12 | International Business Machines Corporation | Multi-orientation semiconductor-on-insulator (SOI) substrate, and method of fabricating same |
US7820501B2 (en) | 2006-10-11 | 2010-10-26 | International Business Machines Corporation | Decoder for a stationary switch machine |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58130517A (ja) * | 1982-01-29 | 1983-08-04 | Hitachi Ltd | 単結晶薄膜の製造方法 |
JPS58213412A (ja) * | 1982-06-04 | 1983-12-12 | Hitachi Ltd | 半導体装置およびその製造方法 |
JPS62239520A (ja) * | 1986-04-11 | 1987-10-20 | Nec Corp | Soi膜の形成方法 |
-
1988
- 1988-10-14 JP JP25965288A patent/JPH02106034A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58130517A (ja) * | 1982-01-29 | 1983-08-04 | Hitachi Ltd | 単結晶薄膜の製造方法 |
JPS58213412A (ja) * | 1982-06-04 | 1983-12-12 | Hitachi Ltd | 半導体装置およびその製造方法 |
JPS62239520A (ja) * | 1986-04-11 | 1987-10-20 | Nec Corp | Soi膜の形成方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000089249A (ja) * | 1998-09-09 | 2000-03-31 | Sony Corp | 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法 |
JP2000089250A (ja) * | 1998-09-10 | 2000-03-31 | Sony Corp | 電気光学装置の製造方法及び電気光学装置用の駆動基板の製造方法 |
US7531392B2 (en) | 2006-02-27 | 2009-05-12 | International Business Machines Corporation | Multi-orientation semiconductor-on-insulator (SOI) substrate, and method of fabricating same |
KR100741856B1 (ko) * | 2006-04-24 | 2007-07-24 | 삼성전자주식회사 | 소이 기판의 형성 방법 및 이에 의해 형성된 소이 기판 |
US7820501B2 (en) | 2006-10-11 | 2010-10-26 | International Business Machines Corporation | Decoder for a stationary switch machine |
US7956417B2 (en) | 2006-10-11 | 2011-06-07 | International Business Machines Corporation | Method of reducing stacking faults through annealing |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS58130517A (ja) | 単結晶薄膜の製造方法 | |
JPH0521338A (ja) | 半導体部材及び半導体部材の製造方法 | |
JP2596547B2 (ja) | 太陽電池及びその製造方法 | |
JPH02191320A (ja) | 結晶物品及びその形成方法 | |
JPH02106034A (ja) | Soi構造の形成方法 | |
JP3220864B2 (ja) | 半導体装置の製造方法 | |
JP2695413B2 (ja) | 結晶基材の製造方法 | |
JPS60152018A (ja) | 半導体薄膜結晶層の製造方法 | |
JPS5860556A (ja) | 半導体装置の製法 | |
JPS6219046B2 (ja) | ||
JP2698147B2 (ja) | Soi構造の形成方法 | |
JP2687394B2 (ja) | 半導体装置の製造方法 | |
US5463975A (en) | Process for producing crystal | |
JP2961188B2 (ja) | Soi基板の作製方法 | |
JPS62132312A (ja) | 半導体薄膜の製造方法 | |
JPH02316A (ja) | Soi基板の形成方法 | |
JPS6248015A (ja) | 半導体層の固相成長方法 | |
JPH03101121A (ja) | Soi構造の形成方法 | |
JPH0529214A (ja) | 半導体基板の製造方法 | |
RU2096865C1 (ru) | Способ изготовления кремний на изоляторе структур | |
JPH02191319A (ja) | Soi構造の形成方法 | |
JP3112101B2 (ja) | 半導体基材の作製方法 | |
JPH01196811A (ja) | 絶縁膜上への単結晶シリコン膜の形成方法 | |
JPH02302024A (ja) | 固相エピタキシャル成長方法 | |
JPH0590174A (ja) | Soi基板の製法 |