JPH02101840A - 通信制御装置およびホームバスシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は、バス形式のネットワークを介してデータの送
受を行うシステムに係り、特に競合制御方式としてＣ５
ＭＡ／ＣＤ方式も用いたネットワークシステムに好適な
通信制御装置に関する。

［従来の技術］ 近年、家庭内の電気機器等を相互に接続して操作・管理
を行うホームバスシステ１１が注目を集めている。この
ホームバスシステムは、共通伝送路（バス）に通信制御
装置を介して電気機器等を接続し、それらを統合制御し
たり、データのやりとりを行うシステムである。第２図
にこのようなホームパスシステムの概念図を示す。

第２図において、１０１はホームバス、１０２〜１０４
は通信制御装置、２０１はコントローラ。

２０２．２０３は家庭内の各電気機器である。

各通信制御装置は信号をバス上に伝送する場合。

複数のビットから成るパケットと呼ばれる単位で伝送を
行い、このパケット単位で通信制御を行う。

第３図に、ホームパスシステムで使用されるノくケラト
の基本フォーマットを示す。すなわち、１つのパケット
は、優先コード３０１．自己アドレス３０２．相手アド
レス３０３．制御コード３０４、電文長コード３０５．
データ長３０６゜データ３０７．チエツクコード３０８
．ダミーコード３０９．ＡＣＫ／ＮＡＫ３１０１’ｌ”
らナル。また、ホームバスシステムでは、同期方式は調
歩同期方式、競合制御方式はＣ５ＭＡ　／　ＣＤ（Ｃａ
ｒｒｉｅｒ　　５ｅｎｓｅ　　Ｍｕｌｔｉｐｌｅ　　Ａ
ｃｃｅｓｓ　ｗｉｔｈＣｏｌｌｉｓｉｏｎ　Ｄｅｔｅｃ
ｔｉｏｎ）を採用している。つまり各通信制御装置はパ
ケットを送信する場合、まずバス上の信号を監視（Ｃａ
ｒｒｉｅｒ　Ｓ　ｅｎｓｅ）　Ｌｌ　、一定時間Ｔｐ以
上信号が無いことを確認した後、送信を開始する。送信
を開始した通信制御装置は、各ビット毎に送信データと
受信データが一致しているかを検出し、もし両者の不一
致を検出した場合、バス上で他の通信制御装置の送信デ
ータと衝突したと判断しくＣｏ１１ｉｓｉｏｎ　Ｄｅｔ
ｅｃｔｉｏｎ）　、直ちに送信を停止し受信に移る。

具体的には、各通信制御装置は第１３図に示すような送
信回路１３２および受信回路１３４を、パルストランス
１３０によりバス１３５に接続した構成を有し、ＡＭＩ
　（Ａｌｔｅｒｎａｔｅ　　ＭａｒｋＩ　ｎｖｅｒｓｉ
ｏｎ）符号をデユーティ−比５０％で用いている。この
方式では、第３図に示すように、データＬ′０″が＋ま
たは一レベルで、データ“１″が０レベルでそれぞれ出
力されるので、データ″０”がデータ“１”に優先する
。また、１バイト長のデータ゛Ｏ″の個数が偶数となる
ようパリティビットが設定され、バス上信号の直流ワン
プが生じないように配慮されている。

そこで、複数の通信制御装置が送信を開始した場合、優
先コード３０１．自己アドレス３０２部の競合により、
優先順位の高いパケットが生き残り、送信を完了するこ
とができる。このＣ８ＭＡ／ＣＤを正確に行うためには
、各通信制御装置の送信開始時刻を正確に一致させる必
要がある。

ホームバスシステムではバス上の１つのパケットが終了
してから次のパケット信号をバス上に送信するまでには
、必ず１０ｍ５　（Ｔ、）の休止時間をおくことが決め
られている。すなわち第４図に示すように、バス上の前
パケット４０１が終了した時刻Ｔ０からＴｐ時間経過し
た時刻Ｔ２に、各通信制御装置はパケットの送信を始め
、そのうち最も優先度の高いパケット４０２がバス上に
伝送される。

しかしこの休止時間Ｔｐは、各通信制御装置がそれぞれ
独自のタイマで計測するため、各々の通信制御装置の水
晶発振子の偏差等により、誤差を生じる。この誤差によ
り各通信制御装置の送信開始時点が一致しなくなる。こ
のずれが、送信遅れ許容時間（１３μｓ）を超えると、
正常な競合制御が保障されなくなる。そこで、Ｃ８ＭＡ
／ＣＤのビット照合を正確に行わせるために、第４図に
示す様な回線監視時間Ｔ、を設け、休止時間の終りの時
刻Ｔ２からＴｖ時間前の時点（時刻Ｔ工）以降、バス上
を監視し、他の通信制御装置がＴｐ期間内に送信を開始
すればこれに同期して送信を開始する。

このような同期回復手段については、特開昭６１−１６
１８４０号公報「データ伝送方式」、特開昭６３−５６
４２号公報「通信制御ユニット」に詳しく述べられてい
る。

［発明が解決しようとする課題］ 上記従来技術では、第５図に示すように、通信制御装置
Ｂが送信した信号（第５図（ａ））を、バス上の信号を
監視することにより検出し、それに同期して送信を開始
するので、バス上の信号（第５図（ａ））を検出してか
ら通信制御装置Ａが自己の信号（第５図（Ｃ））の送信
を開始するまでの内部処理により不可避的に同期ずれＴ
Ｄが発生してしまう問題があった。

また、この遅れ時間Ｔｏにより、第５図（ｂ）に示すよ
うに、バス上の波形がいびつになり、不要な高調波成分
を持つという問題があった。

本発明の目的は、この同期ずれＴＤを無くし、Ｃ８ＭＡ
／ＣＤを正確に行なわせることにある。

［課題を解決するための手段］ 上記目的を達成するために、本発明による通信制御装置
は、複数の通信制御装置が共通伝送路に接続され、調歩
同期方式によりデータを伝送するシステムにおいて、複
数の通信制御装置の送信競合時の競合制御を行うために
、他の通信制御装置が送信したデータに同期して自己の
データを送信する機能を有する通信制御装置であって、
前記他の通信制御装置が送信したデータに同期して自己
のデータを送信する際に、前記共通伝送路上に送信する
最初のビットのパルス幅を正規のパルス幅より小さくす
る手段を設けたことを特徴とするものである。

前記バス上のデータのデユーティ−比が１００％より小
さい場合には、上記パルス幅を小さくすることは、例え
ば、最初のビットのデユーティ−比を正規のデユーティ
−比より小さくすることにより行える。

いずれの場合にも、前記最初のビットに続く第２のビッ
トの開始時点が前記他の通信制御装置の第２のビットの
開始時点と一致するように、前記最初のビットのパルス
幅またはデユーティ−比を小さくすることが望ましい。

そのためには、たとえば、前記最初のビットのパルス幅
またはデユーティ−比の短縮分は、前記他の通信制御装
置のデ・−夕送信開始を検出してから自己のデータの送
信を開始するまでに要する内部処理時間とする。

本発明による他の通信制御装置は、複数の通信制御装置
が共通伝送路に接続され　！ｌ！Ｊ歩同期方式によりデ
ータを伝送するシステムにおいて、複数の通信制御装置
の送信競合時の競合制御を行うために、他の通信制御装
置が送信したデータに同期して自己のデータを送信する
機能を有する通信制御装置において、前記他の通信制御
装置が送信したデータに同期して自己のデータを送信す
る際に、前記共通伝送路上に送信する最初のビットの送
信を抑圧する手段を設けたことを特徴とするものである
。

この場合、前記最初のビットに続く第２のビットの開始
時点を、前記他の通信制御装置の第２のビットの開始時
点と一致させることが望ましい。

また、本発明によるホームバスシステムは、前記競合制
御方式として、　Ｃ５ＭＡ／ＣＤ（Ｃａｒｒｉｅｒ　Ｓ
ｅｎｓｅＭｕｌｔｉｐｌｅ　Ａｃｃｅｓｓ　ｗｉｔｈ　
Ｃｏ１１ｉｓｉｏｎ　Ｄｅｔｅｃｔｉｏｎ）方式を採用
したシステムであって、前記通信制御装置を、複数個、
前記共通伝送路に接続して構成したことを特徴とするも
のである。

［作　用］ 監視時間ＴＦ間内に、バス上に他の通信制御装置の送信
信号を検出し、これに同期してバス上にデータを送信す
る場合、最初の１ビツトのパルス幅を正規のパルス幅よ
り内部処理に要した時間分短く送信する。または、最初
の１ピッ１−は送信しないので、２ビツト目以降は正確
にビット同期をとることができ、Ｃ８ＭＡ／ＣＤのよう
な送信競合時の優先制御を正確に行うことができる。

また、バス上の波形もいびつにならず、不要な高調波を
出すこともない。

［実施例］ 以下１本発明の一実施例を詳細に説明する。

本発明による第１の実施例の構成を第１図に示す。第１
図において、１０２，１０３，１０４は第２図に示した
ような通信制御装置Ａ、Ｂ、Ｃであり、それぞれ同一の
構成を有する。１つの通信制御装置において、１０５は
データの送信を制御する送信制御部、１０６は送信制御
部１０５から送られてくる並列データを直列データに変
換する変換部、１０７は送信データをバス上の符号に変
換する送信回路、１０８はバス上の符号を受信データに
変換する受信回路、１ｏ９は直列データを並列データに
変換する変換部、１１０は受信動作を制御する受信制御
部、１１１は休止時間を計測するタイマ、１１２は回線
監視期間の開始時刻を計測するタイマ、１１３は回線監
視期間中に他の通信制御装置が送信を開始したスタート
ビットを検出するバス上スタートビット検出部、１１４
はバス上に送信する最初のスタートビットのパルス幅を
小さくする手段としての内部処理時間減算部。

１１５は通信制御装置全体の動作を制御する制御部であ
る。

なお、前記ＡＭＩ符号を用いるシステムでは、送信回路
１０７および受信回路１０８は、第１３図に示した回路
１３２，１３４と同一の構成を有し、かつ、パルストラ
ンス（図示せず）を介してパス１０１に接続される。

次に本実施例の動作を第６図および第７図を用いて説明
する。

まず、通信制御装置Ｃがバス上にデータを送信中に、通
信制御装置Ｂ及び通信制御装置Ａに送信要求が発生した
とする。通信制御袋ｆｉＢおよびＡは、前パケットが終
了した時刻Ｔ０よりタイマ１１１および１１２によって
、休止時間の計測を開始する（第７図７０１，７０２）
。そしてタイマ１１２により同期回復期間Ｔ、の開始時
刻Ｔ□を検出すると、バス上スタートビット検出部１１
３により、他の通信制御装置の送信するスタートビット
の監視を開始する（第７図７０３，７０４）。

サンプリングによりこの監視を行う場合には。

サンプリング周波数はできるだけ高くし、好ましくはビ
ット周波数の３２倍以上とする。

今、タイマの誤差により通信制御装置Ｂが時刻′ｒ３に
送信を開始したとする。バス上スタートビット検出部１
１３がこのスタートビットを検出すると、送信制御部は
自己のパケットの送信を開始する（第７図７０６）。し
かし、第６図（ｃ）に示すように、通信制御装置Ａがこ
のバス上のスタートビットを検出してから自己のパケッ
トの送信を開始するまでに内部処理時間Ｔｎを要し、実
際のスタートビットの送信は時刻Ｔ４になってしまう。

しかしながら、この内部処理時間ＴＤは送受信回路およ
び送受信処理方法により決まるものであり、そのシステ
ムに固有の一定値となる。例えば１割込み処理で対処す
る場合、その処理に要するサイクル数および１サイクル
当りの時間が既知であるので、内部処理に要する時間は
容易に求まる。

そこで、内部処理時間減算部１１４は、スタートビット
のマーク状態のパルスを既知のＴ。時間短くするよう並
列直列変換部１．０６へ指令する。

そのためスタートビットのマーク状態のパルス幅は（Ｔ
／２−’ｒｏ）となり、時刻Ｔ、でアイドル状態となる
（第７図７０７）。そして１時刻Ｔｓにデータｂ０の送
信を開始するが、このときにはバス上のデータと正確に
同期する（第７図７０９）。

このため、第６図（ｂ）に示すように、ｂｕ以降のデー
タの同期は正確に一致し、Ｃ８ＭＡ／ＣＤが正しく行わ
れる。また、回線監視期間ＴＦ内にバス上にスタートビ
ットを検出しなければ（第７図７０５）、送信制御部１
０５は１時刻Ｔ２に正規のパルス幅Ｔのスタートビット
の送信を開始する（第７図７０８）。

なお、最先に送信を開始した通信制御装置によってスタ
ートビットは正規に出力されているので。

後続の通信制御装置によるスタートビットのパルス幅が
縮小されてもバス上の信号に与える影響は殆んど無視で
きる。

次に、バスがワイヤードＯＲ形式で、ＮＲＺ（Ｎｏｎ　
Ｒｅｔｕｒｎ　ｔｏ　Ｚｅｒｏ）符号の場合の動作波形
を第８図に示す、このときも同様に、通信制御装置Ａに
おいて１時刻Ｔ３にバス上スタートビット検出部１１３
が他の通信制御装置Ｂの送信したスタートビット（第８
図（ａ））を検出すると、時刻Ｔ、に送信制御部１０５
は自己パケットの送信を開始する（第８図（Ｃ））。

次に、内部処理時間減算部１１４は、スタートビットの
パルス幅をＴＤ待時間くするよう並列直列変換部１０６
へ指令する。このためスタートビットのパルス幅は（’
ｒ−’ｒＤ）となり、時刻Ｔ、にスタートビットが終了
する。これにより、第８図（ｂ）に示すようにｂ０以降
の送信データはバス上のデータと正確に同期する。

以上述べたように本実施例によれば、Ｃ５ＭＡ／ＣＤを
正確に行うことができる。

次に本発明の第２の実施例を図面に従い詳細に説明する
。

本発明による第２の実施例の構成を第９図に示す、第９
図において、９０１は回線監視期間中に他の通信制御装
置が送信を開始したパケットに同期してパケットを送信
する場合に、最初のスタートビットの送信を抑圧する手
段としてのスタートビット削除部である。なお、第１図
と同一の構成物には同一番号を付しである。

次に、本実施例の動作を第１０図および第１１図を用い
て説明する。

まず１通信制御袋＠Ｃがバス上にデータを送信中に、通
信制御装置ｉＢ及び通信制御装置Ａに送信要求が発生し
たとする１通信制御装置Ｂ及びＡは、前パケットが終了
した時刻Ｔ、よりタイマ１１１および１１２により、休
止時間の計測を開始する（第１１図２１１．２１．２）
　　そしてタイマ１１２により同期回復期間Ｔｔの開始
時刻Ｔ、を検出すると、バス上スタートビット検出部１
１３により、他の通信制御装置の送信したスタートビッ
トの監視を開始する（第・１１図２１３，２１４）。

このときタイマの誤差により通信制御袋ａ！Ｂが第１０
図（ａ）に示すように時刻Ｔ、に送信を開始したとする
０通信制御装置１Ａのバス上スタートビット検出部１１
３がこのスタートビットを検出すると、スタートビット
削除部９０１は送信制御部１０５と並列直列変換部１０
６に対してスタートビットは送信せず、時刻Ｔ、から時
間Ｔ経過後の時刻Ｔ、にデータｂ０から送信するように
指令する（第１１図２１４，２１７）、バス上のスター
トビットを検出してからデータｂ６を送信するまでに、
スタートビットのパルス幅分の時間Ｔの余裕があり、通
信制御装置Ａはその間に内部処理を終了すればよく、第
１０図（ｃ）に示すように時刻Ｔｓにデータｂ０の送信
を開始することが可能である。その結果、同図（ｂ）に
示すように、ｂ０以降のデータ同期は正確に一致し、Ｃ
８ＭＡ／ＣＤが正しく行なわれる。また、バス上の波形
がいびつになることもないため、不要な高調波成分が発
生することもない、さらに、スタートビットを送信しな
くても、バス上には他の通信制御装置が送信したスター
トビットが存在しており、データを受信する側にとって
何ら問題はない。

もし、回線監視期間Ｔ、内にバス上にスタートビットを
検出しなければ（第１１図２１５）、送信制御部１０５
は、時刻Ｔ８よりスタートビットから送信を開始する（
第１１図２１６，２１７）。

次に、バスがワイヤードＯＲ形式で、ＮＲＺ符号の場合
の動作波形を第１２図に示す、このときも同様に、通信
制御装置ＩＡのバス上スタートビット検出部１１３が時
刻Ｔ３に他の通信制御装置が送信したスタートビット（
第１２図（ａ））を検出すると、そのスタートビット削
除部９０１は送信制御部１０５と並列直列変換部１０６
に対してスタートビットは送信せず、時刻Ｔ、にデータ
ｂ０から送信するように指令する。バス上のスタートビ
ットを検出してからデータｂ０を送信するまでに、スタ
ートビットのパルス幅分時間Ｔだけの余裕があり、通信
制御装置Ａはその間に内部処理を終了すればよく、第１
２図（ｃ）に示すように時刻Ｔ。

にデータｂ０の送信を開始することが可能である。

その結果、第１２図（ｂ）に示すようにす。以降の送信
データはバス上のデータと正確に同期する。

以上述べたように本実施例によれば、Ｃ８ＭＡ／ＣＤを
正確に行うことができ、またバス上に不要な高調波成分
が発生することもない。また、バス上のスタートビット
を検出してから自己のデータの送信を開始するまで時間
的余裕があるので、通信制御装置をマイクロコンピュー
タで構成した場合、高速で高価なマイクロコンピュータ
を必要とせず１通信制御装置を低価格で構成することが
できるという効果もある。

［発明の効果］ 本発明によれば、バス上のデータと送信データの２ビツ
ト目以降は正確に同期するので、Ｃ８ＭＡ／ＣＤのよう
な競合制御を正確に行うことができ、また不要な高調波
成分が発生することもないという効果がある。

【図面の簡単な説明】

第１図は本発明の第１の実施例の構成図、第２図はホー
ムバスシステムの概念図、第３図はホームバスで使用さ
れる基本フォーマットの説明図。 第４図は休止時間と回線監視時間の説明図、第５図は従
来の通信制御装置による送信データの波形図、第６図は
本発明の第１の実施例の通信制御装置による送信データ
の波形図、第７図は第１の実施例の動作を表すフローチ
ャート、第８図は第１の実施例でバス上の符号がＮＲＺ
の場合の送信データの波形図、第９図は本発明の第２の
実施例の構成図、第１０図は第２の実施例の通信制御装
置による送信データの波形図、第１１図は第２の実施例
の動作を表すフローチャート、第１２図は第２の実施例
でバス上の符号がＮＲＺの場合の送信データの波形図、
第１３図はホームバスシステムの送受信回路部分の具体
例の回路図である。 符号の説明 １０１・・・／（Ｘ、１０２〜１０４・・・通信制御装
置。 １０５・・・送信制御部、１０６・・・並列直列変換部
。 １０７・・・送信回路、　１０ｇ・・・受信回路、１０
９・・・直列並列変換部。 １１０・・・受信制御部、１１１・・・タイマＴｐ。 １１２・・・タイマＴ２． １１３・・・バス上スタートビット検出部、１１４・・
・内部処理時間減算部、 １３０・・・パルストランス、 ９０１・・・スタートビット削除部。 第１図

Claims (1)

1. 【特許請求の範囲】 １、複数の通信制御装置が共通伝送路に接続され、調歩
   同期方式によりデータを伝送するシステムにおいて、複
   数の通信制御装置の送信競合時の競合制御を行うために
   、他の通信制御装置が送信したデータに同期して自己の
   データを送信する機能を有する通信制御装置であって、 前記他の通信制御装置が送信したデータに同期して自己
   のデータを送信する際に、前記共通伝送路上に送信する
   最初のビットのパルス幅を正規のパルス幅より小さくす
   る手段を設けたことを特徴とする通信制御装置。 ２、前記バス上のデータのデューティー比が１００％よ
   り小さい場合、前記最初のビットのデューティー比を正
   規のデューティー比より小さくすることを特徴とする請
   求項１記載の通信制御装置。 ３、前記最初のビットに続く第２のビットの開始時点が
   前記他の通信制御装置の第２のビットの開始時点と一致
   するように、前記最初のビットのパルス幅またはデュー
   ティー比を小さくすることを特徴とする請求項１または
   ２記載の通信制御装置。 ４、前記最初のビットのパルス幅またはデューティー比
   は、前記他の通信制御装置のデータ送信開始を検出して
   から自己のデータの送信を開始するまでに要する内部処
   理時間分だけ短くすることを特徴とする請求項３記載の
   通信制御装置。 ５、複数の通信制御装置が共通伝送路に接続され、調歩
   同期方式によりデータを伝送するシステムにおいて、複
   数の通信制御装置の送信競合時の競合制御を行うために
   、他の通信制御装置が送信したデータに同期して自己の
   データを送信する機能を有する通信制御装置であって、 前記他の通信制御装置が送信したデータに同期して自己
   のデータを送信する際に、前記共通伝送路上に送信する
   最初のビットの送信を抑圧する手段を設けたことを特徴
   とする通信制御装置。 ６、前記最初のビットに続く第２のビットの開始時点を
   、前記他の通信制御装置の第２のビットの開始時点と一
   致させることを特徴とする請求項５記載の通信制御装置
   。 ７、前記競合制御方式として、ＣＳＭＡ／ＣＤ（Ｃａｒ
   ｒｉｅｒＳｅｎｓｅＭｕｌｔｉｐｌｅＡｃｃｅｓｓｗｉ
   ｔｈＣｏｌｌｉｓｉｏｎＤｅｔｅｃｔｉｏｎ）方式を採
   用したシステムであって、請求項１または５記載の通信
   制御装置を、複数個、前記共通伝送路に接続して構成し
   たことを特徴とするホームバスシステム。