JPH02100021A - 液晶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の分野〕 本発明は、液晶装置に関し、特にメモリー性をもつ強誘
電性液晶を用いた液晶装置に関する。

〔従来技術〕

クラークとラガーウオルは、Ａｐｐｌｉｅｄ　　Ｐｈｙ
ｓｉｃｓＬｅｔｔｅｒｓ第３６巻、第１１号（１９８０
年６月１日発行）、Ｐ、８９９−９０１．又は米国特許
第４，３６７．９２４号、米国特許第４，５６３，０５
９で、表面安定化強誘電性液晶（Ｓｕｒｆａｃｅ−ｓｔ
ａｂｉｌｉｚｅｄ　ｆｅｒｒｏｅｌｅｃｔｒｉｃｌｉｑ
ｕｉｄ　　ｃｒｙｓｔａｌ）による双安定性強誘電性液
晶を明らかにした。この双安定性強誘電性液晶は、バル
ク状態のカイラルスメクチック相における液晶分子のら
せん配列構造の形成を抑制するのに十分に小さい間隔に
設定した一対の基板間に配置させ、且つ複数の液晶分子
で組織された垂直分子層を一方向に配列させることによ
って実現された。

かかる強誘電性液晶で形成した表示画面を備えた液晶装
置は、例えば神道らの米国特許第４，６５５，５６１号
公報などに記載されたマルチブレクシング駆動方式を用
いることによって大容量画素の表示画面に画像を形成す
ることができる。上述の液晶装置は、ワード・プロセッ
サ、パーソナル・コンピュータ、マイクロ・プリンタ、
テレビジョンなどの表示画面に利用することができるが
、このためには液晶セルを筐体中に組込み、液晶セルの
周辺を枠状の固定部材によって固定し、該枠内を表示画
面とする必要がある。

一般に、液晶セルには一対の相対向する薄ガラスが用い
られ、液晶セル自体をＣＲＴ表示画面の様に湾曲させる
ことが困難で、平板状の表示画面となっている。このた
め液晶セルを筐体中に組込むと、平板状の液晶表示画面
の端部領域が前述した枠状固定部材の凸部によって隠れ
てしまい、特に、通常の観察方向に対して表示画面の上
側及び下側の端部領域の表示画像を観ることができなく
問題点があった。

従って、液晶表示画面内のうち数ｍｍ〜数ｃｍ幅の端部
領域に亘って表示画像を形成しない非表示領域を設ける
必要があった。

ところで、前述した初期配向時の強誘電性液晶素子は、
無電界状態において明状態を生じるドメインと暗状態を
生じるドメインとが混在しており、印加電圧の極性に応
じて明状態及び暗状態のうち何れか一方の状態を生じる
ドメインにされる。前述した非表示領域での強誘電性液
晶の配向状態は、初期配向時の状態がそのまま維持され
ているため、明状態と暗状態を生じさせるドメインが混
在し、これが原因となって表示品位が低下する問題点が
あった。

〔発明の概要〕

本発明の目的は、前述の問題点、特に表示品位の低下を
改善した液晶装置を提供することにある。

本発明は、ａ、走査電極と情報電極との交差部で形成し
た画素を複数行及び列に配列させて形成した画像表示部
と、該画像表示部より外側で、且つ走査電極と平行配置
した第３の電極で形成した画像非表示部とを有する液晶
パネル、ｂ、走査電極に走査信号を出力する走査線駆動
手段、画像表示部に画像が形成されるように情報電極に
情報信号を出力する情報線駆動手段及び画像非表示部が
明状態及び暗状態のうち何れか一方の状態を生じるよう
に第３の電極に電圧を出力する枠表示駆動手段を有する
駆動手段、及び、Ｃ９前記第３の電極に、選択した走査
電極の所定本数毎に電圧を出力し、該所定本数が外部温
度の高温側への変化に応じて増大するように前記駆動手
段を制御する制御手段を有する液晶装置に特徴がある。

〔発明の態様の詳細な説明〕

第１図は本発明の一実施例を示す。ここで、ｌは本例に
係る表示器に対し表示に係る画像データの供給源をなす
ホスト装置としてのワードプロセッサ本体である。５０
は本例に係る表示制御装置であり、ワードプロセッサ本
体１より供給される表示データ等に応じて表示器の駆動
制御を行う。１００はＦＬＣ（強誘電性液晶）を用いて
構成した表示器である。

２００および３００は、表示制御装置本体５０側より供
給される駆動データ等に応じて、それぞれ、表示器１０
０に設けられる情報電極を駆動する情報線駆動回路およ
び走査電極を駆動する走査線駆動回路である。４００は
表示器１００の適切な位置、例えば平均温度を呈する部
位に設けた温度センサである。

表示器１００において、１０２は表示画面、１０４は表
示画面１０２上の有効表示領域、１０６は表示画面１０
２上の有効表示領域１０４外に設けた枠表示部である。

本例においては、枠表示部１０６に対応する電極を表示
器１００に配置し、これを駆動して画面１０２上に枠部
を形成するようにしている。

表示制御装置５０において、５００は第４図につき後述
する制御部であり、表示器１００やワードプロセッサ本
体ｌとの各種データの送受信の制御等を行う。６００は
第５図につき後述するデータ出力部であり、ワードプロ
セッサ本体ｌから供給される表示データについての、制
御部５００からの設定データ等に応じた表示駆動部２０
０．３００等の駆動や制御部５００のデータ設定のため
の起動等を行う。７００は枠駆動部であり、データ出力
部６００からの出力データに基づいて表示画面１０２上
に枠部１０６を形成する。

８００は電源コントローラであり、制御部５００の制御
の下に、ワードプロセッサ本体ｌからの電圧信号を適切
に変圧して表示駆動部２００．３００が電極に印加する
電圧を生成する。９００は制御部５００と電源コントロ
ーラ８００との間に配置されたＤ／Ａ変換部であり、制
御部５００のディジタル量の設定データをアナログ量の
データに変換して電源コントローラ８００に供給する。

９５０は温度センサ４００と制御部５００との間に配設
されたＡ／Ｄ変換部であり、表示器１００で検出された
アナログ量の温度データをディジタル量に変換して制御
部に供給する。

ワードプロセッサ本体１は、表示器１００ないし表示制
御装置５０に対して表示データの供給源をなすホスト装
置としての機能を有するものであり、無論他の形態のホ
スト装置、例えばコンピュータや画像読取装置等との代
替が可能であるが、いずれにしても本例にあっては、以
下の諸データを授受できるものとする。すなわち、まず
表示制御装置５０に供給するデータとして、 Ｄ　＝画像データ、データの表示位置を指定するための
アドレスデータ、水平同期 信号を含む信号。

画像データの表示アドレス（有効表示 領域１０４上の表示装置に対応）を指定可能とするため
のアドレスデータは、有効表示領域１０４に対応したＶ
ＲＡＭを有するホスト装置であれば、例えばそ のアドレスデータをそのまま出力する ようにすることもできる。本例にあっ ては、ワードプロセッサ本体１がこの信号を水平同期信
号もしくは帰線消去信 号に重畳して、データ出力部６００に供給する。

ＣＬＫ　　：　画像データＰＤＯ−ＰＤ３の転送りロッ
ク。

データ出力部６００に供給する。

ＰＤＯＷＮ　：　システムの電源を遮断する旨を通知す
る信号。

制御部５００にノンマスカブル割込み（ＮＭＩ）として
供給する。

とする。

また、表示制御装置５０がワードプロセッサ本体１に供
給するデータとして、 Ｐ　ＯＮ、１０ＦＦ　：　　システムの電源の投入に際
して、並びに遮断に際して、それぞれ、表示 制御装置５０側が立上げ並びに立下げ を完了したことを通知するステータ ス。

制御部５００が出力する。

Ｌ　ｉ　ｇ　１１ｔ　　　：　表示装置１００に組合わ
される光源ＦＬのオン／オフを指示する信号。

制御部５００が出力する。

Ｂｕｓｙ　　　：　表示制御装置５０側が初期動作時や
表示動作時において諸設定を行うため に、ワードプロセッサ本体１に対し信 号りの転送等を待機させる同期信号。

すなわち、本例にあってはワードプ ロセッサ本体１がこのＢｕｓｙ信号を 受付は可能なものとする。

制御部５００がデータ出力部６００を介して供給する。

第２図および第３図は、それぞれ、ＦＬＣを用いて構成
した表示器１００の一構成例を示す分解斜視図および断
面図である。これら図において、１１０および１２０は
、それぞれ、上部および下部に配置したガラス板であり
、ＦＬＣ素子の配向の方向に対してクロスニコルとなる
ように配設した偏光子を設ける。１２２は下部ガラス基
板１２０上に設けた配線部であり、例えばＩＴＯ等の透
明電極１２４および絶縁膜１２６から成る。１２８は電
極低抵抗化が必要なときに透明電極１２４上に付加する
金属層であり、表示器が小形のときには付加しな（でも
よい。１１２は上部ガラス基板１１０に設けた配線部で
あり、下部ガラス基板１２０の配線部１２２における各
部１２４および１２６とそれぞれ同様の透明電極１１４
および絶縁膜１１６等から成る。

配線部１１２および１２２の配線方向は互いに直交する
方向である。また、例えば有効表示領域１０４をＡ５版
の寸法とし、その長辺を水平走査方向として用い、４０
０Ｘ８００ドツトの解像度をもたせるのであれば、有効
表示領域に対応させて配線部には、４００本または８０
０本の透明電極群を設けておく。

本例においては、水平走査方向をコモン側とし、上部の
配線部１１２に４００本の透明電極１１４の群を、下部
の配線部１２２に８００本の透明電極１２４の群を設け
ている。また、表示画面１０２の内側の有効表示領域１
０４の外側に対応する部分には、枠を表示するための透
明電極１５０．　１５１の群を、データ表示用の透明電
極１２４，１１４と同一もしくは異なる形状に設けてい
る。

１３０はＦＬｃ、３２の封入部であり、ＦＬＣを配向さ
せるための１対の配向膜１３６と、双安定状態をとるよ
うに配向膜１３６間の距離を規定するためのスペーサ１
３４とを有する。１４０はＦＬｃ、３２を封止するエポ
キシ等のシール材、１４２は封入部１３０内にＦＬｃ、
３２を充填するための充填口、１４４は当該充填後に充
填口１４２を封止する封口部材である。

２１０および３１０は、それぞれ情報線駆動回路２００
の構成要素をなすセグメント駆動エレメントおよび走査
線駆動回路３００の構成要素をなすコモン駆動エレメン
トであり、本例にあっては８０本の透明電極を駆動する
集積回路とし、それぞれ、１０個および５個配設する。

２８０および３８０は、それぞれ、セグメント駆動エレ
メント２１０を載置する基板、およびコモン駆動エレメ
ント３１０を載置する基板、２８２および３８２は、そ
れぞれ、基板２８０および３８０に接続されるフレキシ
ブルケーブル、２９９はフレキシブルケーブル２８２お
よび３８２を接続し、第１図示の表示制御装置５０に結
合するコネクタである。

１１５および１２５は、それぞれ、透明電極１１４およ
び１２４に連続して形成した取出し電極であり、それぞ
れ、フィルム状の導電部材３８４および２８４を介して
、駆動エレメント３１０および２１０に接続する。

なお、本例においては、下部ガラス基板１２０の下方に
配置した光源ＦＬにより光を照射し、ＦＬＣ素子を第１
または第２の安定状態に駆動することによって表示を行
う。

第２図および第３図に示したような表示器を適用する場
合には、ＦＬＣ素子の特性に関して以下のような諸問題
点があり、本例においてはそれらに特に着目してＦＬＣ
素子を用いた表示器１００の適切な構成、並びにその適
切な駆動制御の実現を図る。

第２図および第３図示のような表示器１００を構成した
場合、コモン側の透明電極１１４の群およびセグメント
側の透明電極１２４の群がマトリクス状に配置された範
囲に対応した表示画面１０２上の領域を、実際に画像デ
ータを表示可能な領域、すなわち有効表示領域１０４と
する訳であるが、コモン側の透明電極群（すなわち走査
電極群）のマトリクス状配置範囲外であってシール材１
４０内側の少な（とも一部分に対応した領域も含めて表
示画面１０２とするのが、有効表示領域１０４を完全に
視認可能とする上で望ましい。

しかしながら、コモン側の透明電極群を配置したのみで
は、そのような一部分にはいずれか一方の側の電極群が
通っているだけであり、従ってその部位のＦＬＣは画像
データの表示には係らず、浮いたものとなる。すなわち
、このような状態ではその部分のＦＬＣは双安定状態を
取り得るので、その部分に対応した表示画面１０２上の
領域には光の透過領域（白）と非透過領域（黒）とが混
在することになり、この結果表示の美観を損ねるのみな
らず有効表示領域１０４の明示が困難となったり、操作
者に錯覚を起こさせる事態も生じ得る。

そこで、本例においてはそのような有効表示領域１０４
の外側にも、コモン側の透明電極と交叉する透明電極（
以下、枠周透明電極という）１５ｏを設け、これらを適
切に駆動することにより枠部１０６が形成されるように
する。この枠周透明電極１５０として、上部ガラス基板
１１０上のコモン側の透明電極１１４の配設範囲両側に
例えば１６本の電極１５０を配置する。なお、第２図に
おいては、簡略化のためにガラス基板１２０．　１１０
上に代表して両側の１本のみを示しているが、幅広の１
本の枠周透明電極であってもよい。

第４図は制御部５００の一構成例を示す。ここで、５０
１は第６図示の制御手順等に従って各部を制御する例え
ばマイクロプロセッサ形態のＣＰＵ、５０３はＣＰＵ５
０１が実行する第６図示の制御手順等に対応したプログ
ラムのテーブルを展開したＲＯＭである。５０５はＣＰ
Ｕ５０１が制御手順実行の過程において作業用等に用い
るＲＡＭである。

ＰＯＲＴＩ〜ＰＯＲＴ６は入出力方向の設定が可能なポ
ート部であり、それぞれ、ポートＰＩＯ〜Ｐ１７、Ｐ２
０〜Ｐ２７、Ｐ３０〜Ｐ３７、Ｐ４０〜Ｐ４７、Ｐ５０
〜Ｐ５７およびＰ６０〜Ｐ６７を有している。ＰＯＲＴ
７は出力ポートであり、Ｐ２Ｏ−Ｐ７４を有している。

ＤＤＲ１〜ＤＤＲ６は、それぞれ、ポート部ＰＯＲＴＩ
〜ＰＯＲＴ６の入出力方向の切換え設定を行うための入
出力設定レジスタ（データ・ディレクション・レジスタ
）である。なお、本例にあっては、ポート部ＰＯＲＴＩ
のポートＰ１３〜Ｐ１７（信号Ａ３〜Ａ７に対応）、ポ
ート部ＰＯＲＴ２のポートＰ２１〜Ｐ２５およびＰ２７
、ポート部ＰＯＲＴ４のＰ２ＯおよびＰ４１（それぞれ
信号Ａ８およびＡ９に対応）、ポート部ＰＯＲＴ５のポ
ートＰ５３〜Ｐ５７、ポート部ＰＯＲＴ６のポートＰ６
２およびポート部ＰＯＲＴ７のポートＰ７２〜Ｐ７４、
並びにＣＰＵ５０Ｌの各端子ＭＰＯ，ＭＰＩおよび５Ｔ
ＢＹは未使用である。

５０７および５０９は、それぞれ、ＣＰＵ５０１をリセ
ットするためのリセット部、およびＣＰＵ５０１に動作
基準クロック（４ＭＨ２）を供給するクロック発生部で
ある。

ＴＭＲＩ、ＴＭＲ２およびＳＣＩは基準クロック発生源
およびレジスタを有し、レジスタへの設定に応じて基準
クロックの分周等が可能なタイマである。まず、タイマ
ＴＭＲ２は、レジスタ設定に応じて基準クロックを分周
し、データ出力部６００のシステムクロックとなる信号
Ｔｏｕｔを発生する。データ出力部６００では、この信
号Ｔａｕｔを基に表示器１００の１水平走査期間（ＩＨ
）を規定するクロック信号を生成する。タイマＴＭＲ１
はプログラム上の動作時間と表示画面１０２のＩＨとを
調整するために用い、かかる調整をそのレジスタへの設
定値に応じて実現する。

また、これらタイマＴＭＲＩおよびＴＭＲ２は、設定値
に基づいた設定時間のタイムアツプ時に、ないしはタイ
ムアツプに伴う次の計時動作開始時に内部割込みとして
信号ＩＲＱ３をＣＰＵ５０１に供給し、ＣＰＵ５０１で
は必要に応じてこれを受付ける。

なお、タイマＳＣＩに関しては、本例においては未使用
である。

また、第４図において、ＡＢおよびＤＢは、それぞれ、
ＣＰＵ５０１と各部とを接続する内部のアドレスバスお
よびデータバス、５１１はポート部ＰＯＲＴ５゜ＰＯＲ
Ｔ６とＣＰＵ５０１とのハンドシェークコントローラで
ある。

第５図はデータ出力部６００の一構成例を示す。ここで
、６０１はワードプロセッサ本体１と結合し、信号りお
よび転送りロックＣＬＫを受容するデータ入力部である
。信号りは、画像信号と水平同期信号とが加えられてワ
ードプロセッサ本体１が送信するものであり、本例にあ
っては水平同期信号もしくは水平帰線消去期間には実ア
ドレスデータが重畳されて供給される。而して、データ
入力部６０１は水平同期信号もしくは水平帰線消去期間
の検出の有無に応じてデータ出力経過を切換え、検出時
にはそのときに重畳されている信号成分を実アドレスデ
ータとして認識して実アドレスデータＲＡ／Ｄとして出
力し、非検出時にはその間の信号成分を画像データとし
て認識して、４ビツトパラレルの画像データＤｏ−Ｄ３
として出力する。

また、データ入力部６０１は実アドレスデータの入力を
認識したときに、アドレス／データ識別信号Ａ／Ｄを付
勢し、この信号Ａ／Ｄは、ＩＲＱ発生部６０３およびＤ
ＡＣＴ発生部６０５に導かれる。ＩＲＱ発生部６０３で
は、この信号Ａ／Ｄの入来に応じて割込み信号１てを出
力し、これがスイッチ５２０の設定に応じて割込み指令
ＩＲＱＩまたは「「℃７として制御部５００に供給され
、ラインアクセスモードまたはブロックアクセスモード
での動作が行われる。一方、ＤＡＣＴ　発生部６０５　
テＬ！、信号Ａ／Ｄ　（７）入来に応じて表示器１００
のアクセスの有無を識別を行うためのＤＡＣＴ信号を出
力し、これを制御部５００、　ｍ発生部６１１およびゲ
ートアレイ６８０に導く。

ＦＥＮ発生部６１１は、ＤＡＣＴ信号の付勢時における
ＦＥＮ　）リガ発生部６１３からのトリガ信号の入力に
応じてゲートアレイ６８０を起動する信号ｎ１を発生す
る。ｎτトリガ発生部は、制御部５００がＡ　、／　Ｄ
変換部９５０に対し温度センサ４００からの温度情報の
取込みを指令するライト信号ＡＤＷＲによりトリガ信号
を発生する。また、このときには、ｍトリガ発生部６１
３は、デバイスセレクタ６２１が発生するチップセレク
ト信号ＤＳＯにより選択がなされている。すなわち、制
御部５００が温度データを読取るべく　Ａ／Ｄ変換部９
５０のチップセレクトを行うときには、ＨΔトリガ発生
部６１３も選択され、ライト信号ＡＤＷＲに応じて枠駆
動も起動されることになる。

６１９は制御部５００からのビジー信号ＩＢＵＳＹに応
じて、表示制御装置５０のビジー状態を通知する信号Ｂ
ＵＳＹをワードプロセッサ本体１に送出するビジーゲー
トである。

６２１は制御部５００からの信号ＡＩＯ〜Ａ１５を受容
し、その値に応じてＡ／Ｄ変換部９５０、Ｄ／Ａ変換部
９００およびデータ出力部６００のチップセレクトを行
うための信号ＤＳＯ〜ＤＳ２を出力する。６２３は信号
ｍに応じて起動され、このとき制御部５００からの信号
ＡＯ−Ａ４に基づいてラッチパルスゲートアレイ６２５
のセットを行う。ラッチパルスゲートアレイ６２５は、
レジスタ部６３０の各レジスタの選択を行うためのもの
で、レジスタ部６３０のレジスタ個数に応じた数のビッ
ト数で構成される。本例にあっては、レジスタ部６３０
は各１バイトの２２個の領域を有し、ラッチパルスゲー
トアレイ６２５は各領域に１ビツトを対応させた２２ビ
ツトの構成とする。すなわち、レジスタセレクタ６２３
がラッチパルスゲートアレイ６２５のピットセットを行
ったときに、そのビットに対応した領域が選択されると
共に、制御部５００からラッチパルスゲートアレイ６２
５へのリード信号■またはライト信号ＷＲの供給に応じ
て、選択されたレジスタに対するシステムデータバスを
介してのデータ読出しまたはデータ書込みが行われる。

レジスタ部６３０において、ＲＡ／ＤＬおよびＲ，Ａ／
Ｄ　Ｕは、実アドレスデータＲＡ／Ｄの下位および上位
１バイトをそれぞれ格納する実アドレスデータレジスタ
であり、この格納は実アドレス格納制御部６４１によっ
て行われる。

ＤＣＬおよびＤＣＵは、表示の水平走査線方向のドツト
数（本例では８００ドツト）の値に対応したデータの下
位および上位１バイトをそれぞれ格納する水平ドツトカ
ウントデータレジスタである。画像データＤＯ〜Ｄ３の
転送開始時に起動されて適宜のクロックを計数する水平
ドツト数カウンタ６４３は、このレジスタＤＣＬおよび
ＤＣＵに格納された数値に等しい計数動作を行ったとき
にラッチ信号ＬＡＴＩ（の発生部６４５に対しその発生
を行わせる。

ＤＭは駆動モードレジスタであり、ラインアクセス時ま
たはブロックアクセス時に対応したモードデータが書込
まれる。

ＤＬＬおよびＤＬＵはコモンライン選択アドレスデータ
のレジスタであり、１６ビツトのデータにつきそれぞれ
の下位および上位１バイトを格納する。

そして、レジスタＤＬ　　Ｌに格納されたデータは、ブ
ロック指定用のアドレスデータＣＡ６．ＣＡ５およびラ
イン指定用のアドレスデータＣＡ４〜ＣＡＯとして出力
される。また、レジスタＤＬ　Ｕに格納されたデータは
、デコーダ部６５０に供給されて、コモン駆動エレメン
ト３１０の選択用のチップセレクト信号Ｃπ〜コ■とし
て出力される。

ＣＬＩおよびＣＬ２は、ブロックアクセスモードにおけ
るコモン側ラインの駆動（ライン書込み）に際してコモ
ン側駆動部３００に供給する駆動データを格納する１バ
イトの領域、ＳＬＩおよびＳＬ２は、同じくセグメント
側ラインの駆動に際してセグメント側駆動部２００に供
給する駆動データを格納する！バイトの領域である。

ＣＢＩおよびＣＢ２は、ブロックアクセスモードのブロ
ック消去時におけるコモン側ラインの駆動に際してコモ
ン側駆動部３００に供給する駆動データを格納する１バ
イトの領域、ＳＢＩおよびＳＢ２は同様にセグメント側
駆動部２００に供給する駆動データを格納する１バイト
の領域である。

ＣＣＩおよびＣＣ２は、ラインアクセスモードのライン
書込み時におけるコモン側ラインの駆動に際してコモン
側駆動部３００に供給するデータを格納するｌバイトの
領域、ＳＣＩおよびＳＣ２は同様にセグメント側駆動部
２００に供給する駆動データを格納する１バイトの領域
である。

続（３つの１バイト領域は枠駆動部７００のスイッチン
グを行うためのデータを格納した領域であり、４ビツト
毎に分けて、レジスタＦＶＩ、ＦＣＶｃ。

ＦＶ２．ＦＶ３．ＦＳＶｃ、ＦＶ４を設けである。

６６１は逓倍器であり、制御部５００からのパルス信号
Ｔｏｕｔを例えば２倍に逓倍する。６６３Ａ、　６６３
Ｂ。

６６３Ｃおよび６６３Ｄは逓倍器６６１の出力の３相。

４相、６相および１２相のリングカウンタであり、ｌ水
平走査期間（ＩＨ）をそれぞれ４分割、３分割。

２分割および無分割するのに用いる。この分割された期
間を以下ΔＴといい、例えば３分割の場合には３ΔＴで
ＩＨをなすことになる。

６６５はリングカウンタ６６３Ａ〜６６３Ｄの出力から
いずれかを選択するためのマルチプレクサであり、駆動
モードレジスタＤＭの内容に応じて、すなわちｌＨを何
分側して駆動を行うかを示すデータに応じて設定される
。例えば、３分割の場合には４相リングカウンタ６６３
Ｂの出力を選択する。

６６７はリングカウンタ６６３Ａ〜６６３Ｄの各出力の
４相リングカウンタ、６６９はマルチプレクサ６６５と
同様に設定されるマルチプレクサである。

第６図は本発明で用いた表示制御の概要を表わす。

まず、ワードプロセッサ本体１の電源がＯＮ”となると
、 ＩＮＩＴルーチンが自動的に開始される（ステップ５ｌ
ｏｔ）。ここでは、Ｂｕｓｙ信号を“ＯＮ″としてパワ
ーＯＮ時におけるそれぞれ枠１０６の駆動、有効表示領
域１０４の消去およびそのための温度補償が行われ、最
後にＢｕｓｙ信号を“ＯＦＦ”として割り込み要求「１
℃１またはＩＲＱ２が来るまで待つ。この割込み要求ｍ
またはＩＲＱ２は、ワードプロセッサ本体１からアドレ
スデータが転送されることによって発生されるものであ
り、アドレスデータが来なければプログラムは実行され
ず、表示画面１０２に止まったままである。

次に、アドレスデータが転送されて割り込み要求がかか
ると、この内部割り込み要求が「Ｗフ了か、あるいはＴ
ＲＱ２かに応じて、ステップ５１０２の手順により、Ｉ
ＲＱＩであればＬＳＴＡＲＴルーチンへ、口Ｉ劇であれ
ばＢＳＴＡＲＴルーチンへ、それぞれ進む。この分岐に
よって、上述したブロックアクセスかラインアクセスか
が別れる。すなわちＬＳＴＡＲＴルーチンへ進めばライ
ンアクセスとなり、ＢＳＴＡＲＴルーチンへ進めばブロ
ックアクセスとなる。

ところで、ＩＲＱＩあるいはＩＲＱ２の設定は、本例に
あっては、表示制御装置本体５０の適切な部位に配設さ
れた切換手段５２０によって、予め手動で行われる。

かかる切換手段５２０によってラインアクセスモードに
設定され、ＩＲＱＩが発生したとき、Ｌ　Ｓ　Ｔ　Ａ　
ＲＴルーチンが起動され、かかるプログラムが実行され
る。ここで、データ出力部６００から、転送されたアド
レスデータを読み、このアドレスが有効表示領域１０４
の最終ラインのものかどうかを判断する（ステップ５１
０３および５１０４）。

ここで、最終ラインではないとき、 Ｌ　Ｌ　Ｉ　Ｎ　Ｅルーチンへプロ、ダラム実行が分岐
する。

ここでは、Ｂｕｓｙ信号を”ＯＮ”として、アドレスデ
ータの次に転送される画像データに基づき、ｌ走査線分
のライン書き込みを行う。次に、Ｂｕｓｙ信号を“ＯＦ
Ｆ”として、割り込み要求−ＩＲＱＩを待つ（ステップ
５１０５）。ｎε汀が供給されると再びＬＳＴＡＲＴル
ーチンが起動される。

ステップ５１０４でアドレスデータが最終ラインのもの
であれば、 ＦＬＬＩＮＥルーチンへプログラム実行が分岐する。

ここでは転送された画像データを基に、最終ラインのラ
イン書き込みを行う。次に枠駆動および温度補償データ
の更新を行い、Ｂｕｓｙ信号を“ＯＦＦ”として、割り
込み要求ｎＢ汀を待つ（ステップ５１０６）。

ここで、割り込み要求ＩＲＱ了があると、再びＬＳＴＡ
ＲＴルーチンが起動される。以上のような手順で、ライ
ンアクセスモードでの表示制御が行われる。

一方、上述した切換手段５２０によってブロックアクセ
スモードに設定された場合、アドレスデータ転送によっ
て、ＩＲＱ２が発生したとき、ＢＳＴＡＲＴルーチンが
起動される。ここでは、Ｂｕｓｙ信号をＯＮ“とじ、転
送されたアドレスデータを読み、かかるデータがブロッ
クの先頭ラインか、有効表示領域１０４の最終ラインか
、あるいは上記以外のラインか、を判断する（ステップ
５１０７および５１０８）。ここで、アドレスデータが
先頭ラインで、最終ラインでもないとき、 Ｌ　Ｉ　Ｎ　Ｅルーチンへ分岐する。ここでは、転送さ
れた画像データを基に１ライン分のライン書き込みを行
う。次に、Ｂｕｓｙ信号を“ＯＦＦ“とじて、割り込み
要求を待つ（ステップ５１０９）。ここで、内部割り込
み要求ＩＲＱ２があると、再びＢＳＴＡＲＴルーチンが
起動される。

ステップ３１０８でアドレスデータが有効表示領域１０
４の最終ラインであると、 Ｆ　Ｌ　Ｉ　Ｎ　Ｅルーチンへ実行が分岐する。ここで
は、１ライン分のライン書き込みを行う。次に、枠駆動
および温度補償データの更新を行い、Ｂｕｓｙ信号を“
ＯＦＦ”として、割り込み要求を待つ（ステップ５ｉｌ
ｏ）。ここで、割り込み要求ＩＲＱ２があると再びＢＳ
ＴＡＲＴルーチンが起動される。

ステップ８１０８で、アドレスデータがブロックの先頭
ラインであれば、 ＢＬＯＣＫルーチンへ実行が分岐する。ここでは、アド
レスで指示されたラインの属するブロック全てを消去し
、かかるブロックの領域を「白」とする（ステップ５ｉ
ｌｌ）。次にＬＩＮＥルーチン（ステップ５１０９）へ
進み、前述したのと同様な処理を行う。上述したような
手順で、ブロックアクセスモードでの表示制御を行い、
情報を書き込みを行う。

また、ワードプロセッサ本体１がパワーダウン信号ｍを
制御部５００へ送出すると、この信号によって、ノンマ
スカブル割り込み要求ＮＭＩがかかり、ＰＷＯＦＦが起
動される。ここでは、Ｂｕｓｙ信号を“ＯＮ”とし、有
効表示領域１０４の消去を行い、全ての領域を「白」と
する。次に、パワーステータス信号およびＢｕｓｙ信号
を“ＯＦＦ”とし、これによりワードプロセッサ本体１
の電源が遮断される（ステップ５１１２）。

上述したことから明らかなように、表示制御の２つの形
態、すなわち、ブロックアクセスおよびラインアクセス
のいずれの形態が実施されたとしても、アドレスデータ
が、全有効表示領域に亘って順次、周期的かつ連続的に
転送されて（る場合には、リフレッシュ駆動となり、ま
た、ある所定の部分のアドレスデータが間欠的に転送さ
れてくるのであれば、部分書き換え駆動となる。

なお、以下で記述する制御手順の詳細においては、本体
１側からは、アドレスデータおよび画像データをリフレ
ッシュモードで転送してくることを前提として説明を行
う。

以上の例で用いた各部間の信号又はデータをまとめると
、以下のとおりである。

第７図は、本発明で用いた所定温度のＦＬＣに対する最
適な駆動条件を示している。温度センサ４００で検知し
て最適な駆動電圧と１水平走査期間が制御部５００によ
って制御される。

本発明では、枠表示領域１０６が２０Ｈｚ以上の周波数
で駆動することによって、枠表示領域１０６のフリッカ
−発生を抑制することができる。この際、外部温度が変
化すると、第７図に示す様に１水平走査期間の最適駆動
条件が変化し、外部温度が低温側になると１水平走査期
間が長くなる。従って、本発明では、枠表示領域１０６
の駆動周波数を２０Ｈｚ以上に維持するために、枠表示
領域１０６の駆動周期を駆動走査線のカウント数を基準
にして設定し、高温程カウントした走査線の本数を増大
させたものである。又、この駆動走査線のカウントは、
制御部５００内にて行われる。

第８図は、本発明で用いたマルチ・インターレース駆動
方式（２本おき以上の飛越し選択方式）の駆動波形例で
ある。

第８図には（４Ｍ−３）フィールドＦ４Ｍ−３，（４Ｍ
−２）フィールドＦ　４Ｍ−２、（４Ｍ　−１）フィー
ルド　Ｆ４Ｍ−１と４ＭフィールドＦ４Ｍ（ここで、■
フィールドとは１垂直走査期間のことである。Ｍ＝１．
２．３・・・）における４ｎ−３番目の走査電極に印加
する走査選択信号５４ｎ−３（ｎ＝１．２．３−）、　
４ｎ−２番目の走査電極に印加する走査選択信号５４ｎ
−２，４ｎ１番目の走査電極に印加する走査選択信号５
４ｎ−１と４ｎ番目の走査電極に印加する走査選択信号
Ｓ４ｎが示されている。第８図によれば、走査選択信９
３Ｓ４ｎ−３は、（４Ｍ−３）フィールドＦ　４Ｍ−３
と（４Ｍ−Ｉ）フィールドＦ４Ｍ−１（Ｍ＝１．２．３
・・・）の同一位相における電圧極性（走査非選択信号
の電圧を基準にした電圧極性）が互いに逆極性になって
おり、かつ（４Ｍ−２）フィールドＦ　４Ｍ−２と４Ｍ
フィールドＦ４Ｍでは走査しないようになっており、走
査選択信号５４ｎ−１も同様である。さらに、ｌフィー
ルド期間内で印加された走査選択信号５４ｎ−３と５４
ｎ−１は、互いに相違した電圧波形となっており、同一
位相の電圧極性が互いに逆極性となっている。

同様に走査選択信号５４ｎ−２は、（４Ｍ−２）フィー
ルドＦ　４Ｍ−２と４ＭフィールドＦ４Ｍの同一位相に
おける電圧極性（走査非選択信号の電圧を基準にした電
圧極性）が互いに逆極性になっており、かつ（４Ｍ−３
）フィールドＦ　４Ｍ−３と（４Ｍ−１）フィールドＦ
４Ｍ−１では走査しないようになっており、走査選択信
号５４１１も同様である。さらに、１フイ一ルド期間内
で印加された走査選択信号５４ｎ−２とＳ４ｎは、互い
に相違した電圧波形となっており、同位相の電圧極性が
互いに逆極性となっている。

又、第８図の走査駆動波形例では、画面が一斉に休止（
例えば画面を構成する全画素に一斉に電圧０を印加する
）するための位相が第３番目に設けられ、走査選択信号
の３番目の位相が電圧Ｏ（走査非選択信号の電圧と同一
レベル）に設定されている。

又、第８図によれば、（４Ｍ−３）番目のフィールドＦ
　４Ｍ−３で信号電極に印加する情報信号としては、走
査選択信号５４ｎ−３に対しては白信号（走査選択信号
３４Ｍ−３との合成により、２番目の位相で強誘電性液
晶の閾値電圧を越えた電圧３ｖｏが印加されて白の画素
を形成する）と保持信号（走査選択信号５４ｎ−３との
合成により、画素に強誘電性液晶の闇値電圧より小さい
電圧±ｖｏが印加される）とが選択的に印加され、走査
選択信号５４ｎ−１に対しては黒信号（走査選択信号５
４ｎ−１との合成により、２番目の位相で強誘電性液晶
の閾値電圧を越えた電圧−３Ｖｏが印加されて黒の画素
を形成する）と保持信号（走査選択信号５４ｎ−１との
合成により、画素に強誘電性液晶より小さい電圧±ｖ０
が印加される）とが選択的に印加される。そして、（４
ｎ−２）番目および（４ｎ）番目の走査電極には走査非
選択信号が印加されているので、そのまま情報信号が印
加される。

上述の（４Ｍ−３）フィールドＦ　４Ｍ−３の書込みに
続（（４Ｍ−２）フィールドＦ　４Ｍ−２で、信号電極
に印加する情報信号としては、走査選択信号Ｓ　４ｎ−
２に対しては、上述と同様の黒信号と保持信号とが選択
的に印加され、走査選択信号Ｓ４ｎに対しては、上述と
同様の白信号と保持信号とが選択的に印加される。そし
て（４ｎ−３）番目および（４ｎ−１）番目の走査電極
には走査非選択信号が印加されるので、そのまま情報信
号が印加される。

又、（４Ｍ−２）フィールドＦ　４Ｍ−２に続＜、（４
Ｍ−１）フィールドＦ　４Ｍ−１で、信号電極に印加す
る情報信号としては、走査選択信号５４ｎ−３に対して
は、上述と同様の黒信号と保持信号とが選択的に印加さ
れ、走査選択信号５４ｎ−＋に対しては、上述と同様の
白信号と保持信号とが選択的に印加される。そして（４
ｎ−２）番目および４０番目の走査電極には走査非選択
信号が印加されるので、そのまま情報信号が印加される
。

（４Ｍ−１）フィールドＦ４Ｍ−１に続＜、４Ｍフィー
ルドＦ４Ｍで信号電極に印加する情報信号としては、走
査選択信号５４ｎ−ｚに対しては、上述と同様の黒信号
と保持信号とが選択的に印加され、走査選択信号Ｓ４ｎ
に対しては、上述と同様の白信号と保持信号とが選択的
に印加される。そして（４ｎ−３）番目および（４ｎ−
１）番目の走査電極には走査非選択信号が印加されるの
で、そのまま情報信号が印加される。

第９図（Ａ）、　　（Ｂ）および（Ｃ）は第８図に示す
駆動波形によって第９図（Ｄ）に示す表示状態を書込ん
だ時のタイミングチャートを示している。第９図（Ｄ）
中、○は白の画素、・は黒の画素を表わしている。又、
第９図（Ｂ）中の１．−　５１は走査電極Ｓ１と信号電
極１１との交点に印加された電圧の時系列波形である。

Ｉ２−３．は走査電極Ｓ、と信号電極Ｉ２との交点に印
加された電圧の時系列波形である。同様にＩ、−５２は
走査電極Ｓ２と信号電極１１との交点に印加された電圧
の時系列波形である。

Ｉ２−８２は走査電極Ｓ２と信号電極Ｉ２との交点に印
加された電圧の時系列波形である。

又、本発明は、上述の駆動波形例に限定されるものでは
な（、例えば走査線を４本おき、５本おき、６本おき、
７本おき、好ましくは８本以上おきに走査することがで
きる。又、走査選択信号は、第８図に示す様にフィール
ド毎に極性反転した波形であってもよく、又、フィール
ド毎に同一波形としたものであってもよい。

第１０図は、強誘電性液晶セルの例を模式的に描いたも
のである。１４１ａと１４１ｂは、Ｉｎ２Ｏ３＋ＳｎＯ
２やＩＴＯ（インジウム−ティン−オキサイド）等の透
明電極がコートされた基板（ガラス板）であり、その間
に液晶分子層１４２がガラス面に垂直になるよう配向し
たＳ　ｍ　Ｃ零相の液晶が封入されている。太線で示し
た線１４３が液晶分子を表わしており、この液晶分子１
４３は、その分子に直交した方向に双極子モーメント（
Ｐ上）１４４を有している。基板１４１ａと１４１ｂ上
の電極間に一定の閾値以上の電圧を印加すると、液晶分
子１４３のらせん構造がほどけ、双極子モーメント（Ｐ
土）１４４はすべて電界方向に向（よう、液晶分子１４
３の配向方向を変えることができる。液晶分子１４３は
細長い形状を有しており、その長軸方向と短軸方向で屈
折率異方性を示し、従って例えばガラス面の上下に互い
にクロスニコルの位置関係に配置した偏光子を置けば、
電圧印加極性によって光学特性が変わる液晶光学変調素
子となることは、容易に理解される。さらに液晶セルの
厚さを十分に薄くした場合（例えば１μ）には、第１１
図に示すように電界を印加していない状態でも液晶分子
のらせん構造はほどけ、その双極子モーメントＰａ又は
ｐｂは上向き（１５４ａ）又は下向き（１５４ｂ）のど
ちらかの状態をとる。このようなセルに、第１１図に示
す如（一定の閾値以上の極性の異なる電界Ｅａ又はＥｂ
を所定時間付与すると、双極子モーメントは電界Ｅａ又
はＥｂの電界ベクトルに対して上向き１５４ａ又は下向
き１５４ｂと向きを変え、それに応じて液晶分子は第１
の安定状態１５３ａかあるいは第２の安定状態１５３ｂ
の何れか一方に配向する。

このような強誘電性液晶を光学変調素子として用いるこ
との利点は２つある。第１に応答速度が極めて速いこと
、第２に液晶分子の配向が双安定状態を有することであ
る。第２の点を例えば第１１図によつて説明すると、電
界Ｅａを印加すると液晶分子は第１の安定状態１５３ａ
に配向するが、この状態は電界を切っても安定である。

又、逆向きの電界Ｅｂを印加すると液晶分子は第２の安
定状態１５３ｂに配向して、その分子の向きを変えるが
、やはり電界を切ってもこの状態に留っている。又、与
える電界Ｅａが一定の闇値を越えない限り、それぞれの
配向状態にやはり維持されている。このような応答速度
の速さと双安定性が有効に実現されるには、セルとして
は出来るだけ薄い方が好ましく、一般的には０．５μ〜
２０μ、特に１μ〜５μが適している。

〔発明の効果〕

本発明によれば、表示品位が向上し、外部温度の変化に
応じて生じていた枠表示領域のフリッカ−の発生を抑制
することができた。

【図面の簡単な説明】

第１図は、本発明装置のブロック図である。第２図は、
本発明で用いた表示器の分解斜視図である。 第３図は、本発明で用いた表示パネルの断面図である。 第４図は、本発明で用いた制御部のブロック図図である
。第材図及び第蒋図は、本発明で用いた強誘電性液晶素
子の斜視図である。 である。第５図は、本発明で用いたデータ出力部のブロ
ック図である。第ｘ図は、本発明で用いた表示制御手順
のフローチャート図である。第１図は、最央 ？ いた駆動例の波形図である。第神図（Ｄ）は、本発明で
用いたマトリクス電極の表示例を示す説明Ｊ？ 第１０ 辺 第１１ 図 ／ｂ４ｂ（ｆ’ｂ） ５ｊｂ

Claims (1)

【特許請求の範囲】
1. （１）ａ、走査電極と情報電極との交差部で形成した画
   素を複数行及び列に配列させて形成した画像表示部と、
   該画像表示部より外側で、且つ走査電極と平行配置した
   第３の電極で形成した画像非表示部とを有する液晶パネ
   ル、 ｂ、走査電極に走査信号を出力する走査線駆動手段、画
   像表示部に画像が形成されるように情報電極に情報信号
   を出力する情報線駆動手段及び画像非表示部が明状態及
   び暗状態のうち何れか一方の状態を生じるように第３の
   電極に電圧を出力する枠表示駆動手段を有する駆動手段
   、及び ｃ、前記第３の電極に、選択した走査電極の所定本数毎
   に電圧を出力し、該所定本数が外部温度の高温側への変
   化に応じて増大するように前記駆動手段を制御する制御
   手段、 を有する液晶装置。