JPH0198242A - 単結晶マグネシアスピネル膜の形成方法 - Google Patents

単結晶マグネシアスピネル膜の形成方法

Info

Publication number
JPH0198242A
JPH0198242A JP62254615A JP25461587A JPH0198242A JP H0198242 A JPH0198242 A JP H0198242A JP 62254615 A JP62254615 A JP 62254615A JP 25461587 A JP25461587 A JP 25461587A JP H0198242 A JPH0198242 A JP H0198242A
Authority
JP
Japan
Prior art keywords
film
single crystal
composition ratio
magnesia spinel
crystal magnesia
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62254615A
Other languages
English (en)
Other versions
JPH0695554B2 (ja
Inventor
Yasunori Inoue
恭典 井上
Hiroshi Hanabusa
寛 花房
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP62254615A priority Critical patent/JPH0695554B2/ja
Priority to US07/254,430 priority patent/US4882300A/en
Publication of JPH0198242A publication Critical patent/JPH0198242A/ja
Publication of JPH0695554B2 publication Critical patent/JPH0695554B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10S117/90—Apparatus characterized by composition or treatment thereof, e.g. surface finish, surface coating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/041—Doping control in crystal growth
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/118—Oxide films
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/15—Silicon on sapphire SOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、単結晶シリコン基板上に、気相ニー　〔従
来の技術〕 一般に、単結晶シリコン基板上に単結晶マグネシアスピ
ネル膜等の単結晶絶縁膜を形成し、さらにその上に単結
晶シリコン膜を形成した５ＯＩ（ｓｉ−１ｉｃｏｎ　ｏ
ｎ　１ｎｓｕｌａｔｏｒ）膜は、集積回路の高集積化。
高速化、消費電力の低減化を図るための素子材料として
注目されている。
ところで、マグネシアスピネルの化学式はＭｇＯ・Ａｌ
ｚｏ３であり、酸素〔Ｏ〕を考慮しない場合のマグ％）
となり、このように隨の組成比Ｒが化学量論的組成比で
あるマグネシアスピネルはシリコン（Ｓｉｌとの格子定
数の不整合が最も小さく、熱的な安定性に優れているた
め、ＳＯＩにおける単結晶絶縁膜に適用されている。
そして、はぼ化学量論的組成比を有する単結晶マク：ネ
シアスピネル膜を用いたＳＯＩ技術として、たとえば電
子通信学会技術研究報告、　ＥＤ８６−６５゜２１〜２
６頁の「Ｓｉ／ＭｇＯ−Ａｌ２Ｏ３／Ｓｉ構造のＳＯＩ
成長技術」（井原賢）に記載された例であり、これによ
ると、Ｓｉ基板上に化学量論的組成比の厚さ約４０００
λ（ＤＭｇＯ−Ａ、１２Ｃ）３膜をエピタキシャル成長
させたのち、ウェットＮ２ガス雰囲気中１２００°Ｃで
熱鋸１０−にドープした結果、ホール電子移動度は５０
０ｃｒｙ（／Ｖ　−ｓｅｅとなることが報告されている
。
さらに、前記単結晶Ｓｉ膜に、Ｗ／Ｌ＝１１３”Ｏ／１
０　ｔｔｍのリング型パターンを用いて、ｎ−ＭＯＳＦ
ＥＴを形成したときのドレインリーク電流Ｉ　ｏは、Ｉ
Ｄ＝１ＯＡ／μｍとなることが報告されている。
〔発明が解決しようとする問題点〕
ところが、前記した如く、化学量論的組成比を有するＭ
ｇ０−Ａｌｚ０３を用いたＳＯＩ膜の場合、前記した文
献に記載されているように、ＭＯＳＦＥＴのドレインリ
ーク電流が、上層の単結晶Ｓｉ膜の成長初期におけるＳ
ｉとＭｇｏ−Ａｚ’ｚＯ３との反応により、Ｓｉ膜中に
取り込まれるＭｇ　、　Ａ１４子濃度に依存するため、
十分低いドレインリーク電流値を得ることができず、同
様にホール電子移動度についても、レーザ再結晶化法に
より作製したＳＯＩ膜の場合より得られるようにするこ
とを技術的課題とする。
〔問題点を解決するための手段〕
この発明は、前記の点に留意してなされたものであり、
実施例に対応する第１図に示すように、単結晶シリコン
基板（１１）上に、気相エピタキシャル成長法により単
結晶マグネシアスピネル膜（Ｉ８）を形成する単結晶マ
グネシアスピネル膜の形成方法において、この発明では
、前記基板（ｉ１〕上に、マグネシウムの組成比がほぼ
化学量論的組成比に維持された第１の単結晶マグネシア
スピネル層（１６）を気相エピタキシャル成長させる工
程と、 （１）単結晶マグネシアスピネル層（国土に。
上方向にマグネシウムの組成比が化学量論的組成比から
徐々に減少した第２の単結晶マグネシアスピネル層（１
′７）を気相エピタキシャル成長させる工程とからなり
、 作製した場合に、上層の単結晶Ｓｉ膜の下方の第２の単
結晶マグネシアスピネル層（１７）のＭｇ組成比が、上
層のＳｉ膜に近づくに連れて減少しているため、上層の
Ｓｉ膜の成長初期に該Ｓｉ膜中に取り込まれるＭｇ、Ａ
ｌ原子のうち、より活発にＳｉと反応するＭｇ原子の濃
度が従来に比べて大幅に減少し、その結果、ＳｉとＭｇ
との反応が抑制されて上層のＳｉ膜の膜質の劣化が抑え
られ、良好な品質のＳＯＩ膜が得られ、デバイスの特性
の大幅な向上を望むことが可能となる。
〔実施例〕
つぎに、この発明を、その１実施例を示した第１図ない
し第３図ととも（こ詳細に説明する。
まず、単結晶マグネシアスピネル膜の形成に使用するＣ
ＶＤ装置を示す第２図において、ｆｉ＋は石英反応管、
（２）は反応管ｆ１＋の左側開口を密閉した蓋体、ｆ３
＋　、　（４）は蓋体（２）に貫設され右端が反応管（
１）のほぼス（５）が第１ソース管（３）内のほぼ中央
部に配設され、ＭｇＣ１ｚソース（６）が第２ソース管
（４）内の右端部に配設されている。
（７）は蓋体（２）に形成され反応管＋１１に連通した
（ＣＯＺ十Ｈ２）ガスの供給口、（８）は反応管（１）
内の右端部に配設された石英ライナチューブ、（９）は
ライナチューブ（８）の内側の反応室（１０）に配設さ
れたサセプタ、（１１）はサセプタ（９）に保持された
複数個の単結晶Ｓｉ基板、（１旧よ反応管（１）の右側
面に形成され反応管（１１に連通した排気口、（’３１
　＃　（１４１＃　（＋５）は抵抗加熱炉であり、各加
熱炉（１３）〜（１６）がそれぞれ反応管（ｌ）の左端
部、中央部、右端部の外側に配設され、各加熱炉−〜（
１５）により、Ａｌソース（５）９ＭｇＣ１２ソース（
６）およびＳｉ基板（ＩＩ）がそれぞれ異なる温度に加
熱される。
ところでこのようなＣＶＤ装置を用いた場合の単結晶マ
グネシアスピネル膜の成長反応についテ説明すると、Ａ
ｌソース（６）の加熱により蒸発したＡ７？が（ＨＣ１
＋Ｈ２）ガスと反応し、 ＡＩ！＋３Ｈ（Ｊ’−ＡＩＣ１３＋旦Ｈ２の反応式によ
り、ＡｌＣ１３ガスが生成されて反応室（１０）に輸送
され、ＭｇＣ１ｚソース（６）の加熱により蒸発したＭ
ｇＣｌ２がＮ２ガスにより反応室（１０）に輸送され、
Ｓｉ基板（用土において、前記Ａｔ７ＣＪ３ガス、Ｍｇ
Ｃ１ｚガスおよび供給口（７）より供給された（ＣＯ２
＋Ｈ２）ガスが反応し、 ２ＡＩＣ１３＋Ｍｇｃｌ　２＋４ＣＯｚ＋４Ｈｚ−Ｍｇ
Ｏ−ｋ１２０３＋４ＣＯ＋８ＨＣ１の反応式により、Ｓ
ｉ基板（！ｌ）上にＭｇＯ−Ａｌ２Ｏ３が堆積し、単結
晶マグネシアスピネル膜がエピタキシャル成長する。
つぎに、単結晶マグネシアスピネル膜の形成工程を、第
１図を用いて説明する。
第１図に示すように、比抵抗１０〜１５Ω・Ｇの（１０
０）のｐ型車結晶Ｓｉ基板（ＩＩ）を前記したサセプタ
（９）にセットし、各加熱炉α（８）〜（１５）により
、Ａｌソース（５）。
ＭｇＣ１ｚソース（ｅｌ、Ｓｉ基板（１りをそれぞれ６
５０°Ｃ，８５０’Ｃ，９５０℃に加熱し、第１ソース
管（３）への（ＨＣＪ十Ｈ２）ガス（７）流量として、
ＨＣｌを１５ｃｃ／ｍｉｎ　、　Ｎ２を２１／ｍｉｎと
し、第２ソース管ｆ４１　ヘ（７）Ｎ２　カス０）流量
ヲ３１！／ｍｉｎとし、供給口（７）から（７）　（Ｃ
Ｏ２＋Ｈ２）ガスノ流量として、ＣＯ２を７Ｑｃｃ／ｍ
ｉｎ、Ｈｚを７１／ｍｉｎとし、この条件のもとに１５
分間反応を継続し、Ｓｉ基板（１１）上に、隨組成比Ｒ
が前記した化学量論的組成比であるＲ＝３３．３！ｉ６
にほぼ維持された厚さ約１５０ＯＡの第１の単結晶マグ
ネシアスピネル層（１６）をエピタキシャル成長させる
。
その後、前記した条件において、加熱炉０４）によるＭ
ｇＣｌ！２　ソー　ス（６１の温度を約１０°Ｃ／ｍｉ
ｎの割合で低下させつつ、１０分間反応を継続し、第１
の単結晶マグネシアスピネル層０６）上に、上方向にＭ
ｇ組成比Ｒが化学量論的組成比であるＲ＝３３．３％か
ら徐々に減少した厚さ約１０００　Ａの第２の単結晶マ
グネシアスピネル層（１乃をエピタキシャル成長させ、
両マグネシアスピネル層（１６１＊　（１７）からなる
単結晶マグネシアスピネル膜をＳｉ基板（１１）上に形
成する。
そして、前記した工程により形成した単結晶マグネシア
スピネル膜（１８）の成長方向である上方向へｃｖＭｇ
組成比を、　ＸＰＳ　［Ｘ＝ｒａｙ　Ｐｈｏｔｏｅｌｅ
ｃｔｒａｎ　５ｐｅｃｔｒｏｓｃｏｐｙ：　Ｘ線光電子
分光分析〕法により分析した結果、％３図に示すよう（
こなり、Ｓｉ基板（１１）の表面からの膜厚が約１５０
ＯＡまでの第１の単結晶マグネシアスピネル層（１６）
では、陶組成比はほぼ化学量論的組成比（＝　３８．３
％）に維持されて一定となり、Ｓｉ基板（１１）の表面
かｄ約１５００〜約２５０ＯＡの第２の単結晶マグネシ
アスピネル層（＋７）では、膜厚が増すに連れてＭｇ組
成比が徐々に減少することがわかる。。
ところで、このような単結晶マグネシアスピネル膜（１
句を用いてＳＯＩ膜を作製するために、Ｓｉ基板（ｌり
上に単結晶マグネシアスピネル膜（１８）を形成したの
ち、ウェットＮ２ガス雰囲気中１２００°Ｃの温度でＳ
ｉ基板（１１）のスピネル膜α８）との界面を酸化して
５ｉＯｚ−層を形成し、その後スピネル膜θ８）上に、
分子線エピタキシャル法により厚さ約３０００　Ａの単
結晶Ｓｉ膜を形成し、このＳｉ膜にリン〔Ｐ〕をキャリ
ア濃度１×１０ｃＩｎにドープし、得られた前記単結晶
Ｓｉ膜の電気的特性を調べたところ、ホール電子移動度
は６０偏ルｖ−冠となり、ｎ−ＭＯＳＦＥＴを作製した
ときのドレインリーク電流ＩＤはＩＤ＜１ＯＡ／μｍと
なり、いずれの値も前記した文献に記載のＳＯＩ膜の特
性値よりも優れ、品質の良好なＳＯＩ膜を得ることが可
能となる。
これは、上層の単結晶Ｓｉ膜の下方の第２の単結晶マグ
ネシアスピネル層（＋７）のＭｇ組成比が、上層のＳｉ
膜に近づくに連れて減少しているた−め、上層のＳｉ膜
の成長初期に該Ｓｉ膜中に取り込まれるＭｇ、Ａｌ原子
のうち、より活発にＳｉと反応するＭｇ原子の濃度が従
来に比べて大幅に減少し、その結果、ＳｉとＭｇとの反
応が抑制されて上層のＳｉ膜の膜質の劣化が抑えられ、
良好な品質のＳＯＩ膜が得られ、デバイスの特性の大幅
な向上を望むことが可能となる。
したがって、前記実施例によると、Ｍｇ組成比がほぼ化
学量論的組成比に維持された第１の単結晶マグネシアス
ピネル層（１６）上に、上方向にＭｇ組成比が化学量論
的組成比から徐々に減少した第２の単結晶マグネシアス
ピネル層（Ｉηを成長させ、両スピネル層”’　ｐ　（
１７）により単結晶マグネシアスピネル膜（１８）を形
成したため、この単結晶マグネシアスピネル膜（１８）
上に単結晶Ｓｉ膜をエピタキシャル成長させてＳＯＩ膜
を作製した場合に、上層のＳｉ膜の成長初期に該Ｓｉ膜
中に取り込まれるＭｇ、Ａｌ原子のうち、より活発にＳ
ｉと反応する陶原子の濃度を、従来に比べて大幅に減少
させることができ、Ｓｉと砲との反応を抑制して上層の
Ｓｉ膜の膜質の劣化を抑えることができ、良好な品質の
ＳＯＩ膜を得ることができ、デバイスの特性の大幅な向
上を図ることが可能となる。
なお、前記実施例では、第２の単結晶マグネシアスピネ
ル層０７）のＭｇ組成比を徐々に減少させるために、加
熱炉（１４）の温度を一定の速度で低下させたが、ＣＯ
２ガスの流量を徐々に低下させても、あるいは第２ソー
ス管（４）へのＨ２ガスの流量を徐々に低２の単結晶マ
グネシアスピネル層を成長させ、両マグネシアスピネル
層により単計晶マグネシアスピネル膜を形成したため、
この単結晶マグネシアスピネル膜上に単結晶Ｓｉ膜をエ
ピタキシャル成長させてＳＯＩ膜を作製した場合に、上
層のＳｉ膜の成長初期に該Ｓｉ膜中に取り込まれるＭｇ
、Ａｔ原子のうち、より活発にＳｉと反応する狗原子の
濃度を、従来に比べて大幅に減少させることができ、Ｓ
ｉと滝との反応を抑制して上層のＳｉ膜の膜質の劣化を
抑えることができ、良好な品質のＳＯＩ膜を得ることが
でき、デバイスの特性の大幅な向上を図ることが可能と
なり、その、効果は極めて大きく、ＳＯ工技術として非
常に有効である。
【図面の簡単な説明】
図面は、この発明の単結晶マグネシアスピネル膜の形成
方法の１実施例を示し、第１図は形成さアスピネル層、
（＋８）・・・単結晶マグネシアスピネル膜。

Claims (1)

    【特許請求の範囲】
  1. （１）単結晶シリコン基板上に、気相エピタキシャル成
    長法により単結晶マグネシアススピネル膜を形成する単
    結晶マグネシアスピネル膜の形成方法にシアスピネル層
    を気相エピタキシャル成長させるおいて、 　前記基板上に、マグネシウムの組成比がほぼ化学量論
    的組成比に維持された第１の単結晶マグネシアスピネル
    層を気相エピタキシャル成長させる工程と、 前記第１の単結晶マグネシアスピネル層上に、上方向に
    マグネシウムの組成比が化学量論的組成比から徐々に減
    少した第２の単結晶マグネシアスピネル層を気相エピタ
    キシャル成長させる工程とからなり、 前記単結晶マグネシアスピネル膜を前記第１、第２の単
    結晶マグネシアスピネル層の成長により形成することを
    特徴とする単結晶マグネシアスピネル膜の形成方法。
JP62254615A 1987-10-12 1987-10-12 単結晶マグネシアスピネル膜の形成方法 Expired - Lifetime JPH0695554B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP62254615A JPH0695554B2 (ja) 1987-10-12 1987-10-12 単結晶マグネシアスピネル膜の形成方法
US07/254,430 US4882300A (en) 1987-10-12 1988-10-06 Method of forming single crystalline magnesia spinel film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62254615A JPH0695554B2 (ja) 1987-10-12 1987-10-12 単結晶マグネシアスピネル膜の形成方法

Publications (2)

Publication Number Publication Date
JPH0198242A true JPH0198242A (ja) 1989-04-17
JPH0695554B2 JPH0695554B2 (ja) 1994-11-24

Family

ID=17267496

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62254615A Expired - Lifetime JPH0695554B2 (ja) 1987-10-12 1987-10-12 単結晶マグネシアスピネル膜の形成方法

Country Status (2)

Country Link
US (1) US4882300A (ja)
JP (1) JPH0695554B2 (ja)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6693033B2 (en) 2000-02-10 2004-02-17 Motorola, Inc. Method of removing an amorphous oxide from a monocrystalline surface
US6392257B1 (en) 2000-02-10 2002-05-21 Motorola Inc. Semiconductor structure, semiconductor device, communicating device, integrated circuit, and process for fabricating the same
US6528377B1 (en) 2000-02-10 2003-03-04 Motorola, Inc. Semiconductor substrate and method for preparing the same
EP1290733A1 (en) 2000-05-31 2003-03-12 Motorola, Inc. Semiconductor device and method for manufacturing the same
US6410941B1 (en) 2000-06-30 2002-06-25 Motorola, Inc. Reconfigurable systems using hybrid integrated circuits with optical ports
US6427066B1 (en) 2000-06-30 2002-07-30 Motorola, Inc. Apparatus and method for effecting communications among a plurality of remote stations
US6501973B1 (en) 2000-06-30 2002-12-31 Motorola, Inc. Apparatus and method for measuring selected physical condition of an animate subject
US6477285B1 (en) 2000-06-30 2002-11-05 Motorola, Inc. Integrated circuits with optical signal propagation
US6432546B1 (en) 2000-07-24 2002-08-13 Motorola, Inc. Microelectronic piezoelectric structure and method of forming the same
US6590236B1 (en) 2000-07-24 2003-07-08 Motorola, Inc. Semiconductor structure for use with high-frequency signals
WO2002009187A2 (en) 2000-07-24 2002-01-31 Motorola, Inc. Heterojunction tunneling diodes and process for fabricating same
US6555946B1 (en) 2000-07-24 2003-04-29 Motorola, Inc. Acoustic wave device and process for forming the same
US6482538B2 (en) 2000-07-24 2002-11-19 Motorola, Inc. Microelectronic piezoelectric structure and method of forming the same
US6493497B1 (en) 2000-09-26 2002-12-10 Motorola, Inc. Electro-optic structure and process for fabricating same
US6638838B1 (en) 2000-10-02 2003-10-28 Motorola, Inc. Semiconductor structure including a partially annealed layer and method of forming the same
US6583034B2 (en) * 2000-11-22 2003-06-24 Motorola, Inc. Semiconductor structure including a compliant substrate having a graded monocrystalline layer and methods for fabricating the structure and semiconductor devices including the structure
US6563118B2 (en) 2000-12-08 2003-05-13 Motorola, Inc. Pyroelectric device on a monocrystalline semiconductor substrate and process for fabricating same
US6559471B2 (en) 2000-12-08 2003-05-06 Motorola, Inc. Quantum well infrared photodetector and method for fabricating same
US20020096683A1 (en) 2001-01-19 2002-07-25 Motorola, Inc. Structure and method for fabricating GaN devices utilizing the formation of a compliant substrate
US6673646B2 (en) 2001-02-28 2004-01-06 Motorola, Inc. Growth of compound semiconductor structures on patterned oxide films and process for fabricating same
US7046719B2 (en) 2001-03-08 2006-05-16 Motorola, Inc. Soft handoff between cellular systems employing different encoding rates
WO2002082551A1 (en) 2001-04-02 2002-10-17 Motorola, Inc. A semiconductor structure exhibiting reduced leakage current
US20020167005A1 (en) * 2001-05-11 2002-11-14 Motorola, Inc Semiconductor structure including low-leakage, high crystalline dielectric materials and methods of forming same
US6709989B2 (en) 2001-06-21 2004-03-23 Motorola, Inc. Method for fabricating a semiconductor structure including a metal oxide interface with silicon
US6992321B2 (en) 2001-07-13 2006-01-31 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices utilizing piezoelectric materials
US6646293B2 (en) 2001-07-18 2003-11-11 Motorola, Inc. Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates
US7019332B2 (en) 2001-07-20 2006-03-28 Freescale Semiconductor, Inc. Fabrication of a wavelength locker within a semiconductor structure
US6693298B2 (en) 2001-07-20 2004-02-17 Motorola, Inc. Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same
US6472694B1 (en) 2001-07-23 2002-10-29 Motorola, Inc. Microprocessor structure having a compound semiconductor layer
US6855992B2 (en) 2001-07-24 2005-02-15 Motorola Inc. Structure and method for fabricating configurable transistor devices utilizing the formation of a compliant substrate for materials used to form the same
US6585424B2 (en) 2001-07-25 2003-07-01 Motorola, Inc. Structure and method for fabricating an electro-rheological lens
US6594414B2 (en) 2001-07-25 2003-07-15 Motorola, Inc. Structure and method of fabrication for an optical switch
US6667196B2 (en) 2001-07-25 2003-12-23 Motorola, Inc. Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method
US6462360B1 (en) 2001-08-06 2002-10-08 Motorola, Inc. Integrated gallium arsenide communications systems
US6589856B2 (en) 2001-08-06 2003-07-08 Motorola, Inc. Method and apparatus for controlling anti-phase domains in semiconductor structures and devices
US6639249B2 (en) 2001-08-06 2003-10-28 Motorola, Inc. Structure and method for fabrication for a solid-state lighting device
US20030034491A1 (en) 2001-08-14 2003-02-20 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices for detecting an object
US6673667B2 (en) 2001-08-15 2004-01-06 Motorola, Inc. Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials
US20030071327A1 (en) 2001-10-17 2003-04-17 Motorola, Inc. Method and apparatus utilizing monocrystalline insulator
US20030172870A1 (en) * 2002-03-14 2003-09-18 Axt, Inc. Apparatus for growing monocrystalline group II-VI and III-V compounds
US6916717B2 (en) 2002-05-03 2005-07-12 Motorola, Inc. Method for growing a monocrystalline oxide layer and for fabricating a semiconductor device on a monocrystalline substrate
US7169619B2 (en) 2002-11-19 2007-01-30 Freescale Semiconductor, Inc. Method for fabricating semiconductor structures on vicinal substrates using a low temperature, low pressure, alkaline earth metal-rich process
US6885065B2 (en) 2002-11-20 2005-04-26 Freescale Semiconductor, Inc. Ferromagnetic semiconductor structure and method for forming the same
US6965128B2 (en) 2003-02-03 2005-11-15 Freescale Semiconductor, Inc. Structure and method for fabricating semiconductor microresonator devices
US7020374B2 (en) 2003-02-03 2006-03-28 Freescale Semiconductor, Inc. Optical waveguide structure and method for fabricating the same
JP5346189B2 (ja) * 2007-08-27 2013-11-20 ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． 多結晶性モノリシックアルミン酸マグネシウムスピネル

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3864165A (en) * 1970-09-08 1975-02-04 Westinghouse Electric Corp Fabrication of ferrite film for microwave applications
JPS5117663A (en) * 1974-08-02 1976-02-12 Handotai Kenkyu Shinkokai Handotaikibanyo supineruketsusho
US3926838A (en) * 1974-12-09 1975-12-16 Corning Glass Works Transparent, crystalline, cathodoluminescent materials
JPS59184770A (ja) * 1983-04-04 1984-10-20 日本碍子株式会社 窒化珪素焼結体およびその製造法
US4664473A (en) * 1985-04-01 1987-05-12 Corning Glass Works Optical fiber formed of MgO--Al2 O3 --SiO2 glass
US4604118A (en) * 1985-08-13 1986-08-05 Corning Glass Works Method for synthesizing MgO--Al2 O3 --SiO2 glasses and ceramics
US4794048A (en) * 1987-05-04 1988-12-27 Allied-Signal Inc. Ceramic coated metal substrates for electronic applications

Also Published As

Publication number Publication date
JPH0695554B2 (ja) 1994-11-24
US4882300A (en) 1989-11-21

Similar Documents

Publication Publication Date Title
JPH0198242A (ja) 単結晶マグネシアスピネル膜の形成方法
JPH01162326A (ja) β−炭化シリコン層の製造方法
JP2000223419A (ja) 単結晶シリコン層の形成方法及び半導体装置の製造方法、並びに半導体装置
JP4673528B2 (ja) 炭化珪素単結晶インゴットおよびその製造方法
JP3657036B2 (ja) 炭化ケイ素薄膜および炭化ケイ素薄膜積層基板の製造方法
JP2008071896A (ja) 金属−絶縁膜−炭化珪素半導体構造
JPH07183231A (ja) 半導体基板およびその製造方法
JPS5840820A (ja) シリコン単結晶膜形成法
KR100679870B1 (ko) 단결정 실리콘층, 그 에피택셜 성장 방법 및 반도체 장치
JP4446464B2 (ja) 炭化珪素単結晶のエピタキシャル成長方法
JPS6233422A (ja) シリコンカ−バイドのエピタキシヤル成長方法
JP3087030B2 (ja) ＳｉＣ複合体およびその製造方法ならびに単結晶ＳｉＣ
JPH02203564A (ja) 炭化珪素半導体装置
JP2706967B2 (ja) 単結晶マグネシアスピネル膜の形成方法
JPH06333822A (ja) 半導体装置
JPH01220458A (ja) 半導体装置
JPS6146440B2 (ja)
JP2966459B2 (ja) 単結晶マグネシアスピネル膜の形成方法
JP2002261011A (ja) デバイス用多層構造基板
JP2592984B2 (ja) シリコン薄膜の製造方法
JPS60255698A (ja) 化合物半導体製造用部材及びその製造法
JP2022118481A (ja) Ｌｉドープｐ型ＮｉＯ薄膜の製造方法
JPS61131434A (ja) 半導体装置の製造方法
JPS6236813A (ja) シリコンカ−バイドのエピタキシヤル成長方法
JP2000034198A (ja) 単結晶ＳｉＣおよびその製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term