JPH01502310A - 電荷転送非効率性の効果の低減 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 電荷転送非効率性の効果の低減 この発明は電荷結合素子（ＧＯＯＤ）に、更に詳しくは、このような素子におい て電荷な転送する際の非効率性な低減するための装置に関係している。

背景技術 ＣＯＤは一つの電極の下にある一つの電位井戸から隣の電極の下にある空の電位 井戸へ信号電荷パケットナ転送する。二相ＣＣＤにおいては、各セルが二つの隣 り合った電極によって与えられている場合、信号電荷パケットが一つの電極の下 に（電位井４ら記憶されているときには次の電位井戸は空になっている。すなわ ちそれに記憶された情報を持っていないう三相素子においては、各セルが三つの 電位井戸な備えている場合、一つのセルだけが信号電荷パケットを持つている。

それで、電荷パケットがある電位井戸に集められた場合には次の電位井戸は空に なる。セル電極に接続された位相線により加えられる電位を変えることによって 、電荷はこれな所持している電位井戸がら空である電位井戸へ転送される。電荷 転送非効率性（ＣＴＩ）は転送過程中すべてのＣＯＤにおいて生じる。電荷パケ ットが一つのセルから別のセルへ転送されると、そのような電荷の残留量が各電 荷転送中に先行のセルに置き去りにされろ。この残留電荷は次の電荷パケットへ 混入する。それゆえ、任意の残留電荷はこれが生じた元の電荷パケットはもとよ り、それと混入され得る次の電荷パケットをもひずませることができる６を荷パ ケットのこのひずみ又はスミアは電荷転送の回数の関数である。電荷パケットは 頻繁に転送されるほど、多くのひずみを受ける。

この発明を正しく認識するために、二相埋込みチャネルＣＯＤな示した図３な参 照するとよい。電極のすぐ下にはｎ形層５６がある。層５６においては各電極の 前縁部の下にｐ形物質が注入されている。この注入はチャネル電位を減小させる 。図３Ａには、二つの電極の下に与えられたセルに信号電荷パケットエ、□が示 されている。次のセルは残留電荷パケットＲｎ＋１を含んでいる。ｎ＋１の用語 は、電荷結合素子の動作におけるこの段階において電荷パケットがｎ＋１回転送 されていることを意味する。この発明は、残留電荷Ｒｎ＋１が電荷な電圧に変換 する読出しの直前に信号電荷パケットＩｎ＋１へ加え戻されたならば電荷転送非 効率性の効果がかなり低減され得ることを認識したものである。換言すれば１次 のセルにおける残留電荷Ｒｎ＋、は、先行する電荷パケットエｎ＋３からの一次 転送損失であると考えることができる。それを先行する電荷パケットへ加え次子 ことによって、ＣＴｌ−抑制する際にかなりの改善を行うことができろ。

発明の開示 この発明の目的はＣＴＩの効果？　低減したＣＯＤを提供することである。

この発明に従って、ドープされた半導体基板、この基板上の絶縁層、並びに信号 電荷パケッｌ記憶するための一位井戸及び残留電荷な集めるそのような信号電荷 パケットの次にくる電位井戸を規定するように異なった電位源に接続された一連 の繰返し電極な備えており、且つ各残留電荷パケットなそのすぐ前の電荷信号パ ケットに加えてこれにより電荷転送非効率性を低減するようにするための装置ｔ Ｋよって特徴づけられているＣＣＤが与えられている。

この発明による構造を備え且つ電荷転送非効率性効果な最小化したＣＯＤは最少 限の付加的処理段階で製造され得るという特徴な持っている。

先行する電荷パケットから残留電荷を分離するという特徴は電荷転送非効率性を 低減する。

別の特徴はこの発明によるＣＯＤが低い雑音感度な持っていることである。

更なる特徴はこの発明が画像検出面積の損失な伴うことなくイメージセンサに有 効に使用され得ることである。

図１はこの発明による単一の水平出力ＣＯＤを利用した一部分除去されたインタ ライン転送ＣＣＤ面積イメージセンサの概略的全体図であり。

図ＩＡは図１に示された水平ＣＯＤのための電位図な概略的に示し℃おり。

図２はこの発明による二つの水平出力ＣＯＤを利用したフレーム転送ＣＯＤ面積 イメージセンサの概略的全体図であり、図３は図１及び２のイメージセンサのた めの水平〇ＣＤな提供することのできる通常の真の二相ＣＯＤの概略的断面図で あり、 図３Ａ及び３Ｂは図２に示された水平ＣＯＤ　Ａ及びＢにおげろ電荷転送中の電 位図な概略的に示しており。

図４は加合せゲートな示した図１及び２に示された水平ＣＯＤの任意の一つの概 略的断面図であり。

図４Ａ〜４Ｄは残留電荷が先行の電荷パケットへ加えられる図４に示された加合 せゲートの動作における植種の時点での電荷の転送を描いた電位図を概略的に示 しており、又図５は電極に加えられた電圧の波形図である。

図１は幾つかの転送チャネルの素子を示したインタライン転送ＣＣＤ面積イメー ジセンサ１０な描いている。イメージセンサ１０は二相埋込みチャネルＣＯＤを 備えている。画像からの光は各二相垂直転送Ｃ０Ｄ４４におけるキャパシタ素子 ４２によって検出される。又ホトダイオードを検出素子として使用することがで きるであろう。この形成のキャパシタ構造について普通であるように、各チャネ ルにおける検出素子のあるものは。

不透明なアルミニウム被覆で覆われていない透明電極からなることができる。画 像場面からの光は透明電極な通過して電子又は電荷のパケットを各キャパシタの 下に形成された電位井戸に集めさせる。各検出素子４２からの電荷は垂直ＣＣ， Ｄ４４におけるセルの電位井戸に転送される。垂直Ｃ０Ｄ４４ＧＣおける各電極 は電圧線φ７、及びφ７□の一つに接続されている。露光が終わって電荷が垂直 ＣＧＤ４４に転送された後に、線φ７□及びφ７□　上の二相電圧信号が周知の 方法でクロックされて電荷パケットカ一度に１行ずつ二相水平出力ｃａｎ　Ｈに おけるセルの電位井戸へ移動される。このＣＯＤ　Ｈにはこの発明による加合せ ゲート又は電極ＳＧがある。この加合せゲー）ＳＧは、特に図４及び４Ａ〜４Ｄ に関連して、後程説明される。線φＨ□及びφＨ２はＣＧＤＨｌ　において電荷 を転送するのに使用される。素子４２の隣り合った列の間には通常のチャネル停 止部４５が設げられている。これらのチャネル停止部は厚い電界（フィールド） ！化物によっ℃又は拡散によって又は注入によって形成することができる。水平 ＣＧＤＨはブロックとして概略的に示されている６ＣＧＤＨは転送ゲート３０の 下に配置され℃いる。

適当な電圧信号がリードＴ０に加えられ−（ＣＣＤ４４からの電荷パケットが水 平ＣＯＤ　Ｈの電位井戸へ転送される。１行の電荷パケットがＣＯＤ　Ｈに転送 された後に、転送ゲート３０が閉じられる。閉じられることによって、ゲート３ ０の下に電位障壁が形成されることが意味される。これは電荷パケットが出力素 子３２に転送される間リードＴ１における電圧な低下させることによって行われ る。素子３２に到達する前に、電荷パケットは加合せゲー）ＳＧを通過し、ここ で残留電荷が先行の電荷パケットへ加えられて、これによりこの発明に従って電 荷転送非効率性が低減される。ゲー）ＳＧの下の電位井戸は電圧線φＳＧ上の電 位によって制御される。その後１強化された電荷パケットは出力ゲート又は電極 ４９な経て出刃素子３２に供給される。

素子３２は通常の浮動拡散部及び電荷バケッｌ−出力電圧ｖ０に変換する出力増 幅器な含むことができる。

図ＩＡは水平Ｃ０ＤＨの四つのセルな示している。信号電荷バケツ）Ｉはセル２ 及び４の電位井戸に示されている。セル１及び３は電位井戸における残留電荷バ ケツ）Ｒを示している。

この残留電荷は垂直ＣＣＤ４４及びＣ（Ｊ）Ｈな通っての転送中に蓄積されたも のである。ＣＯＤ　Ｈの動作は図４及び５に関連して後程説明される。

今度は図２に移ると、この発明による別の二相フレーム転送ＣＯＤ面積イメージ センサが示されている。各部品は１図１のｍｆＲイメージセンサにおけるものに 対応している場合には、同じ番号な持っている。図２の面積イメージセンサは二 つの出力水平ＣＯＤ、丁なわちＣＣＤＡ及びＱＣ；Ｄ　Ｂを備えていることが注 目されるであろう。二つのこのような水平出力ＣＯＤ素子の使用は無論技術上周 知である。注目されることであろうが。

この素子は電圧リード線Ｔ工に接続された内方ゲート３０及び電圧線Ｔ２に接続 された外方ゲート３１を備えている。ＣＯＤ面積イメージセンサからそれぞれ水 平出力ＣＣＤＡ及びＢへの電荷パケットの流れな制御するために線Ｔ１及びＴ２ に電圧信号が加えられる。図２の素子は次のよ５に動作する。丁なわち。

３０が開き且つ３１が閉じると、電荷パケットはＣＯＤ　Ａにおけるセルに流れ 込む、しかしながら、３０及び３１が両方弁開いているときには電荷パケットは ＣＧＤ　Ｂにおけるセルに流れ込む。一つおきの電荷パケットだけがＣＧＤ　Ｂ に通される。残りのパケットはチャネル停止部４５によって転送す１Ｓｌｌｌｌ 止される。

それぞれ線φ、及びφ２　に加えられる電圧な制御することによって、電荷パケ ットはＣＯＤ　Ａ及びＢにおいて加合せゲー）ＳＧに送られるまで右方へ進めら れる。そしてゲートの下で合併されろ。その後丁べての信号電荷パケットはリー ドＴ３によって制御された出力ゲート４９を通して出刃素子３２に順次供給され る。素子３２は全く普通のものであって、浮動拡散部ＦＤと二つのＦＥＴ　トラ ンジスタ５０及び５２ｆａ０：持った出力増幅器とな備えている。浮動拡散部Ｆ Ｄにおける電圧はＦＥＴ５Ｏのゲート電極に加えられろ。ＦＥＴ５２は電流源と しｃ１！ｌ！能する。

出力電圧Ｖ。はＦＥＴ５０及びＦＫＴｓ２の電気的接合部に発生される。（、Ｏ Ｄ　Ａ及びＢのそれぞれは単二の電位リード線φ８ｏによって動作させられる加 合せゲートＳＧを備えている。

残留電荷な先行の電荷パケットに合併させるために使用されるゲートＳＧの動作 は図４及び５に関連して間もなく説明される。

図３に移ると、それぞれ図１及び２に示された垂直及び水平ＣＯＤの任意の一つ において実現され得る通常の二相ＣＣＤの断面部分が概略的に示されている。こ のＣＯＤはシリコン半導体基板上に構成されて示され℃いる。基板のバルク５４ はｐ形材料でドープされ℃いる。適当なｐ形ドーパントはほう素である。埋込み チャネルを設けるためにｎ形層５６がｐ形バルク中に拡散させられている。適当 なｐ形材料はひ素又はりんであり得る。二酸化けい素絶縁層５８が層５６の上面 に付着させられている。＃５８の上面には一連の電極６０が準備されている。

これらの電極６０はポリシリコンで作ることができろ。各電極の先行縁部の下に は、ｐ形材料がｎ形層５６中へ注入されて、図３Ａ及びＢ［示された電位状態な 作る。図３Ａ及びＢの状態図は、それぞれ図２０ＣＯＤ　Ａ及びＣＧＤＢにおけ る電極のあるものの下での特定の時点における電荷の転送を実際的に描いている 。それぞれ図３Ａ及びＢに示されたように、ＣＯＤ　Ａ及びＢの各セルは二つの 電極６０によって与えられている。ｎ回の転送後、信号電荷バケツ）Ｉ。はＣＣ ＤＡにおけるセル３とＣＣＤ　Ｂにおけるセル２とに示されている。残留電荷Ｒ ｎはそれぞれＣＣＤ　Ａ及びＣＣ，Ｄ’Ｂにおける次のセル２及びｌに示されて いる。それは先行の信号電荷パケットから分離されている。

この発明に従って、残留電荷はすぐ前の画＠！電荷パケットへ加え戻される。図 １及び２に示されたように、この付加は、電荷を出力電圧ｖ０に変換する出刃素 子３２に電荷パケットが供給される少し前に行われる。これは新しい残留電荷パ ケットの形成な防止する。

今度は図４に移ると１図３に示されたのと同様の形式の構造が見られるが、但し 加合せゲートＳＧも示されている。このゲ−）ＳＧの下にはやはり工の材料がｎ 形層５６へ注入されている。ＣＯＤの端部においては、Ｉｎで示された各原始信 号電荷パケットが、転送に対して障壁とじ工作用する加合せゲートの使用によっ て１サイクル遅延させられる。これは、Ｒｎで示された後行のセルの電荷が原始 電荷パケットに加えられる間電荷を適当な位置に保持する。図４Ａ−Ｄは（ｎが 九番目の電荷）くケラ）＆表している場合）残留電荷Ｒｎの、これのすぐ前の信 号電荷パケットＩｎへの付加な示している。転送は四つの異なった時点ｔ工〜ｔ 、においてゲート５ＧｆＩ：動作させることによって行われる。リード線φ１． φ２及びφ８ｏにおける電圧レベルは図５に示されている。今度は図４Ａ−Ｄ及 び図５’に参照して、加合せゲー）ＳＧの動作、及び残留電荷Ｒ６が信号電荷ノ （ケラトＩｎに加えられる過程を説明する。１＝１．の時点では、φ１が低く、 φ２が高く且つφ８ｏが低い。信号電荷パケットＩｎが転送されるのを阻止する ためにＳＧの下では電位障壁が持ち上げられている。時点ｔ２においては、φ８ ｏは低いままであり続けるが、この時点におい”Ｃはφ１が高レベルに且つφ２ が低電位レベルに変えられている。この状態に対する電位図は図４Ｂに示されて いる。時点ｔ３においては、φ、は低くされ、φ２は高くされており、φＳＧは 低に１ままである。残留電荷は今度は先行の信号電荷パケットＩ−１に加えられ る。時点ｔ４においては、φ１が高く、φ２が低く且つφ８ｏが高い。増大した 信号電荷パケットは今度はゲートＳＧに続くセルの下で転送され、そして次にゲ ート４９によって、前に説明された出力素子３２に転送される。注意されるべき ことであるが、ゲー）ＳＧの丁ぐ後の電極の下では層５６にｐ形材材が注入され ℃いない。ＣＴＩを更に改善するために、二つ以上の空の電位井戸な使用して各 原始電荷パケットに従うようにすることができる。そのような場合には、加合せ ゲートｔｔｗ７を壁状態に又は余分の２サイクル保持することによって一次及び 二次の両ＣＴＩ残留電荷を原始電荷パケットと再び結合させることができる。

この発明は、遅延線又は線形画像応用装置におけるように電荷パケットが一つ以 上のＣＯＤに直列又は並列転送されろ線形ＣＯＤ配列においても使用されること ができる。イメージセンサはホトダイオード又はその他の電荷蓄積素子な使用す ることができるであろう。

ＦＩＧ、　／Ａ 国際調査報告

Claims (5)

【特許請求の範囲】
1. １．信号電荷パケットがｎ番目のセルごとに記憶され且つ中間のセルが残留電荷 パケットを集めるために使用されること並びに一つの信号電荷パケット及び中間 の関連セルに記憶された信号が電荷転送非効率性を低減するために加えられるこ とによって特徴づけられた、信号電荷パケットを記憶するためのセルを備えたＣ ＣＤにおける電荷伝送非効率性を低減するための方法。
2. ２．画像からの光の強さを表すための電荷パケットを集めるための検出素子、水 平ＣＯＤ、前記の検出素子から前記のＣＣＤに電荷パケットを伝送するための装 置を備えていて、前記のＣＯＤが、ドーブされた半導体基板、この基板上の絶縁 層、並びに信号電荷パケットを記憶するための複数のセル及び各信号電荷パケッ ト記憶セルに続く残留電荷を集めるセルを規定するように異なった電位源に接続 された一連の繰返し電極を有しており、且つ 各残留電荷パケットをすぐ前の信号電荷パケットへ加えてこれにより電荷伝送非 効率性を低減させるようにするための装置を備えている イメージセンサ。
3. ３．前記の加える装置が加合せゲート、及び残留電荷をこれのすぐ前の信号電荷 パケットへ加えるようにする前記の加合せダートに加えられる電圧信号を変える ための制御装置からなっている、請求項２に記載のセンサ。
4. ４．前記のＣＣＤが二相素子である、請求項３に記載のセンサ。
5. ５．基板がＰ形材料でドーブされ且つｎ形層が前記のＰ形基板へ拡散され且つＰ 形材料が前記のｎ形層において前記の加合せゲートのすぐ前の電極の下を除いて 前記の各電極の前縁の下に注入されている、請求項４に記載のセンサ。