JPH01500317A - electronic counter - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。 (57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 電子カウンタ 本発明は、自動車の走行距離計等に用いられる電子カウンタに関するものである 。[Detailed description of the invention] electronic counter The present invention relates to an electronic counter used in automobile odometers, etc. .

発明の背景 一般的形式の電子カウンタは、普通４個あるいは５個のＤ型フリフブフロンブを １組として有するデジタル形式の１０　（ｄｅｃａｄｅ）毎に増加する回路であ り、そのＤ型フリップフロップは、次の入力パルスを受けた時にその位をクリア すると共に更に次の位に対して“キャリー３パルスを送出するよう動作する“９ ”状態の存在を検出するように論理動作すると共に、入力パルスが加えられると 、例えば自動車が１００ｍ進む毎に増加するようなものである。Background of the invention A common type of electronic counter usually has four or five D-type flip-flops. It is a circuit that increases every 10 (decades) of digital format held as one set. The D-type flip-flop will clear that position when it receives the next input pulse. At the same time, 9 operates to send out a carry 3 pulse for the next digit. “The logic operates to detect the presence of a condition and when an input pulse is applied, , for example, increases every time the car travels 100 meters.

そのような計数回路は、第２．１７１，５４３Ａ号として公開されている英国特 許出願番号第８５０５０８０号に開示されている。Such a counting circuit is described in the British patent publication no. 2.171,543A. It is disclosed in Japanese Patent Application No. 8505080.

前記特許出願の明細書に開示されているカウンタは、複数桁カウンタを形成する Ｄ型フリップフロップのアレイ（ａｒｒａｙ）を具備している。各フリ７プフロ ツプは、クロック信号と急激に変化するデータ入力信号との同期に関係した問題 を避ける為に、マスターフリ７プフロソプとスレーブフリ、ブフロップとを具備 している。The counter disclosed in the specification of said patent application forms a multi-digit counter It includes an array of D-type flip-flops. Each Furi 7 Pflo A problem related to synchronizing a clock signal with a rapidly changing data input signal In order to avoid this, it is equipped with Master Furi 7 Pflosop, Slave Furi, and Buflop. are doing.

この種のカウンタは、一般的には注文品の集積回路として製造され、より多くの 集積回路が一つのシリコン基盤上に載るように、またそれらの価格が低（できる ように、単一のカウンタ集積回路によって占有される面積を少なくすることが好 ましい、これはまた単一の集積回路の試験を簡単にするのに都合がよく、また製 造単価を安くするのに都合がよい。This type of counter is typically manufactured as a custom integrated circuit and is As integrated circuits are mounted on a single silicon substrate, their cost will also be low (possibly As such, it is preferable to reduce the area occupied by a single counter integrated circuit. This is also useful for simplifying the testing of single integrated circuits and This is convenient for lowering unit manufacturing costs.

発明の概要 本発明によれば、ｍ行、ｎ列の単一フリップフロップデークラッチのアレイと、 ８亥アレイのｍ行のデータランチのそれぞれからデータを読みまたそれぞれへデ ータを書き込むように構成されたｎ個のデータラッチの行を有する中央シ、フト レジスタ又は装置を具えた電子カウンタが提供された。中央シフトレジスタは、 アレイのデータラッチのある行からデータを読み出し、そのデータにシフト動作 とレジスタのｎ個のデータラッチの一つに於いてそのデータに反転動作を実行し 、またそのように処理されたデータをアレイのデータランチのその行に返送する ようになっている。Summary of the invention According to the invention, an array of m rows and n columns of single flip-flop day clutches; Reads data from each of the m rows of data launches in the 8-array and decodes to each. A central shifter with a row of n data latches configured to write data. An electronic counter with a register or device was provided. The central shift register is Reads data from the row with the data latch in the array and performs a shift operation on that data. and performs an inversion operation on the data in one of the n data latches of the register. , and also sends the data so processed back to that row of the array's data launch. It looks like this.

このように、データは、そこで計数動作が行われてからアレイに戻される。In this way, the data is returned to the array after a counting operation is performed there.

好ましくは、計数動作がある行のデータに於いて最も高い状態からゼロに増加す る時に検出し、更に高い位の行に於ける計数動作を開始させるようにキャリー信 号を発生させるためのキャリー検出・発生装置が設けられている。アレイに於け る選択されたある行のデータラッチを番地付けしそして能動化させるためのアド レス装置が設けられてもよく、これにより、任意行に於ける計数動作中のキャリ ー信号発生により、アドレス装置は、高い位の行での計数動作が実行されるよう に高位行を番地付けする。Preferably, the data in the row with the counting operation increases from the highest state to zero. The carry signal is detected when A carry detection and generation device is provided to generate a signal. in the array address and enable data latches for a selected row. A counting device may be provided, which prevents carry during counting operations in any row. - signal causes the addressing device to perform a counting operation on the higher order row. Address high-level rows.

キャリー検出装置は、好ましくは、アレイ内のデータランチのうちの一つが第１ の状態から第２の状態へ変化することを検出する装置を有する。The carry detection device is preferably configured such that one of the data launches in the array is and a device for detecting a change from the state to the second state.

キャリー発生器が中央シフト装置の内容に関係なくキャリー信号を発生させるよ うにするためのキャリー制御装置が設けられてもよい、連続的なデータを中央シ フト装置に入力させるために、シリアルデータ入力装置が設けられてもよい。The carry generator generates a carry signal regardless of the contents of the center shift device. A carry control device may be provided to allow continuous data to be transferred to a central system. A serial data input device may be provided for input to the software device.

実際上、本発明によれば、アレイの各データランチ内の主フリップフロップの必 要性が無くなり、これにより、アレイに占有される領域が少な（なる。各データ ランチ内に主フリップフロップが無い代わりに、中央シフト装置がアレイ全体に 対して主フリップフロップとして動作する。従って、データ信号とクロック信号 とのタイミングを、主フリップフロップのようなものが使用されていないときが そうであるように特に考慮する必要がない。In effect, according to the invention, the main flip-flops in each data launch of the array are This reduces the amount of space occupied by the array. Instead of having a main flip-flop in the launch, a central shifter is used throughout the array. It operates as a main flip-flop. Therefore, data signal and clock signal and the timing is when something like the main flip-flop is not used There is no need to take this into consideration.

図面の簡単な説明 以下、本発明の好適実施例を、添付図面を参照しながら説明する。図において、 第１図は自動車の走行距離計のためのカウンタの全容を示し、 第２図は第１図のカウンタに用いられる各桁カウンタのそれぞれのための基本的 な記憶装置である単一のデータランチを示し、 第３図は第１図のカウンタに用いられる中央シフト装置の回路図を示し、 第４図は第３図に示されるキャリー発生器の回路図を示し、そして、 第５図は第３図の中央シフト装置の単一のデータランチの回路図を示すものであ る。Brief description of the drawing Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings. In the figure, Figure 1 shows the complete outline of a counter for an automobile odometer, Figure 2 shows the basics for each of the digit counters used in the counter in Figure 1. indicates a single data launch that is a storage device, FIG. 3 shows a circuit diagram of a central shift device used in the counter of FIG. FIG. 4 shows a circuit diagram of the carry generator shown in FIG. 3, and FIG. 5 shows a circuit diagram of a single data launch of the central shift device of FIG. Ru.

■胆屋数里 第１図には、各５ビツトで６行或いは６桁（ｍ＝６．　ｎ−５）に構成された、 データラフチＬのアレイ１０を有するカウンタが示されている。最初（ｍｌ）と 第６番目（ｍ６）の桁が図には示されている。各桁はアドレスデコーダ１２を介 してアドレスカウンタ１１によって番地付けされる。データはデータバス１３． 即ち入力ライン１３ｉと出力ライン１３ユとを通ってアレイ１０に入出力する。■Kazuri Galleria In Fig. 1, each 5 bits is arranged in 6 rows or 6 digits (m=6.n-5). A counter is shown having an array 10 of data rafts L. First (ml) and The sixth (m6) digit is shown in the figure. Each digit is processed through address decoder 12. The address counter 11 then assigns an address. Data is data bus 13. That is, the signal is input to and output from the array 10 through the input line 13i and the output line 13u.

中央シフト装置（Ｃ３Ｕ）１４は、データバス１３によって連絡される。データ バス１３のラインにはＡ、Ｂ、Ｃ，Ｄ。Central shift unit (C3U) 14 is communicated by data bus 13. data Bus 13 has lines A, B, C, and D.

Ｅの符号が付けられており、各ラインは各桁の５個のランチの一つと接続されて いる。カウンタにはプリスケーラ（図示せず）に接続される“事象（ｅｖｅｎｔ ）　”入力ライン１６が設けられている。該プリスケーラはそれが接続された自 動車が１００ｍ移動する毎に一つのパルスを発生するものである。カウンタの動 作は、“ピーク（ｐｅｅｋ）”、′ボーク（ｐｏｋｅ）”、”インクリメント（ ｉｎｃｒｅａ＋ｅｎｔ）　”のクロフクパルスを与える３相システムクロ、り１ ７によって管理される。入力Ｃ］と０２については第３図を参照しながら後に説 明する。Each line is connected to one of the five launches of each digit. There is. The counter has an “event” value connected to a prescaler (not shown). )" input line 16 is provided. The prescaler is connected to the One pulse is generated every time the moving vehicle moves 100 meters. counter movement The works include “peek,” “poke,” and “increment.” 3-phase system that gives Kurofuku pulse of "increa+ent)" Managed by 7. Input C] and 02 will be explained later with reference to Figure 3. I will clarify.

第２図は、アレイ１０の一つの要素を構成するデータラッチＬを示す。データラ ッチはデータバスライン１３±と１３逸に接続され、そして、クロック入力（ボ ーク）ラインＣＫとＣＫ、並びに読出命令（ピーク）ラインＲとＲを有する。動 作中、データは入力バスライン１３工に現れ、ボーククロック信号が現れること によりう、チにクロック入力され、そして、そのクロック信号が無くなった時に 記憶される。う・７チの記憶内容は、そのランチが番地付けされ、ピーククロッ ク信号が与えられた時に出力バスライン１３上上に読み出される。番地付けされ ていない時には、出力は高いインピーダンスであり、番地付けされているその他 のランチの出力がバス１３土に現れるようにする。共通のクロックとアドレスラ インとを具えた５個のラッチＬから成る一組が、カウンタアレイ１０のある一部 を構成するのである。FIG. 2 shows a data latch L forming one element of array 10. FIG. Datara The switch is connected to data bus lines 13± and 13±, and has a clock input (bottom). peak) lines CK and CK, and read command (peak) lines R and R. motion During operation, data appears on input bus line 13, and a balk clock signal appears. Therefore, when a clock is input to Q, and when that clock signal disappears, be remembered. U・7chi's memory includes the lunch address and peak clock. is read out onto the output bus line 13 when the signal is applied. numbered When not connected, the output is high impedance and other The lunch output of will appear on bus 13 Sat. Common clock and addressr A set of five latches L with a It constitutes.

第３図には、中央シフト装置Ｃ３Ｕ１４のより詳しい回路図が示されている。図 面の最上部には出力データバス１３ユ（実際にはパスライン１３土のＡからＥ） があり、これは中央シフト装置Ｃ３Ｕ１４に入力を与えるものである。FIG. 3 shows a more detailed circuit diagram of the central shift device C3U14. figure At the top of the screen are output data buses 13 (actually path lines 13 A to E). , which provides input to the central shift device C3U14.

図面の最下部には入力データバス１３Ｌ（実際にはパスライン１３土のＡからＥ ）が示されており、これは、ランチＬのために中央シフト装置１ｃｓＵ１４から 出力データを引き出すものである。左側の各ラインは次に示すように割り当てら れている。At the bottom of the drawing is the input data bus 13L (actually the path line 13A to E ) is shown, which is from central shift device 1csU14 for launch L. It extracts output data. Each line on the left is assigned as shown below. It is.

ライン２１　（ＰＥｔＫ）はシステムクロック１７からピーク信号を受ける； ライン２２　（ＳＥＲＤＡＴ）はカウンタをある希望された状態にセットするた めに、連続したデータを受けるためのシリアルデータ入力ラインであり；ライン ２３　（ＥＮＤＲＮＶＷ）は使用者が分割比率を割り当てるのにメモリの一部を アクセスさせるために使用される許可分割比率不揮発性書き込み入力であり；ラ イン２４　（ＥＮＳＥＲＩＰ）は連続的なデータの入力を許容する許可シリアル 入力であり； ライン２５　（ＳＥ）ＩｃＬＫ）は連続的なデータをクロック入力するためのシ リアルクロックのラインであり；ライン２６　（ＩＮＣ）はシステムクロック１ ７からインクリメント信号を受けるラインであり；ライン１６　（ＰＡＤ１００ 門Ｌ）はプリスケーラからの１００ｍパルス信号じ事象”入力）を受けるライン であり； ライン２９　（ＡＤＤＲ７）はアドレスデコーダの桁７からアドレス入力を受け るラインー桁７及びその上は自動車のダツシュボードにある走行距離計の“総走 行距離”に位置しているー； ライン２０　（ＡＤＤＲＩ）はアドレスデコーダの桁１からアドレス入力を受け るラインー桁１−４までは自動車のダツシュボードにある“トリップ距離計”或 いはリセット可能な走行距離計に位置するー；ライン３１　（ＦＯＲ）は自動車 のバッテリーが再接続された時、キャリー発生器をリセットするためのパラレル リセット入力を受けるラインである。Line 21 (PEtK) receives the peak signal from system clock 17; Line 22 (SERDAT) sets the counter to some desired state. It is a serial data input line for receiving continuous data; 23 (ENDRNVW) allows the user to allocate part of the memory to allocate the division ratio. The permission split ratio is a non-volatile write input used to access; In24 (ENSERIP) is an authorization serial that allows continuous data input. is an input; Line 25 (SE) IcLK) is a system for clocking in continuous data. Line 26 (INC) is the real clock line; line 26 (INC) is the system clock 1 This line receives an increment signal from 7; line 16 (PAD100 Gate L) is the line that receives the 100m pulse signal (event input) from the prescaler. And; Line 29 (ADDR7) receives address input from digit 7 of the address decoder. line - digit 7 and above is the "total mileage" mark on the odometer on the dash board of the car. It is located at a distance of Line 20 (ADDRI) receives address input from digit 1 of the address decoder. Lines up to digits 1-4 are the "trip odometer" on the dash board of the car. Line 31 (FOR) is located at the resettable odometer; parallel to reset the carry generator when the battery is reconnected. This line receives reset input.

キャリー発生器３２は第３図に示されており、そして、第４図により詳しく示さ れている。複数個のラッチ要素３３はデータバス１３ユと１３±との間に接続さ れており、その内の一つが第５図により詳しく図示されている。Carry generator 32 is shown in FIG. 3 and in more detail in FIG. It is. A plurality of latch elements 33 are connected between data buses 13 and 13±. One of them is illustrated in more detail in FIG.

ここで再び第１図を参照する。中央シフト装置Ｃ３ＵＩ４は、各ランチ内のデー タを図示するように右側のランチに移動させるようなシフト動作を実行するよう になっている。右手側のランチ内のデータはインバータ１５により反転され、そ して最も左側のランチに回って移動される。Referring again to FIG. The central shift device C3UI4 stores the data in each lunch. to perform a shift operation such as moving the data to the right launch as shown. It has become. The data in the right-hand lunch is inverted by the inverter 15 and Then move to the far left for lunch.

この構成により、中央シフト装置ｃｓＵ１４は、６個の桁の何れか一つと共に、 次に示す表のシーケンスＡによって示される如く、ジョンソンコードによる０か ら９までを計数するようになっている。With this configuration, the central shift device csU14, together with any one of the six digits, 0 or 0 according to the Johnson code, as shown by sequence A in the table below. It is designed to count from 9 to 9.

シーケンスＡ　シーケンスＢ　シーケンスＣシーケンスＤｏｏｏｏｏ　＜傘’） 　０００１０（、）　００１００（傘）　０１０１０　（本）００１１１　１０ １１１　００１１０（＊）０１１１１　０１１１０（本）　０１１０１１１１０ ０　１０１００　０１１００（＊）１１０００　０１０００（＊）　１１００１ ５ビツトねん回リング計数装置では、３２（＝２’）の可能性ある状態の組合わ せが、規則性を持たない電気的影響により起こり得る。これらの組合わせのうち １０個は必要とされる計数シーケンス（上記表のシーケンスＡ）の一部であって 、そして残りの２２個の組合わせは、３つの冗長且つ不要なシーケンス（シーケ ンスＢ、Ｃ，Ｄ）の一つとなることができる。これらのシーケンスのうちの一つ が一度始まったならば、それはそのまま放置しておくことができない。Sequence A Sequence B Sequence C Sequence Doooooo <Umbrella’) 00010 (,) 00100 (umbrella) 01010 (book) 00111 10 111 00110 (*) 01111 01110 (book) 011011110 0 10100 01100 (*) 11000 01000 (*) 11001 In a 5-bit twist ring counter, there are 32 (=2') possible combinations of states. This can occur due to non-regular electrical influences. Of these combinations 10 are part of the required counting sequence (sequence A in the table above) , and the remaining 22 combinations are composed of three redundant and unnecessary sequences. (B, C, D). one of these sequences Once it has started, it cannot be left alone.

各桁に記憶されるデータはシーケンスＡの１０個のコードのうちの一つとなるだ ろう。デコーダ（図示せず）はこれを二進化十進数に復号するのに用いられる。The data stored in each digit will be one of the ten codes of sequence A. Dew. A decoder (not shown) is used to decode this into a binary coded decimal number.

デコーダのデータは自動車の距離計上に表示させることができる。The decoder data can be displayed on the vehicle's odometer.

カウンタの具体的な動作は次の通りである。一つの事象が起こった時、例えばプ リスケーラがｌｏｏｍの移動を登録した時、１個のパルスが入力ライン１６を通 って中央シフト装ｆｉｃｓＵ１４に入力される。この時、３つの基本的動作が起 こり、これらは全てシステムクロック１７によって制御される。アドレスカウン タ１１が１にセットされると、アドレスデコーダ１２は最初の桁を番地付けする 。先ず最初に、システムクロック１７からのピークパルスが最初の桁に記憶され ているデータを中央シフト装置１１１ｃｓＵ１４に向けて出力するようにする。The specific operation of the counter is as follows. When an event occurs, e.g. When the rescaler registers a room movement, one pulse is sent through input line 16. is input to the central shift device ficsU14. At this time, three basic actions occur. All of these are controlled by the system clock 17. address counter When data 11 is set to 1, address decoder 12 addresses the first digit. . First, the peak pulse from the system clock 17 is stored in the first digit. data is output to the central shift device 111csU14.

次に、システムクロック１７からのインクリメントパルスが中央シフト１ｉｌｃ ｓＵ１４にデータを右のものに転送するようにさせ、更に第三番目として、中央 シフト装置Ｃ３Ｕ１４内で転送されたデータはそれが記憶される最初の桁のとこ ろに出力される。Next, the incrementing pulses from the system clock 17 center shift 1ilc Let sU14 transfer the data to the right one, and as a third one, the center one. The data transferred in shift device C3U14 is stored in the first digit where it is stored. The output will be output as follows.

この第三番目の動作は、クロック装置からのボーク信号によって制御される。コ ードが９から０に変化したとすると、それによりキャリーが検出され、以下に述 べるように、第３図に示されるキャリー発生器３２に記憶される。このことが起 こると、アドレスカウンタ１１はインクリメント（増加）し、先に説明した三つ の動作が次の桁において繰り返される。この動作は、何れかの桁においてキャリ ー信号が発生している間は全ての桁において継続する。キャリー信号が無くなっ た時、計数動作は終了したことになり、クロック装置は次の事象、例えば次の１ ０００ｍを待つ。This third operation is controlled by a balk signal from the clock device. Ko If the code changes from 9 to 0, then a carry is detected and as described below. The carry generator 32 shown in FIG. This happens At this time, the address counter 11 is incremented (increased), and the three address counters described above are The operation is repeated for the next digit. This operation is performed when there is a carry in any digit. -Continues in all digits while the signal is occurring. Carry signal is gone When the counting operation is finished, the clock device starts the next event, e.g. Wait for 000m.

キャリー信号は茨に、述べるように検出され、発生させられる。第１表を参照す ると、シーケンスＡが９からＯに変化するとき、最も重要なビットが１からＯに 変化することが分かる。シーケンスＡではこの事はシーケンス全体を通して一回 だけ起こる。インバータゲート３５は、第４図に示すように、中央シフト装置Ｃ ５Ｕ入カデータバス１３±（第３図参照）、即ち最も重要なビットに接続されて いる。The carry signal is detected and generated by the thorns as described. See Table 1 Then, when sequence A changes from 9 to O, the most significant bit changes from 1 to O. I can see it changing. In sequence A, this happens once throughout the entire sequence. Only happens. The inverter gate 35 is connected to the central shift device C as shown in FIG. 5U input data bus 13± (see Figure 3), i.e. connected to the most important bits. There is.

そのビットが１から０に変化した時、インバータ３５は０から１に立上がる信号 を出力し、この信号はキャリー信号を出力するようにラッチ２６を活性化する。When the bit changes from 1 to 0, the inverter 35 sends a signal that rises from 0 to 1. This signal activates the latch 26 to output a carry signal.

キャリーを検出するその他の方法として、最初と最後のビットが共にゼロである ことを検出してもよい。Another way to detect a carry is if the first and last bits are both zero. may be detected.

種々の制御信号によりカウンタを試験する装置が提供されている０例えば、第３ 図の入力２２，２４．２５は、計数状態をいかなる状態へとし得るために、連続 的データを入力するのに用いることも可能である。これらの入力は第１図におい てはＣ１として集合的に表わされている。レジスタを順次インクリメントするキ ャリーが疑似的に発生されるようにキャリー制御人力Ｃ２を設けることができる （第４図）。試験のためのルーチンの一例は次のようになる。Ｃ１は、中央シフ ト装？１ＩＣ３Ｕ１４をクリアしそれをｏｏｏｏｏに保持するように活性化され 、そして、アドレスカウンタが６個のアドレスを通して計数するようにすること により、これは６個の桁に入れられる。一方、各アドレスでは、クロック装置が 各桁にｏｏｏｏｏデータを記憶するようにボーク信号を発生する。アレイ１０は この時点で全ての桁を通してｏｏｏｏｏにセットされたことになる。Apparatus is provided for testing counters with various control signals, e.g. The inputs 22, 24, and 25 in the figure are continuous so that the counting state can be in any state. It can also be used to input specific data. These inputs are shown in Figure 1. are collectively designated as C1. A key that increments registers sequentially. A carry control human power C2 can be provided so that a carry is generated in a pseudo manner. (Figure 4). An example of a routine for testing would be as follows. C1 is a central shift To outfit? Activated to clear 1IC3U14 and hold it ooooo , and make the address counter count through 6 addresses. This puts it into 6 digits. Meanwhile, at each address, the clock device A balk signal is generated to store ooooo data in each digit. The array 10 is At this point, all digits are set to ooooo.

ここで０２が活性化され、計数シーケンスが開始される。02 is now activated and the counting sequence begins.

キャリー信号が常時発生されているので、アドレスカウンタ１１が完全に一巡す ることにより、６個の桁のそれぞれには、１を表すコードが記憶させられる。計 数シーケンスはライン１６に２番目の入力パルスが加えられることにより繰り返 され、そしてこれにより６個の桁のそれぞれに２を表すコードが記憶させられる 。このことは、それぞれの桁が９に相当するコードを記憶するまで繰り返される 。ここで制御信号Ｃ２が取り除かれれば、全ての桁が９にセットされた状態で、 カウンタは通常のモードになる。この状態は、各桁毎に中央シフト装置Ｃ３Ｕ１ ４を監視することにより観察とチェックがされ得る。この時点でさらにもう１個 の入力パルスの発生があれば、全ての桁を再び０００００の状態にする。この事 が行われ、そして再び中央シフト装置ｃｓＵ１４は全ての６桁がゼロの状態であ ることを確認するために観察される。Since the carry signal is constantly generated, the address counter 11 completes one cycle. By doing this, a code representing 1 is stored in each of the six digits. total The number sequence is repeated by applying a second input pulse to line 16. and this causes each of the six digits to store a code representing 2. . This is repeated until you have memorized the code where each digit corresponds to 9. . If control signal C2 is removed here, all digits are set to 9, and The counter is in normal mode. In this state, for each digit, the central shift device C3U1 Observations and checks can be made by monitoring 4. One more at this point If an input pulse occurs, all digits are set to 00000 again. this thing is performed, and again the central shift unit csU14 is in the state where all six digits are zero. be observed to confirm that

この試験のためのルーチンは、５×６の行列から成るアレイの個別データラッチ のそれぞれに対してリセットラインを必要とせず、そしてそのために、データラ ッチそれぞれのための金属接続とバッファゲートの点においてチップ必要領域を 少なくすることができる。この構成により、百方の計数状態のそれぞれを、通し て計数する必要がなくなり、そしてそのために、試験ルーチン実行のための速度 と容易性が大きく向上した。Ｃ１及び０２信号は、例えば試験動作のために、い かなる計数状態へも容易に到達するようにせしめる。中央シフト装置１４を一個 のみ用いることは観察する上において良い結果をもたらすのである。The routine for this test involves latching individual data in an array of 5x6 matrices. does not require a reset line for each of the Reduce the chip area required in terms of metal connections and buffer gates for each gate. It can be reduced. With this configuration, each of the 100 counting states can be passed through. This eliminates the need for The ease of use has been greatly improved. The C1 and 02 signals can be used for test operations, for example. Make it easy to reach any counting state. One central shift device 14 Using only this will bring good results in observation.

ジョンソンコード計数動作は、他の方法、例えばデータバスからの各出力を中央 シフト装置の隣の入力、即ち、バスＥの出力を反転させて中央シフト装置の入力 Ａに接続すると共にパスＡを中央シフト装置の入力Ｂに接続することにより行う こともできる。The Johnson code counting operation can be performed using other methods, e.g. The input next to the shift device, i.e. the output of bus E, is inverted to the input of the central shift device. A and by connecting path A to input B of the central shift device. You can also do that.

もし必要ならば、エラー補正の方法を備えさせることが容易に可能である。何故 ならば、カウンタは既に第１表に示される起こり得る冗長且つ不必要なシーケン スＢ、Ｃ。If necessary, it is easily possible to provide a method of error correction. why If so, the counter already eliminates the possible redundant and unnecessary sequences shown in Table 1. SuB,C.

Ｄの内の一つをそのままにしておき、そしてシーケンスＡに復帰する方法を［Ｉ を的に有しているからである。これはキャリーを検出すつる同時に桁にｏｏｏｏ ｏを入れることによって達成される。このことを、星印（＊）が付された第１表 に示された状態を参照しながら説明することとしよう。これらの状態のそれぞれ は、最も重要なビットの１から０への変化により至った状態である。冗長且つ不 必要なシーケンスＢ、Ｃ，Ｄの何れか一つに偶然入ったと仮定すれば、星印の付 された状態の何れか一つになった時、キャリー検出器３２ばｌからＯへの変化を 検出し、これと同時に中央シフト装置ｃｓＵ１４の各桁に０を入れる。こうする ことにより、コードはシーケンスＡに復帰する。誤りコード状態は回復したが、 しかし要求されている計数状態は不定であるため、その復旧が行われたと云う意 味ではなく、むしろ、コードが各桁において通常の計数を始めることが可能なシ ーケンスＡの出発点に戻ったということである。How to leave one of D as is and return to sequence A is [I This is because it has the following characteristics. This detects the carry and at the same time the digits ooooo This is achieved by inserting o. This is shown in Table 1 marked with an asterisk (*). Let us explain this with reference to the state shown in . each of these conditions is the state reached by changing the most important bit from 1 to 0. redundant and unnecessary Assuming you happen to fall into one of the required sequences B, C, or D, the When one of the following states occurs, the carry detector 32 changes from bal to 0. At the same time, 0 is entered into each digit of the central shift device csU14. do this This returns the code to sequence A. The error code condition has been recovered, but However, since the requested counting state is undefined, there is no indication that the restoration has taken place. Not a taste, but rather a system where the code can start counting normally at each digit. This means that we have returned to the starting point of Kens A.

この方法は、試験中において装置が正しく動作していることを証明するために、 誤りコードを装置に人為的に挿入しなければならない他の誤りコード検出方法と 対照的である。This method is used to prove that the equipment is working properly during the test. Other error code detection methods that require the error code to be artificially inserted into the device It's a contrast.

英国特許公開出願番号第２．１７１．５４３Ａ号に開示されているようなインデ ックスアドレッシング（ｉｎｄｅｘｅｄ　ａｄｄｒｅｓｓｉｎｇ）技術は、容易 に本発明によるカウンタに適用可能である。An index such as that disclosed in UK Patent Publication No. 2.171.543A Indexed addressing technology is easy to use. can be applied to the counter according to the present invention.

最高位の桁がインクリメントされた時、他の全ての桁はゼロである。このことを 検出する検出器が設けられていて、その結果、アドレスデコーダ１２は、アドレ スカウンタ１１によって選択された番地の割当てを変更するように再形成される 。このことは、異なる行のラッチが、ランチの消耗が分散されるように、最下位 桁に割当てられることを意味する。When the highest digit is incremented, all other digits are zero. this thing A detector is provided to detect the address, so that the address decoder 12 Reconfigured to change the assignment of the address selected by the counter 11 . This ensures that the latches in different rows have the lowest means assigned to a digit.

第１図 国際調査報告 ｋｍｖｗｌｌ＠ＭＩＡＩｅ’ｋｍｌ＋ＭＮ＠、　ＰＣＴ／ＧＢ　８７１００４８ ７　−２−ＡＮＮＥＸ　Ｔｏ　ＴＨＥ　ｆＮＴｌ：ＲＮＡＴｌ０ＮＡｊ、５ＥＡ ＲＣＨＲＥＸ’ＯＲＴ　ＯＮFigure 1 international search report kmvwll@MIAIe’kml+MN@, PCT/GB 8710048 7-2-ANNEX To THE fNTl:RNATl0NAj, 5EA RCHREX’ORT ON

Claims (8)

【特許請求の範囲】[Claims] １．ｍ行，ｎ列の単型フリップフロップデータラッチから成るアレイ（１０）と 該アレイ（１０）のｍ行のデータラッチのそれぞれからデータを読み出しそして それぞれにデータを書き込むように構成された一列ｎ個のデータラッチ（３３） を有する単一の中央シフト装置（１４）とを具備した電子カウンタであって、前 記中央シフト装置（１４）はアレイ（１０）のデータラッチの一行からデータを 読み出し、該データの転送作用と装置（１４）のｎ個のデータラッチの内の一つ においてデータの反転作用とを実施し、そして、そのように処理されたデータを アレイ（１０）のその行のデータタッチに返送するようになっており、これによ りデータはそこでデータ計数動作が完了した後にアレイに返送されるようになっ た電子カウンタ。1. an array (10) consisting of m rows and n columns of single type flip-flop data latches; reading data from each of the m rows of data latches of the array (10); and A row of n data latches (33) configured to write data to each one. an electronic counter comprising a single central shift device (14) having a front The central shift device (14) shifts data from one row of data latches of the array (10). reading and transferring the data and one of the n data latches of the device (14); performs a data inversion operation on the data, and then converts the data thus processed into The data is sent back to the data touch in that row of the array (10), which causes data is now sent back to the array after the data counting operation is completed there. electronic counter. ２．請求の範囲第１項に記載のカウンタであって、計数動作によりある行のデー タがその最高位の状態からゼロにインクリメントした時これを検出し、そして更 に高位の行での計数動作を開始させるためのキャリー信号を発生させるためのキ ャリー検出及び発生装置（３２）が設けられている電子カウンタ。2. The counter according to claim 1, wherein data in a certain row is calculated by a counting operation. detects when the data increments from its highest state to zero, and updates key to generate a carry signal to start the counting operation in the higher row. An electronic counter provided with a carry detection and generation device (32). ３．請求の範囲第２項に記載のカウンタであって、アレイ（１０）のうち選択さ れた行のデータラッチを番地付けし且つ能動化するためのアドレス装置（１１， １２）を更に有し、これにより、任意の行において計数動作が行われている間の キャリー信号の発生により、前記アドレス装置（１１、１２）は、更に高位の行 での計数動作が実行されるように高位の行を番地付けするようになっている電子 カウンタ。3. A counter according to claim 2, comprising: a counter selected from the array (10); an addressing device (11, 12), whereby while counting operation is being performed in any row, The generation of the carry signal causes the addressing devices (11, 12) to electrons whose high order rows are to be numbered so that counting operations are performed in counter. ４．請求の範囲第２項に記載のカウンタであって、前記キャリー検出装置は、ア レイ内のデータラッチの一つが第１状態から第２状態へ変化することを検出する 手段（３５）を有している電子カウンタ。4. The counter according to claim 2, wherein the carry detection device is Detects that one of the data latches in the ray changes from the first state to the second state An electronic counter comprising means (35). ５．請求の範囲第２項に記載のカウンタであって、前記中央シフト装置の内容に 関わらず、前記キャリー発生器にキャリー信号を発生させるためのキャリー制御 手段（Ｃ２）が設けられている電子カウンタ。5. The counter according to claim 2, wherein the contents of the central shift device include: Carry control for generating a carry signal in the carry generator regardless of An electronic counter provided with means (C2). ６．請求の範囲第１項に記載のカウンタであって、前記中央シフト装置（１４） に選択されたデータを入力させるためのシリアルデータ入力手段（２２，２４， ２５）が設けらている電子カウンタ。6. A counter according to claim 1, wherein the central shift device (14) serial data input means (22, 24, 25) is provided with an electronic counter. ７．請求の範囲第１項に記載のカウンタであって、前記中央シフト装置はデータ ラッチのある行において、データを１列づつ転送するようになっている電子カウ ンタ。7. 2. A counter according to claim 1, wherein the central shift device An electronic counter that transfers data column by column in rows with latches. Nta. ８．請求の範囲第１項に記載のカウンタであって、前記中央シフト装置はデータ ラッチのある行において、データを左から右に向けて１列づつ転送すると共に、 最も右側のラッチのデータをその行の最も左側のラッチに返送する前に反転する ようになっている電子カウンタ。8. 2. A counter according to claim 1, wherein the central shift device In the row with the latch, data is transferred column by column from left to right, and Invert the data in the rightmost latch before sending it back to the leftmost latch in that row An electronic counter that looks like this.