JPH0149044B2 - - Google Patents
Info
- Publication number
- JPH0149044B2 JPH0149044B2 JP57148819A JP14881982A JPH0149044B2 JP H0149044 B2 JPH0149044 B2 JP H0149044B2 JP 57148819 A JP57148819 A JP 57148819A JP 14881982 A JP14881982 A JP 14881982A JP H0149044 B2 JPH0149044 B2 JP H0149044B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- differential amplifier
- output value
- analog
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 6
- 239000003990 capacitor Substances 0.000 description 12
- 238000004804 winding Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000007667 floating Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/303—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters using a switching device
- H03F1/304—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters using a switching device and using digital means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/303—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters using a switching device
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はアナログ入力点から入力されるアナロ
グ信号に対応した入力信号を増幅する入力差動ア
ンプを備えた絶縁型アナログ入力装置に適用され
るアナログ入力方式に関する。[Detailed Description of the Invention] [Technical Field of the Invention] The present invention relates to an analog input device applied to an isolated analog input device equipped with an input differential amplifier that amplifies an input signal corresponding to an analog signal input from an analog input point. Regarding input methods.
一般にこの種の絶縁型アナログ入力装置として
は、第１図のパルストランス方式によるアナログ
入力装置と、第２図のフライングキヤパシタ方式
によるアナログ入力装置とがよく知られている。
第１図において、１０１1〜１０１oは変調スイツ
チとしてのFETスイツチ、１０２1〜１０２oはア
ナログ入力点を選択するFETスイツチ、１０３1
〜１０３oは入力信号をスイツチングし、絶縁入
力するパルストランスである。パルストランス１
０３1〜１０３oのいずれか一つからのスイツチン
グ信号は差動アンプ１０４で増幅され、サンプ
ル・ホールド回路（以下、SHと称する）１０５
でホールドされる。しかしてSH１０５のホール
ド出力はアナログ／デジタル変換器（以下、
ADCと称する）１０６に供給され、対応するデ
ジタル値に変換される。一方、第２図において、
２０１1〜２０１oは（リレーおよびコンデンサか
らなる）フライングキヤパシタ入力回路、２０２
は入力差動アンプである。フライングキヤパシタ
入力回路２０１1〜２０１oの（リレーの）いずれ
か一つが図示状態から差動アンプ２０２側に切換
わると、該当するフライングキヤパシタ入力回路
に蓄積されていた入力電圧は差動アンプ２０２に
供給され増幅される。しかして、差動アンプ２０
２の増幅出力はADC（アナログ／デジタル変換
器）２０３に供給され、対応するデジタル値に変
換される。
Generally, as this type of isolated analog input device, the pulse transformer type analog input device shown in FIG. 1 and the flying capacitor type analog input device shown in FIG. 2 are well known.
In FIG. 1, 101 1 to 101 o are FET switches as modulation switches, 102 1 to 102 o are FET switches for selecting analog input points, and 103 1
~103 o is a pulse transformer that switches input signals and inputs them in isolation. pulse transformer 1
The switching signal from any one of 031 to 103o is amplified by a differential amplifier 104, and then sent to a sample and hold circuit (hereinafter referred to as SH) 105.
is held. However, the hold output of SH105 is connected to an analog/digital converter (hereinafter referred to as
(referred to as ADC) 106 and is converted into a corresponding digital value. On the other hand, in Figure 2,
201 1 to 201 o are flying capacitor input circuits (consisting of relays and capacitors), 202
is the input differential amplifier. When any one of the flying capacitor input circuits 2011 to 201o (relays) is switched from the illustrated state to the differential amplifier 202 side, the input voltage accumulated in the corresponding flying capacitor input circuit is transferred to the differential amplifier. 202 and amplified. However, the differential amplifier 20
The amplified output of No. 2 is supplied to an ADC (analog/digital converter) 203 and converted into a corresponding digital value.
このような２種類の絶縁型アナログ入力装置で
は、特に入力ゲインを大きくする場合、各入力回
路部分のオフセツト電圧のばらつき、更には入力
差動アンプ１０４，２０２のオフセツトエラーが
問題となる。そこで従来のアナログ入力装置で
は、オフセツト電圧の修正のためにｎ点のアナロ
グ入力点のうちの１点を第１図、第２図にそれぞ
れ示されるようにシヨート（短絡）させ（シヨー
ト入力点とし）、定期的にシヨート入力を行なう
ことにより、ハード的またはソフト的にオフセツ
ト値を修正する方式が用いられていた。 In these two types of isolated analog input devices, especially when increasing the input gain, variations in the offset voltage of each input circuit part and further offset errors of the input differential amplifiers 104 and 202 pose problems. Therefore, in conventional analog input devices, in order to correct the offset voltage, one of the n analog input points is short-circuited (as a short-circuited input point) as shown in Figures 1 and 2, respectively. ), a method has been used in which the offset value is corrected by hardware or software by periodically inputting shots.
しかし、この方式では、上述の如く定期的にシ
ヨート入力を行なう必要があるためにソフトウエ
アの負担が大きくなる欠点があつた。また、上述
の方式では、各アナログ入力点間のオフセツト電
圧のばらつきを修正することができず問題であつ
た。
However, this method has the disadvantage that the software is burdened because it is necessary to periodically input shots as described above. Further, the above-described method has a problem in that it is not possible to correct variations in offset voltage between analog input points.
本発明は上記事情に鑑みてなされたものでその
目的は、外部にシヨート入力点を設けることなく
各アナログ入力点ごとにオフセツト修正が行な
え、しかも各アナログ入力点間のオフセツト電圧
のばらつき、並びに入力差動アンプのオフセツト
が自動的に修正できるアナログ入力方式を提供す
ることにある。
The present invention has been made in view of the above circumstances, and its purpose is to be able to perform offset correction for each analog input point without providing an external short input point, and to correct variations in offset voltage between analog input points as well as input input points. An object of the present invention is to provide an analog input method in which the offset of a differential amplifier can be automatically corrected.
本発明は入力差動アンプに対するフローテイン
グ入力の接地基準を当該アンプの正入力ラインま
たは負入力ラインに交互に切換えるようにしてい
る。こうすることにより、上記正、負入力ライン
がそれぞれ接地された場合の入力差動アンプの各
出力に含まれている真値並びにオフセツト値との
極性の関係は、真値（またはオフセツト値）を基
準にした場合、対応するオフセツト値（または真
値）に関し上記各出力間で正、負が逆になる。本
発明はこの現象を利用するために上記各出力間に
アナログ演算処理またはデジタル演算処理を施
し、上記オフセツト値をキヤンセルすることによ
りオフセツト修正を行なうようにしている。
The present invention alternately switches the ground reference of the floating input to the input differential amplifier to the positive input line or negative input line of the amplifier. By doing this, the polarity relationship between the true value and offset value contained in each output of the input differential amplifier when the above positive and negative input lines are respectively grounded is that the true value (or offset value) is When used as a reference, the positive and negative values are reversed between the respective outputs with respect to the corresponding offset value (or true value). In order to take advantage of this phenomenon, the present invention performs analog arithmetic processing or digital arithmetic processing between the respective outputs, and cancels the offset value to perform offset correction.
以下、本発明の一実施例を図面を参照して説明
する。第３図は本発明が適用されるパルストラン
ス方式の絶縁型アナログ入力装置の構成を示すも
ので、３０１，３０２はそれぞれ変調用、アナロ
グ入力点選択用スイツチ、例えばFETスイツチ
である。３０３は１次巻線と２次巻線との巻線比
が例えば２：１のパルストランスである。３０４
はパルストランス３０３により変調された入力信
号を増幅する入力差動アンプ、３０５，３０６は
当該差動アンプ３０４のそれぞれ正入力ライン、
負入力ラインである。３０７，３０８はフローテ
イング入力の接地基準を切換えるスイツチ、例え
ばFETスイツチ（リレースイツチ等でもよい）
である。本実施例において、FETスイツチ３０
７，３０８は同一アナログ入力に対して交互にオ
ンされ、FETスイツチ３０７がオン状態の期間
中、負入力ライン３０６が接地され、FETスイ
ツチ３０８がオン状態の期間中、正入力ライン３
０５が接地される。FETスイツチ３０７，３０
８のいずれか一方がオン状態にある場合、他方の
FETスイツチは必ずオフ状態にあるように後述
する制御部３１３によつて制御されている。３０
９，３１０は入力差動アンプ３０４で差動された
変調信号がFETスイツチ３０７，３０８のスイ
ツチ動作に対応してサンプル・ホールドされる
SH（サンプル・ホールド回路）、３１１はSH３０
９，３１０の各出力の差分をとる差動アンプであ
る。３１２は差動アンプ３１１の出力値をデジタ
ル値に変換するADC（アナログ／デジタル変換
器）、３１３は制御部である。制御部３１３はア
ナログ入力点の選択制御（スキヤン制御）のほ
か、FETスイツチ３０７，３０８の切換制御、
SH３０９，３１０更にはADC３１２に対するタ
イミング制御などを行なう。
Hereinafter, one embodiment of the present invention will be described with reference to the drawings. FIG. 3 shows the configuration of a pulse transformer type isolated analog input device to which the present invention is applied, and 301 and 302 are modulation and analog input point selection switches, for example, FET switches, respectively. 303 is a pulse transformer in which the winding ratio between the primary winding and the secondary winding is, for example, 2:1. 304
is an input differential amplifier that amplifies the input signal modulated by the pulse transformer 303; 305 and 306 are positive input lines of the differential amplifier 304;
This is the negative input line. 307 and 308 are switches that change the ground reference of floating inputs, such as FET switches (relay switches etc. may also be used)
It is. In this embodiment, the FET switch 30
7 and 308 are turned on alternately for the same analog input, the negative input line 306 is grounded while the FET switch 307 is on, and the positive input line 3 is grounded while the FET switch 308 is on.
05 is grounded. FET switch 307, 30
8 is in the on state, the other
The FET switch is controlled by a control section 313, which will be described later, so that it is always in the off state. 30
9, 310, the modulated signal differentially generated by the input differential amplifier 304 is sampled and held in response to the switch operation of the FET switches 307, 308.
SH (sample/hold circuit), 311 is SH30
This is a differential amplifier that takes the difference between the outputs of 9,310. 312 is an ADC (analog/digital converter) that converts the output value of the differential amplifier 311 into a digital value, and 313 is a control section. The control unit 313 not only controls selection of analog input points (scan control), but also controls switching of FET switches 307 and 308.
It performs timing control for the SHs 309, 310 and the ADC 312.
次に第３図の動作を第４図の信号波形図を参照
して説明する。今、制御部３１３によりFETス
イツチ３０１，３０２が連続的に２度オンされた
ものとする。これによりFETスイツチ３０１に
対応するアナログ入力点のアナログ入力信号VIN
がパルストランス３０３の１次側に供給され、当
該パルストランス３０３により連続２回変調され
る。制御部３１３は１回目の変調時にFETスイ
ツチ３０７をオンし、２回目の変調時には当該
FETスイツチ３０７をオフしてFETスイツチ３
０８をオンする。これにより、１回目の変調時に
は負入力ライン３０６が接地される。このため、
アナログ入力信号VINが正信号であるものとする
と、パルストランス３０３によつて正側に変調さ
れた信号が入力差動アンプ３０４により増幅され
る。このときの差動アンプ３０４の出力信号の波
形は第４図に符号ａで示される通りとなる。１回
目の変調時のパルストランス３０３による変調信
号に対する差動アンプ３０４の出力値VSH1は第４
図に示されているようにVS／２＋Vpffとなる。こ
こでVSはパルストランス３０３の１次巻線と２
次巻線との巻線比が１：１（本実施例では２：１）
の場合であつて、パルストランス３０３を含む入
力回路部分および入力差動アンプ３０４のオフセ
ツトが無いものとした場合の差動アンプ３０４の
出力値である。またVpffは入力回路部分および差
動アンプ３０４のオフセツト電圧である。 Next, the operation of FIG. 3 will be explained with reference to the signal waveform diagram of FIG. 4. Now, it is assumed that the FET switches 301 and 302 are turned on twice in succession by the control unit 313. This allows the analog input signal V IN of the analog input point corresponding to the FET switch 301 to be
is supplied to the primary side of the pulse transformer 303, and is modulated twice continuously by the pulse transformer 303. The control unit 313 turns on the FET switch 307 during the first modulation, and turns on the FET switch 307 during the second modulation.
Turn off FET switch 307 and turn off FET switch 3
Turn on 08. As a result, the negative input line 306 is grounded during the first modulation. For this reason,
Assuming that the analog input signal V IN is a positive signal, the signal modulated to the positive side by the pulse transformer 303 is amplified by the input differential amplifier 304 . The waveform of the output signal of the differential amplifier 304 at this time is as shown by the symbol a in FIG. The output value V SH1 of the differential amplifier 304 for the modulated signal by the pulse transformer 303 during the first modulation is the fourth
As shown in the figure, it becomes V S /2+V pff . Here, V S is the primary winding of the pulse transformer 303 and the
The winding ratio with the next winding is 1:1 (2:1 in this example)
This is the output value of the differential amplifier 304 in the case where there is no offset of the input circuit portion including the pulse transformer 303 and the input differential amplifier 304. Further, V pff is the offset voltage of the input circuit portion and the differential amplifier 304.
一方、２回目の変調時には上述したように
FETスイツチ３０７がオフし、FETスイツチ３
０８がオンされるため、負入力ライン３０６が接
地状態から解放され、正入力ライン３０５が接地
される。この結果、入力差動アンプ３０４は１回
目と異なり負側に変調された信号を出力する（第
４図の符号ｂで示される出力信号波形参照）。こ
の２回目の変調時のパルストランス３０３による
変調信号に対する差動アンプ３０４の出力値VSH2
は第４図に示されているように−VS／２＋Vpffと
なる。 On the other hand, during the second modulation, as mentioned above,
FET switch 307 is turned off, and FET switch 3
08 is turned on, the negative input line 306 is released from the grounded state, and the positive input line 305 is grounded. As a result, the input differential amplifier 304 outputs a signal modulated to the negative side, unlike the first time (see the output signal waveform indicated by the symbol b in FIG. 4). The output value V SH2 of the differential amplifier 304 in response to the modulated signal by the pulse transformer 303 during this second modulation
becomes -V S /2+V pff as shown in FIG.
１回目の変調時の入力差動アンプ３０４の出力
信号の出力値VSH1は制御部３１３の制御により
SH３０９にサンプル・ホールドされる。また２
回目の変調時の入力差動アンプ３０４の出力信号
の出力値VSH2は同じく制御部３１３の制御により
SH３１０にサンプル・ホールドされる。これら
SH３０９，３１０の各出力は差動アンプ３１１
のそれぞれ負入力端子、正入力端子に入力され
る。これにより差動アンプ３１１でSH３０９，
３１０の各出力の差分がとられる。この差動アン
プ３１１の出力はVSH1−VSH2＝（VS／２＋Vpff）−
（−VS／２＋Vpff）＝VSとなり、オフセツト電圧
（入力オフセツト）Vpffがキヤンセルされている
ことがわかる。 The output value V SH1 of the output signal of the input differential amplifier 304 during the first modulation is controlled by the control unit 313.
Sampled and held by SH309. Also 2
The output value V SH2 of the output signal of the input differential amplifier 304 during the second modulation is also controlled by the control unit 313.
Sampled and held by SH310. these
Each output of SH309, 310 is a differential amplifier 311
are input to the negative input terminal and positive input terminal, respectively. As a result, the differential amplifier 311 uses SH309,
The difference between each output of 310 is taken. The output of this differential amplifier 311 is V SH1 −V SH2 = (V S /2 + V pff ) −
(-V S /2+V pff )=V S , and it can be seen that the offset voltage (input offset) V pff is canceled.
次に本発明の他の実施例を第５図を参照して説
明する。第５図は本発明が適用されるフライング
キヤパシタ方式の絶縁型アナログ入力装置の構成
を示すもので、５０１は（リレーおよびフライン
グキヤパシタと称されるコンデンサからなる）フ
ライングキヤパシタ入力回路である。５０２はグ
ループ選択用のグループリレー、５０３は次に説
明する入力差動アンプ５０４の入力開放時に当該
差動アンプ５０４が飽和するのを防止するシヨー
トスイツチである。５０４はフライングキヤパシ
タ入力回路５０１からの入力信号を増幅する入力
差動アンプ、５０５，５０６は当該差動アンプ５
０４のそれぞれ正入力ライン、負入力ラインであ
る。５０７，５０８はフローテイング入力の接地
基準を切換える前記実施例のFETスイツチ３０
８，３０７と同様のFETスイツチである。５０
９は入力差動アンプ５０４の出力値をデジタル値
に変換するADC（アナログ／デジタル変換器）、
５１０，５１１はADC５０９でＡ／Ｄ変換され
た値がFETスイツチ５０７，５０８のスイツチ
動作に対応して保持されるレジスタ（以下、
REGと称する）、５１２はREG５１０，５１１の
各保持内容を加算する加算器（以下、ADDと称
する）である。５１３はADD５１２の加算結果
の１／２の値を求める１／２回路、例えばシフト
レジスタ（以下、SRと称する）、５１４は制御部
である。制御部５１４はアナログ入力点の選択制
御（スキヤン制御）のほか、FETスイツチ５０
７，５０８の切換制御、REG５１０，５１１を
含む各部のタイミング制御などを行なう。 Next, another embodiment of the present invention will be described with reference to FIG. FIG. 5 shows the configuration of a flying capacitor type isolated analog input device to which the present invention is applied, and 501 is a flying capacitor input circuit (consisting of a relay and a capacitor called a flying capacitor). . 502 is a group relay for group selection, and 503 is a short switch that prevents the input differential amplifier 504 from being saturated when the input of the input differential amplifier 504 is opened, which will be described next. 504 is an input differential amplifier that amplifies the input signal from the flying capacitor input circuit 501; 505 and 506 are the differential amplifiers 5;
04 are the positive input line and negative input line, respectively. 507 and 508 are the FET switches 30 of the above embodiment for switching the ground reference of the floating input.
It is a FET switch similar to 8,307. 50
9 is an ADC (analog/digital converter) that converts the output value of the input differential amplifier 504 into a digital value;
510 and 511 are registers (hereinafter referred to as
512 is an adder (hereinafter referred to as ADD) that adds the contents held in REGs 510 and 511. 513 is a 1/2 circuit that obtains 1/2 value of the addition result of ADD 512, such as a shift register (hereinafter referred to as SR), and 514 is a control section. In addition to analog input point selection control (scan control), the control unit 514 controls the FET switch 50.
It performs switching control of REGs 7 and 508 and timing control of each part including REGs 510 and 511.
制御部５１４はフライングキヤパシタ入力回路
５０１に対応するアナログ入力点を選択してアナ
ログ入力を行なう場合、まずフライングキヤパシ
タ入力回路５０１（のリレーを）入力差動アンプ
５０４側に切換える。次に制御部５１４はシヨー
トスイツチ５０３をオフしグループリレー５０２
を閉じると共にFETスイツチ５０８をオンする。
FETスイツチ５０８がオンすることにより負入
力ライン５０６が接地される。このとき、入力信
号レベルが正であるものとすると、入力差動アン
プ５０４の出力はVS＋Vpffとなる。この差動アン
プ５０４の出力はADC５０９によりデジタル値
に変換され、REG５１０に保持される。 When selecting an analog input point corresponding to the flying capacitor input circuit 501 to perform analog input, the control section 514 first switches (the relay of) the flying capacitor input circuit 501 to the input differential amplifier 504 side. Next, the control unit 514 turns off the shot switch 503 and turns off the group relay 502.
At the same time, the FET switch 508 is turned on.
By turning on FET switch 508, negative input line 506 is grounded. At this time, assuming that the input signal level is positive, the output of the input differential amplifier 504 becomes V S +V pff . The output of the differential amplifier 504 is converted into a digital value by the ADC 509 and held in the REG 510.
次に制御部５１４はグループリレー５０２を開
き、かつFETスイツチ５０８をオフした後、シ
ヨートスイツチ５０３をオンとすると共にFET
スイツチ５０７をオンする。しかして、負入力ラ
イン５０６が接地状態から解放され、正入力ライ
ン５０５が接地される。次に制御部５１４はシヨ
ートスイツチ５０３をオフし、グループリレー５
０２を再び閉じる。このときの入力差動アンプ５
０４の出力は、前回のときとは異なつて正入力ラ
イン５０５が接地されているために−VS＋Vpffと
なる。この差動アンプ５０４の出力はADC５０
９によりデジタル値に変換される。そして、
ADC５０９の変換出力はREG５１１に供給され、
（上述したREG５１０とは異なり）２の補数がと
られて当該REG５１１に保持される。したがつ
てREG５１１の保持内容は−（−VS＋Vpff）すな
わちVS−Vpffのデジタル値となる。 Next, the control unit 514 opens the group relay 502, turns off the FET switch 508, turns on the short switch 503, and turns on the FET switch 508.
Turn on switch 507. Thus, the negative input line 506 is released from the grounded state, and the positive input line 505 is grounded. Next, the control unit 514 turns off the short switch 503 and turns off the group relay 5.
Close 02 again. Input differential amplifier 5 at this time
The output of 04 becomes -V S +V pff because the positive input line 505 is grounded unlike the previous time. The output of this differential amplifier 504 is ADC50
9, it is converted into a digital value. and,
The conversion output of ADC509 is supplied to REG511,
Two's complement is taken and held in the REG 511 (unlike the REG 510 described above). Therefore, the content held in the REG 511 is -(-V S +V pff ), that is, the digital value of V S -V pff .
REG５１０，５１１の保持内容、すなわちVS
＋Vpffのデジタル値、VS−Vpffのデジタル値は
ADD５１２に供給される。しかしてこれらREG
５１０，５１１の各保持内容は制御部５１４の制
御により加算される。この場合のADD５１２の
加算結果は
（VS＋Vpff）＋（VS−Vpff）＝2VS
となり、オフセツト電圧Vpffがキヤンセルされて
いることがわかる。このADD５１２の加算結果
はSR５１３に保持された後、下位ビツト方向に
１ビツトシフト（右シフト）される。これにより
ADD５１２の加算結果は１／２され、SR５１３
の出力はVSとなる。 The contents held in REG510 and 511, that is, V S
The digital value of +V pff and the digital value of V S −V pff are
Supplied to ADD512. However, these REG
The contents held in 510 and 511 are added together under the control of the control unit 514. In this case, the addition result of the ADD 512 is (V S +V pff )+(V S -V pff )=2V S , which shows that the offset voltage V pff has been canceled. The addition result of ADD 512 is held in SR 513, and then shifted by one bit (shifted to the right) in the direction of the lower bit. This results in
The addition result of ADD512 is halved and SR513
The output of is VS.
以上詳述したように本発明によれば次に列挙さ
れる種々の作用効果を奏することができる。
As detailed above, according to the present invention, various effects listed below can be achieved.
外部にオフセツト電圧修正用のシヨート入力
点を設けることなく、各アナログ入力点ごとに
常にオフセツト修正をすることができる。 Offset correction can always be made for each analog input point without providing an external short input point for offset voltage correction.
入力差動アンプのオフセツト修正は勿論、各
アナログ入力点間のオフセツト電圧のばらつき
を考慮したオフセツト修正が自動的に行なえ
る。 Offset correction of the input differential amplifier as well as offset correction taking into account variations in offset voltage between each analog input point can be automatically performed.
上記の効果により、従来のようにシヨート
入力点を定期的にスキヤンすることが不要とな
るためソフトウエアの負担を軽減できる。 As a result of the above effects, it is no longer necessary to periodically scan the shot input points as in the past, and the burden on the software can be reduced.
第１図および第２図は従来例を示す回路構成
図、第３図は本発明の一実施例を示す回路構成
図、第４図は動作を説明するための信号波形図、
第５図は本発明の他の実施例を示す回路構成図で
ある。
１０４，２０２，３０４，５０４…入力差動ア
ンプ、１０５，３０９，３１０…サンプル・ホー
ルド回路（SH）、１０６，２０３，３１２，５０
９…アナログ／デジタル変換器（ADC）、３０
５，５０５…正入力ライン、３０６，５０６…負
入力ライン、３０７，３０８，５０７，５０８…
（接地基準切換え用の）FETスイツチ、３１１…
差動アンプ、３１３，５１４…制御部、５１２…
加算器（ADD）。
1 and 2 are circuit configuration diagrams showing a conventional example, FIG. 3 is a circuit configuration diagram showing an embodiment of the present invention, and FIG. 4 is a signal waveform diagram for explaining the operation.
FIG. 5 is a circuit configuration diagram showing another embodiment of the present invention. 104,202,304,504...Input differential amplifier, 105,309,310...Sample and hold circuit (SH), 106,203,312,50
9...Analog/digital converter (ADC), 30
5,505...Positive input line, 306,506...Negative input line, 307,308,507,508...
FET switch (for ground reference switching), 311...
Differential amplifier, 313, 514...control unit, 512...
Adder (ADD).
Claims (1)
ナログ入力点から入力されるアナログ信号に対応
した入力信号を増幅する差動アンプ、を備えた絶
縁型アナログ入力装置において、 前記正入力ラインを接地する第１の接地手段
と、 前記負入力ラインを接地する第２の接地手段
と、 前記第１の接地手段によつて前記正入力ライン
が接地されたときに前記差動アンプから出力され
るアナログ信号に対応した第１の出力値を保持す
る第１の保持手段と、 前記第２の接地手段によつて前記負入力ライン
が接地されたときに前記差動アンプから出力され
るアナログ信号に対応した第２の出力値を保持す
る第２の保持手段と、 前記第１の保持手段に保持された前記第１の出
力値と前記第２の保持手段に保持された前記第２
の出力値との間に、前記第１および第２の出力値
に含まれるオフセツト電圧がキヤンセルされるよ
うに演算を施す演算手段とを具備し、 前記入力信号が入力されたときに、前記第１お
よび第２の接地手段を交互に動作させて前記正入
力ラインおよび前記負入力ラインを交互に接地
し、それぞれの接地時に得られた同一の前記入力
信号に対応する前記第１および第２の出力値の間
の演算を前記演算手段によつて行なうことによ
り、オフセツト電圧を修正するようにしたことを
特徴とするアナログ入力方式。[Scope of Claims] 1. An isolated analog input device comprising a differential amplifier having a positive input line and a negative input line and amplifying an input signal corresponding to an analog signal input from an analog input point, comprising: first grounding means for grounding the positive input line; second grounding means for grounding the negative input line; and when the positive input line is grounded by the first grounding means, the differential amplifier a first holding means for holding a first output value corresponding to an analog signal output from the differential amplifier; and a first holding means for holding a first output value corresponding to an analog signal output from the differential amplifier; a second holding means for holding a second output value corresponding to the analog signal; and a first output value held in the first holding means and the second output value held in the second holding means. 2
and an arithmetic means for performing an arithmetic operation such that an offset voltage included in the first and second output values is canceled between the output value of the first output value and the output value of the first output value. The first and second grounding means are operated alternately to alternately ground the positive input line and the negative input line, and the first and second grounding means correspond to the same input signal obtained at each grounding time. An analog input method characterized in that the offset voltage is corrected by performing calculations between output values using the calculation means.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57148819A JPS5939110A (en) | 1982-08-27 | 1982-08-27 | Analog input system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57148819A JPS5939110A (en) | 1982-08-27 | 1982-08-27 | Analog input system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5939110A JPS5939110A (en) | 1984-03-03 |
| JPH0149044B2 true JPH0149044B2 (en) | 1989-10-23 |
Family
ID=15461421
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57148819A Granted JPS5939110A (en) | 1982-08-27 | 1982-08-27 | Analog input system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5939110A (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8918546B2 (en) | 2004-08-27 | 2014-12-23 | Thomson Licensing | Apparatus and method for enabling digital and analog data communication over a data bus |
| JP5678466B2 (en) * | 2010-04-27 | 2015-03-04 | 富士通株式会社 | Signal processing circuit and signal processing method |
| CN103858395B (en) | 2011-12-05 | 2016-08-17 | 三菱电机株式会社 | Signal circuit |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52133134U (en) * | 1976-04-05 | 1977-10-08 |
-
1982
- 1982-08-27 JP JP57148819A patent/JPS5939110A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5939110A (en) | 1984-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4287441A (en) | Correlated double sampling CCD video preprocessor-amplifier | |
| US4845382A (en) | Sampling and holding circuit for signal having low sampling residual component, especially for the dual sampling of a correlated signal given by a charge-transfer device | |
| US5698999A (en) | Sampling and holding device | |
| JPS5753145A (en) | Calibrator for analogue-digital converter | |
| JPH09326698A (en) | Offset correction method and device | |
| JP3222276B2 (en) | Comparator circuit and control method of comparator circuit | |
| JPS6019170B2 (en) | Analog-digital converter | |
| JPH0149044B2 (en) | ||
| US4517601A (en) | Power-responsive ghost cancelling system | |
| US4363035A (en) | Method and apparatus for signal pick-up from semiconductor image or line sensors | |
| US4357631A (en) | Ghost cancelling system | |
| JP2501686B2 (en) | Balanced amplifier | |
| KR930011183B1 (en) | Dematrixing circuit of the switched capacitor type | |
| US4535300A (en) | Extended range sample and hold circuit | |
| JPS5946452B2 (en) | Noise removal circuit | |
| JP4462709B2 (en) | Offset correction method | |
| JP2518369B2 (en) | Video signal processing circuit | |
| JPH04916A (en) | Offset drift correcting device for a/d converter | |
| JPH0419880Y2 (en) | ||
| JPS6138270Y2 (en) | ||
| JP2519597B2 (en) | Interfering wave remover | |
| JPS6087509A (en) | Differential amplifier circuit | |
| JPH04258093A (en) | Video signal processing circuit | |
| JPH0422478Y2 (en) | ||
| JPS6126736B2 (en) |