JPH0138694Y2 - - Google Patents

Info

Publication number
JPH0138694Y2
JPH0138694Y2 JP10561784U JP10561784U JPH0138694Y2 JP H0138694 Y2 JPH0138694 Y2 JP H0138694Y2 JP 10561784 U JP10561784 U JP 10561784U JP 10561784 U JP10561784 U JP 10561784U JP H0138694 Y2 JPH0138694 Y2 JP H0138694Y2
Authority
JP
Japan
Prior art keywords
circuit
signal
output
input
input port
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP10561784U
Other languages
Japanese (ja)
Other versions
JPS6119859U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP10561784U priority Critical patent/JPS6119859U/en
Publication of JPS6119859U publication Critical patent/JPS6119859U/en
Application granted granted Critical
Publication of JPH0138694Y2 publication Critical patent/JPH0138694Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)
  • Microcomputers (AREA)

Description

【考案の詳細な説明】 産業上の利用分野 本考案は、信号出力回路からの信号をマイクロ
プロセツサ等に格納する装置に用いる診断回路に
関し、特に当該診断回路からマイクロプロセツサ
の入力ポートへの出力信号でもつて当該診断回路
及び入力ポートの正常、故障が判断できる診断回
路に関する。
[Detailed Description of the Invention] Industrial Application Field The present invention relates to a diagnostic circuit used in a device that stores signals from a signal output circuit in a microprocessor, etc., and particularly relates to a diagnostic circuit that stores signals from a signal output circuit in a microprocessor, etc. The present invention relates to a diagnostic circuit that can determine whether the diagnostic circuit and input port are normal or malfunctioning based on output signals.

従来の技術 従来においては、カウンタ又はリレー等の信号
出力回路からの情報信号をマイクロプロセツサ等
の入力ポートに直接入力し、その情報信号を取り
込んだマイクロプロセツサはその信号に基づいて
他の機器に指示を与える情報を出力していた。こ
のためマイクロプロセツサの入力ポートが固定故
障した場合、信号出力回路からの情報信号が正常
な信号か故障による信号かの判断をせず、そのま
まマイクロプロセツサが入力ポートから得られる
信号を取り込み、単に他の機器が安全側に作動す
るよう機能していたに過ぎず、マイクロプロセツ
サの入力ポートから得られる信号が正常のものか
故障によるものかを積極的に判断していなかつ
た。従つて、入力ポートから得られる情報信号は
極めて信頼性の低いものであつた。
Conventional technology In the past, information signals from signal output circuits such as counters or relays were input directly to input ports of microprocessors, etc., and the microprocessors that took in the information signals could control other devices based on the signals. It was outputting information that gave instructions. Therefore, if the input port of the microprocessor has a fixed failure, the microprocessor takes in the signal obtained from the input port without determining whether the information signal from the signal output circuit is a normal signal or a signal due to the failure. Other equipment was simply functioning to ensure safe operation, and no active determination was made as to whether the signal received from the microprocessor's input port was normal or due to a malfunction. Therefore, the information signals obtained from the input ports were extremely unreliable.

考案が解決しようとする問題点 特に安全性が要求される鉄道信号系や原子炉制
御系等においては、上述のように信頼性の低い情
報信号に基づいて他の機器を制御することは大変
危険なことであり、信頼性の高い情報信号を得ら
れることが要求されていた。
Problems that the invention aims to solve Especially in railway signaling systems, nuclear reactor control systems, etc. where safety is required, it is very dangerous to control other equipment based on unreliable information signals as mentioned above. Therefore, it was required to be able to obtain highly reliable information signals.

問題点を解決するための技術的手段 本考案によれば、入力端子からの信号と2つの
照査信号用入力端子のうち一方の端子からの照査
信号とのアンド信号を出力する第1アンド回路
と、前記入力端子からの信号の反転信号と前記他
方の照査信号用入力端子からの照査信号とアンド
信号を出力する第2アンド回路と、前記1アンド
回路の出力信号と前記第2アンド回路の出力信号
とのオア信号を真理値“1”,“0”を出力するオ
ア回路とで構成するようにした技術的手段により
上記問題点は解決される。
Technical Means for Solving the Problems According to the present invention, a first AND circuit outputs an AND signal between a signal from an input terminal and a reference signal from one of two reference signal input terminals; , a second AND circuit that outputs an inverted signal of the signal from the input terminal, a reference signal from the other reference signal input terminal, and an AND signal; an output signal of the 1-AND circuit and an output of the second AND circuit; The above-mentioned problem can be solved by a technical means in which the OR signal is composed of an OR circuit that outputs truth values "1" and "0".

実施例 以下、図面に示す実施例に基づいて本考案を説
明する。
Embodiments Hereinafter, the present invention will be explained based on embodiments shown in the drawings.

第1図において、本考案に係る診断回路1は、
入力端子2と、出力端子3と、入力端子2側の情
報信号を照査するための照査信号を入力する照査
信号用入力端子4R,4Nとを有している。入力
端子2は情報信号を出力する信号出力回路5に接
続され、出力端子3は、マイクロプロセツサ6の
入力ポートPに接続されている。又照査信号用入
力端子4Rと4Nは照査信号を出力するマイクロ
プロセツサ6の出力ポートRとNにそれぞれ接続
されている。
In FIG. 1, a diagnostic circuit 1 according to the present invention includes:
It has an input terminal 2, an output terminal 3, and check signal input terminals 4R and 4N into which a check signal for checking the information signal on the input terminal 2 side is input. The input terminal 2 is connected to a signal output circuit 5 that outputs an information signal, and the output terminal 3 is connected to an input port P of a microprocessor 6. Input terminals 4R and 4N for reference signals are connected to output ports R and N of the microprocessor 6, respectively, which output the reference signal.

前記診断回路1は、第1アンド回路7と、一方
の入力側にインバータ8が直列に接続された第2
アンド回路9と、第1アンド回路7と第2アンド
回路9との出力によつて動作されるオア回路10
とから構成されている。
The diagnostic circuit 1 includes a first AND circuit 7 and a second AND circuit having an inverter 8 connected in series to one input side.
AND circuit 9 and an OR circuit 10 operated by the outputs of the first AND circuit 7 and the second AND circuit 9
It is composed of.

前記第1アンド回路7は、その一方の入力側が
照査信号用入力端子4Nを介してマイクロプロセ
ツサ6の出力ポートNに接続されており、信号出
力回路5の情報信号と出力ポートNからの照査信
号とのアンド条件の充足により出力するようにな
つている。そして第1アンド回路7の出力側は前
記オア回路10の一方の入力側に接続されてい
る。
The first AND circuit 7 has one input side connected to the output port N of the microprocessor 6 via the reference signal input terminal 4N, and outputs the information signal from the signal output circuit 5 and the reference signal from the output port N. It is designed to be output when the AND condition with the signal is satisfied. The output side of the first AND circuit 7 is connected to one input side of the OR circuit 10.

前記第2アンド回路9は、その一方の入力側が
インバータ8を介して前記信号出力回路5の出力
側に接続され、他方の入力側が照査信号用入力端
子4Rを介してマイクロプロセツサ6の出力ポー
トRに接続されており、信号出力回路5からの情
報信号の反転信号と出力ポートRからの照査信号
とのアンド条件の充足により出力するようになつ
ている。そして、第2アンド回路9の出力側は前
記オア回路10の他方の入力側に接続されてい
る。
The second AND circuit 9 has one input side connected to the output side of the signal output circuit 5 via the inverter 8, and the other input side connected to the output port of the microprocessor 6 via the reference signal input terminal 4R. R, and is output when an AND condition between the inverted signal of the information signal from the signal output circuit 5 and the reference signal from the output port R is satisfied. The output side of the second AND circuit 9 is connected to the other input side of the OR circuit 10.

前記オア回路10は、前記第1及び第2アンド
回路7,9の出力信号のオア条件によつて真理値
“1”,“0”を出力するようになつており、オア
回路10の出力側は出力端子3を介してマイクロ
プロセツサ6の入力ポートPに接続され、当該入
力ポートPに真理値“1”,“0”を入力するよう
になつている。
The OR circuit 10 is adapted to output truth values "1" and "0" depending on the OR conditions of the output signals of the first and second AND circuits 7 and 9, and the output side of the OR circuit 10 is is connected to the input port P of the microprocessor 6 via the output terminal 3, and truth values "1" and "0" are input to the input port P.

作 用 次に、第1図に示した実施例の動作を第2図に
基づいて説明する。
Operation Next, the operation of the embodiment shown in FIG. 1 will be explained based on FIG. 2.

この回路において、マイクロプロセツサ6へ、
出力ポートN,Rに、先ずN=1,R=0を出力
した状態で入力ポートPの情報を取込み、次にN
=0,R=1を出力した状態で入力ポートPの情
報を取込み、そしてN=0,R=0を出力した状
態で入力ポートPの情報を取込む。このようにす
れば、取込んだ各情報の組合せ第2図のa〜hと
なるから、前記組合せにより入力情報の正否と真
理値“1”,“0”をマイクロプロセツサ6で判定
することできる。
In this circuit, to the microprocessor 6,
First, the information of input port P is taken in with outputting N=1 and R=0 to output ports N and R, and then N
The information on the input port P is taken in while outputting =0 and R=1, and the information on the input port P is taken in while outputting N=0 and R=0. In this way, the combinations of each piece of captured information will be as shown in a to h of FIG. 2, and the microprocessor 6 can determine whether the input information is correct or not and whether the truth value is "1" or "0" based on the combinations. can.

これを詳細に説明すると、先ず、第2図のa
は、信号出力回路5の情報信号が高レベル(真理
値“1”)の場合である。この場合、診断回路1
及びマイクロプロセツサ6の入力ポートPが共に
正常であれば、出力ポートN,Rからの照査信号
の有無、例えば、Nが“1”でRが“0”である
と入力ポートPからの出力信号を真理値で表わせ
ば“1”,Nが“0”でRが“1”であるとPは
“0”,N,R共に“0”であるとPは“0”とし
て現われる。すなわち、Nが“1”でRが“0”
である場合:第1アンド回路7は、信号出力回路
5からの高レベル信号と出力ポートNからの照査
信号とでアンド条件を満たすこととなり、その出
力をオア回路10は受けて出力端子3を介して入
力ポートPに真理値“1”を与える。Nが“0”
でRが“1”である場合:第1アンド回路7は、
Nが“0”であるためアンド条件は充足せず、第
2アンド回路9もRからの照査信号はあるが信号
出力回路5からの高レベル信号がインバータ8で
反転されて低レベル(真理値“0”)となつてい
るのでアンド条件は充足されず第1アンド回路7
及び第2アンド回路9は共に出力はなく、オア回
路10を介して入力ポートPに真理値“0”を与
える。N,Rが共に“0”である場合:第1アン
ド回路7及び第2アンド回路9は共にアンド条件
が充足されないので出力はなく、オア回路10を
介して入力ポートに真理値“0”を与える。従つ
て、信号出力回路5からの情報信号が真理値
“1”の高レベルで、入力ポートPの真理値が第
2図のaの状態のときは診断回路1及び入力ポー
トPが共に正常であるといえる。
To explain this in detail, first, a in Figure 2.
This is a case where the information signal of the signal output circuit 5 is at a high level (truth value "1"). In this case, diagnostic circuit 1
If the input port P of the microprocessor 6 and the input port P of the microprocessor 6 are both normal, the presence or absence of reference signals from the output ports N and R. For example, if N is "1" and R is "0", the output from the input port P is determined. If a signal is represented by a truth value, it will appear as "1"; if N is "0" and R is "1", P will appear as "0"; if both N and R are "0", P will appear as "0". In other words, N is “1” and R is “0”
In this case: the first AND circuit 7 satisfies the AND condition with the high level signal from the signal output circuit 5 and the reference signal from the output port N, and the OR circuit 10 receives the output and outputs the output terminal 3. A truth value "1" is given to the input port P through the input port P. N is “0”
When R is “1”: the first AND circuit 7 is
Since N is "0", the AND condition is not satisfied, and the second AND circuit 9 also receives a reference signal from R, but the high level signal from the signal output circuit 5 is inverted by the inverter 8 and becomes a low level (truth value). 0), the AND condition is not satisfied and the first AND circuit 7
Both of the second AND circuit 9 have no output and give the truth value "0" to the input port P via the OR circuit 10. When N and R are both "0": Since the AND condition is not satisfied in both the first AND circuit 7 and the second AND circuit 9, there is no output, and the truth value "0" is sent to the input port via the OR circuit 10. give. Therefore, when the information signal from the signal output circuit 5 is at a high level with a truth value of "1" and the truth value of the input port P is in the state a in FIG. 2, both the diagnostic circuit 1 and the input port P are normal. It can be said that there is.

次に、第2図のbは信号出力回路5の情報信号
が真理値“0”の低レベルの場合である。この場
合、診断回路1及び入力ポートPが共に故障して
いなければ、出力ポートN,Rからの照査信号の
有無、例えば、Nが“1”でRが“0”であると
入力ポートPからの出力信号を真理値で表わせば
“0”,Nが“0”でRが“1”であるとPは
“1”,N,R共に“0”であるとPは“0”とし
て現われる。すなわち、Nが“1”でRが“0”
である場合:第1アンド回路7は、信号出力回路
5からの真理値“0”の低レベル信号と出力ポー
トNからの照査信号とはアンド条件を満たさない
ので出力はなく、第2アンド回路9も信号出力回
路5からの低レベル信号がインバータ8により反
転され真理値“1”の高レベル信号となるが出力
ポートRから照査信号が無いのでアンド条件を満
たさず出力はなく、従つて、オア回路からの出力
もなく入力ポートPは“0”となる。Nが“0”
でRが“1”である場合:第1アンド回路7はア
ンド条件を充足しないので出力しないが、第2ア
ンド回路9は、信号出力回路5からの真理値
“0”の低レベル信号がインバータ8により反転
され真理値“1”となるので入力端子Rからの照
査信号とアンド条件の充足により出力し、オア回
路10を介して入力ポートPに真理値“1”の信
号を与える。N,Rが共に“0”である場合:第
1アンド回路7及び第2アンド回路9は共にアン
ド条件が充足されないので出力はなく、オア回路
10を介して入力ポートPに真理値“0”を与え
る。従つて、信号出力回路5からの情報信号が低
レベルで、入力ポートPの真理値が第2図のbの
状態のときは診断回路1及び入力ポートPが共に
正常であるといえる。
Next, b in FIG. 2 is a case where the information signal of the signal output circuit 5 is at a low level with a truth value of "0". In this case, if both the diagnostic circuit 1 and the input port P are not in trouble, check the presence or absence of the reference signal from the output ports N and R. For example, if N is "1" and R is "0", the input port P If the output signal of is expressed as a truth value, it will be "0". If N is "0" and R is "1", P will be "1", and if both N and R are "0", P will appear as "0". . In other words, N is “1” and R is “0”
In the case where: the first AND circuit 7 outputs no output because the low-level signal with truth value "0" from the signal output circuit 5 and the reference signal from the output port N do not satisfy the AND condition, and the second AND circuit 9, the low level signal from the signal output circuit 5 is inverted by the inverter 8 and becomes a high level signal with a truth value of "1", but since there is no reference signal from the output port R, the AND condition is not satisfied and there is no output, and therefore, There is no output from the OR circuit, and the input port P becomes "0". N is “0”
When R is "1": The first AND circuit 7 does not satisfy the AND condition and does not output it, but the second AND circuit 9 outputs a low-level signal with a truth value of "0" from the signal output circuit 5 to the inverter. Since it is inverted by 8 and becomes a truth value "1", it is output based on the reference signal from the input terminal R and the satisfaction of the AND condition, and a signal with the truth value "1" is given to the input port P via the OR circuit 10. When N and R are both "0": Since the AND condition is not satisfied in both the first AND circuit 7 and the second AND circuit 9, there is no output, and the truth value "0" is sent to the input port P via the OR circuit 10. give. Therefore, when the information signal from the signal output circuit 5 is at a low level and the truth value of the input port P is in the state b in FIG. 2, it can be said that both the diagnostic circuit 1 and the input port P are normal.

さらに、入力ポートPの真理値が第2図のa及
びb以外の状態、すなわちcからhのときは診断
回路1又は入力ポートPの故障となる。この場
合、入力ポートPが低レベルに固定故障している
ときは、出力ポートN,Rからの照査信号の有無
にかかわらず、第2図のcに示すように入力ポー
トPの真理値は全て“0”である。又、入力ポー
トPが高レベルに固定故障しているときは、出力
ポートN,Rからの照査信号の有無にかかわら
ず、第2図のhに示すように入力ポートPの真理
値は全て“1”である。従つて、入力ポートPの
真理値が第2図のdからgの状態のときは診断回
路1自体の故障となる。さらに、診断回路1の固
定故障、例えばオア回路10が低レベルに固定故
障した場合又は高レベルに固定故障した場合は、
入力ポートPの固定故障した場合と同様に入力ポ
ートPの真理値が全て“0”(第2図のc)又は
全て“1”(第2図のh)となる。
Furthermore, when the truth value of the input port P is in a state other than a and b in FIG. In this case, when the input port P has a fixed fault at a low level, the truth value of the input port P is all It is “0”. Furthermore, when the input port P has a fixed failure at a high level, the truth value of the input port P is all “ 1”. Therefore, when the truth value of the input port P is in the states d to g in FIG. 2, the diagnostic circuit 1 itself has failed. Furthermore, if the diagnostic circuit 1 has a fixed failure, for example, the OR circuit 10 has a fixed failure at a low level or a fixed failure at a high level,
As in the case of a fixed failure of the input port P, the truth values of the input port P become all "0" (c in FIG. 2) or all "1" (h in FIG. 2).

考案の効果 以上のように本考案は、入力端子からの信号と
2つの照査信号用入力端子のうち一方の端子から
の照査信号とのアンド条件により動作する第1ア
ンド回路と、前記入力端子からの信号が反転した
信号と前記他方の照査信号用入力端子からの照査
信号とのアンド条件により動作する第2アンド回
路と、前記第1アンド回路の出力信号と前記第2
アンド回路の出力信号とのオア条件により真理値
を出力するオア回路とで構成するようにしたの
で、照査信号の態様によりオア回路から出力され
る真理値との態様によつてマイクロプロセツサ等
の入力ポートの故障及び/又は診断回路自体の故
障もわかり、正常のときだけマイクロプロセツサ
はその信号を取り込むことができ、それだけ信頼
性の高い情報信号が得られるという利点を有する
他、回路が簡単にもかかわらず故障状態が適格に
判別できるので、故障時にはマイクロプロセツサ
等が安全側に容易に処理することが可能であり、
特に鉄道信号系や原子炉系においてフエールセー
フとして利用することができる。
Effects of the Invention As described above, the present invention provides a first AND circuit that operates under an AND condition between a signal from an input terminal and a reference signal from one of the two reference signal input terminals; a second AND circuit that operates under an AND condition of an inverted signal of the signal and a reference signal from the other reference signal input terminal;
Since it is configured with an OR circuit that outputs a truth value based on the OR condition with the output signal of the AND circuit, the control signal of a microprocessor, etc. Failures in input ports and/or failures in the diagnostic circuit itself can be detected, and the microprocessor can take in the signals only when they are normal, which has the advantage of providing highly reliable information signals, as well as simplifying the circuitry. Nevertheless, since the failure state can be determined properly, in the event of a failure, the microprocessor etc. can easily handle it safely.
In particular, it can be used as a fail-safe in railway signal systems and nuclear reactor systems.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、本考案に係る診断回路の実施例を示
す回路図、第2図は、マイクロプロセツサの入力
ポートに現われる情報信号を真理値で表わした図
である。 1……診断回路、2……入力端子、3……出力
端子、4N,4R……照査信号用入力端子、7…
…第1アンド回路、8……インバータ、9……第
2アンド回路、10……オア回路。
FIG. 1 is a circuit diagram showing an embodiment of a diagnostic circuit according to the present invention, and FIG. 2 is a diagram showing an information signal appearing at an input port of a microprocessor as a truth value. 1...Diagnostic circuit, 2...Input terminal, 3...Output terminal, 4N, 4R...Input terminal for reference signal, 7...
...First AND circuit, 8...Inverter, 9...Second AND circuit, 10...OR circuit.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 入力端子2からの信号と2つの照査信号用入力
端子4N,4Rのうち一方の端子4Nからの照査
信号とのアンド信号を出力する第1アンド回路7
と、前記入力端子2からの信号の反転信号と前記
他方の照査信号用入力端子4Rからの照査信号と
のアンド信号を出力する第2アンド回路9と、前
記第1アンド回路7の出力信号と前記第2アンド
回路9の出力信号とのオア信号を出力するオア回
路10とからなることを特徴とする診断回路。
A first AND circuit 7 that outputs an AND signal between the signal from the input terminal 2 and the reference signal from one terminal 4N of the two reference signal input terminals 4N and 4R.
a second AND circuit 9 that outputs an AND signal of an inverted signal of the signal from the input terminal 2 and a reference signal from the other reference signal input terminal 4R; and an output signal of the first AND circuit 7. A diagnostic circuit comprising an OR circuit 10 that outputs an OR signal with the output signal of the second AND circuit 9.
JP10561784U 1984-07-12 1984-07-12 diagnostic circuit Granted JPS6119859U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10561784U JPS6119859U (en) 1984-07-12 1984-07-12 diagnostic circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10561784U JPS6119859U (en) 1984-07-12 1984-07-12 diagnostic circuit

Publications (2)

Publication Number Publication Date
JPS6119859U JPS6119859U (en) 1986-02-05
JPH0138694Y2 true JPH0138694Y2 (en) 1989-11-20

Family

ID=30664929

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10561784U Granted JPS6119859U (en) 1984-07-12 1984-07-12 diagnostic circuit

Country Status (1)

Country Link
JP (1) JPS6119859U (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5672031A (en) * 1995-05-12 1997-09-30 Kennametal Inc. Milling cutter

Also Published As

Publication number Publication date
JPS6119859U (en) 1986-02-05

Similar Documents

Publication Publication Date Title
JPH0326415B2 (en)
JPH0138694Y2 (en)
JP3630824B2 (en) Auxiliary relay drive circuit
SU1432777A1 (en) D-a converter with check
JPS5812062A (en) Output device for parallel electronic computer system
JPS6324452Y2 (en)
JPH0380303A (en) Duplexing device
SU424120A1 (en) DEVICE FOR THE CONTROL OF DUPLATED CONTROL SYSTEMS
JPH0573624B2 (en)
JPS6145549Y2 (en)
JPH0624882Y2 (en) Fail-safe circuit
JPS6160467B2 (en)
JPS63208964A (en) Bus competition detecting system
JPH01280837A (en) Output circuit
JPS6155745A (en) Trouble detector circuit
JPS6070598A (en) Self-diagnosing circuit
JPH02245939A (en) Parity inspection device
JPS6184760A (en) Signal processing circuit
JPS62224377A (en) Disasters preventing system
JPH0410798A (en) Switching control and monitor circuit
JPS60196685A (en) Trouble detection circuit of logical operation element
JPH03138745A (en) System bus diagnosing method
JPS6253537A (en) Communication processing equipment
JPS62229302A (en) Digital controller
JPH07104796B2 (en) Switching device