JPH0136711B2 - - Google Patents
Info
- Publication number
- JPH0136711B2 JPH0136711B2 JP57136722A JP13672282A JPH0136711B2 JP H0136711 B2 JPH0136711 B2 JP H0136711B2 JP 57136722 A JP57136722 A JP 57136722A JP 13672282 A JP13672282 A JP 13672282A JP H0136711 B2 JPH0136711 B2 JP H0136711B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- turn
- gate
- cathode
- concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000012535 impurity Substances 0.000 claims description 30
- 239000004065 semiconductor Substances 0.000 claims description 4
- 239000000463 material Substances 0.000 claims 1
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/744—Gate-turn-off devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Description
【発明の詳細な説明】
本発明はゲート制御極付半導体素子に係り、特
にゲートターンオフサイリスタに関するものであ
る。
にゲートターンオフサイリスタに関するものであ
る。
ゲートターンオフサイリスタ(以下GTOと称
する)はPNPNの4層3接合からなり、カソー
ド層周辺に配置したゲート電極に正の信号を加え
ることにより、阻止状態から導通状態になり、更
に負の信号によつてオフ状態に、移行する静止型
スイツチである。
する)はPNPNの4層3接合からなり、カソー
ド層周辺に配置したゲート電極に正の信号を加え
ることにより、阻止状態から導通状態になり、更
に負の信号によつてオフ状態に、移行する静止型
スイツチである。
GTOに要求される特性として、(1)小信号のゲ
ート電流でオン、オフできること、(2)小信号でオ
ンさせた時、ターンオン時間が速く、かつ負荷電
流の立上り(di/dt)を大きくできること、(3)小
信号のゲート逆電流で大きな負荷電流を短時間で
オフできることである。
ート電流でオン、オフできること、(2)小信号でオ
ンさせた時、ターンオン時間が速く、かつ負荷電
流の立上り(di/dt)を大きくできること、(3)小
信号のゲート逆電流で大きな負荷電流を短時間で
オフできることである。
GTOをターンオンさせることとターンオフさ
せることは全く相反する事柄であり、この協調を
いかにしてとるかが設計上重要な課題である。
せることは全く相反する事柄であり、この協調を
いかにしてとるかが設計上重要な課題である。
第1図は一般のGTOの一例を示す平面図で、
第2図は―線断面図である。
第2図は―線断面図である。
第1図および第2図において、1はP1層2、
N1層3、P2層4およびN2層5からなるウエハで
ある。6はP2層内に埋設されたゲート層であつ
て、高不純物濃度P2 ++層である。7はP1層に設
けられた金属層でアノード電極Aを形成する。8
はN2層5上に設けられた金属層で、カソード電
極Kを形成する。9はP2層4の表面に設けられ
た金属層で、第1のゲート電極(オンゲート電
極)G1を形成する。10は同じくP2層4の表面
に設けられた金属層で第2のゲート電極(オフゲ
ート電極)G2を形成する。
N1層3、P2層4およびN2層5からなるウエハで
ある。6はP2層内に埋設されたゲート層であつ
て、高不純物濃度P2 ++層である。7はP1層に設
けられた金属層でアノード電極Aを形成する。8
はN2層5上に設けられた金属層で、カソード電
極Kを形成する。9はP2層4の表面に設けられ
た金属層で、第1のゲート電極(オンゲート電
極)G1を形成する。10は同じくP2層4の表面
に設けられた金属層で第2のゲート電極(オフゲ
ート電極)G2を形成する。
第1図および第2図に示すGTOにおいては、
ゲート電極としてP2層4内に高濃度不純物層
P2 ++を埋込み、かつN2層5の接するP2層側の抵
抗を高くしたP2 -層を形成してゲート・カソード
間逆耐圧VGKを高くしている。
ゲート電極としてP2層4内に高濃度不純物層
P2 ++を埋込み、かつN2層5の接するP2層側の抵
抗を高くしたP2 -層を形成してゲート・カソード
間逆耐圧VGKを高くしている。
従来のGTOでは各部の表面濃度分布が第3図
に示すように設定されていた。第3図において、
横軸DはGTOの厚さ方向を示し、縦軸Cは不純
物濃度を示す。実験によればP2 ++層に狭まれた
領域のP2層4の濃度Cp2が動作特性に大きく影響
することが判明した。第4図はP2層4の濃度Cp2
のみを変化させてターンオフ時間tONおよびター
ンオフ時間tOFFを測定した実験結果である。第4
図から明らかなように、Cp2を大きくするとター
ンオフしやすいが、ターンオンしにくい欠点があ
つた。
に示すように設定されていた。第3図において、
横軸DはGTOの厚さ方向を示し、縦軸Cは不純
物濃度を示す。実験によればP2 ++層に狭まれた
領域のP2層4の濃度Cp2が動作特性に大きく影響
することが判明した。第4図はP2層4の濃度Cp2
のみを変化させてターンオフ時間tONおよびター
ンオフ時間tOFFを測定した実験結果である。第4
図から明らかなように、Cp2を大きくするとター
ンオフしやすいが、ターンオンしにくい欠点があ
つた。
本発明は上述の点に鑑みてなされたもので、そ
の目的は、ゲート電極に近接するカソード領域の
これに対向するカソード領域の濃度を他の領域よ
り小さくしてこの部分からターンオン時に導通領
域を広げるようにすることにより、ターンオン特
性とターンオフ特性の協調がとれる高性能なゲー
トターンオフサイリスタを提供することである。
の目的は、ゲート電極に近接するカソード領域の
これに対向するカソード領域の濃度を他の領域よ
り小さくしてこの部分からターンオン時に導通領
域を広げるようにすることにより、ターンオン特
性とターンオフ特性の協調がとれる高性能なゲー
トターンオフサイリスタを提供することである。
以下に本発明の実施例に係るゲートターンオフ
サイリスタについて、第1図、第2図、および第
5図〜第8図を参照しながら説明する。
サイリスタについて、第1図、第2図、および第
5図〜第8図を参照しながら説明する。
この実施例によるGTOは、第5図および第6
図に示すように、直方体状のウエハ1は、P1層
2、N1層3、P2層4およびN2層5によつて構成
されている。P1層2の露出表面に設けられた金
属層7はアノード電極Aを形成し、N2層5に設
けられた金属層8はカソード電極Kを形成する。
P2層4には櫛形の高濃度不純物P2 ++層6が埋設
されており、かつP2 ++層6は橋絡部6aとこの
橋絡部6aから伸びる多数の細片6bとを有す
る。細片6bの先端部近傍の上部に位置するP2
層4の表面には金属層9が配設されており、この
金属層9とP2 ++層6によつて第1のゲート電極
部(オンゲート電極)G1が構成される。また
P2 ++層6の橋絡部6aの上部に位置するP2層4
の表面には金属層10が配設されており、この金
属層10とP2 ++層6によつて第2のゲート電極
部(オフゲート電極)G2が構成される。
図に示すように、直方体状のウエハ1は、P1層
2、N1層3、P2層4およびN2層5によつて構成
されている。P1層2の露出表面に設けられた金
属層7はアノード電極Aを形成し、N2層5に設
けられた金属層8はカソード電極Kを形成する。
P2層4には櫛形の高濃度不純物P2 ++層6が埋設
されており、かつP2 ++層6は橋絡部6aとこの
橋絡部6aから伸びる多数の細片6bとを有す
る。細片6bの先端部近傍の上部に位置するP2
層4の表面には金属層9が配設されており、この
金属層9とP2 ++層6によつて第1のゲート電極
部(オンゲート電極)G1が構成される。また
P2 ++層6の橋絡部6aの上部に位置するP2層4
の表面には金属層10が配設されており、この金
属層10とP2 ++層6によつて第2のゲート電極
部(オフゲート電極)G2が構成される。
本発明によるGTOの特徴は、P2 ++層6(ゲー
ト層)に近接するカソード領域に、P2 ++層6の
不純物濃度よりも小さくかつP2層4の不純物濃
度より大きな不純物濃度を有する中間不純物層1
1をP2層4内に設け、このP2層4のゲート層に
近接する部分からターンオン時の導通領域を広げ
るようにしたことである。
ト層)に近接するカソード領域に、P2 ++層6の
不純物濃度よりも小さくかつP2層4の不純物濃
度より大きな不純物濃度を有する中間不純物層1
1をP2層4内に設け、このP2層4のゲート層に
近接する部分からターンオン時の導通領域を広げ
るようにしたことである。
以上のような構造のGTOの実際の製造方法を
具体的に示したものが第7図であつて、以下第7
図に基き本願に係るGTOの製造方法を述べる。
具体的に示したものが第7図であつて、以下第7
図に基き本願に係るGTOの製造方法を述べる。
本実施例では例えば耐圧1200V―ターンオフ電
流1000AクラスのGTOを得ようとするものであ
つて、先ず第7図Aに示すように、比抵抗が50
Ω・cmで厚さ300μmの片面鏡面研摩したN形シリ
コン基板を用意して、この基板N1を一般によく
知られている閉管法を用いて両面からガリウムを
拡散して第7図AのP1及びP2層をそれぞれ形成
する。この場合の拡散状態は例えば表面濃度が5
×1017atoms/cm3で拡散深さ30μmである。この
状態での濃度プロフイルは第8図の表面濃度が
Cp1、Cp2であり、これによりP1、N1、P2層が形
成される。続いて、その全表面に酸化膜を形成し
高不純物濃度層を所定のパターンに形成すべく酸
化膜に窓開けをする。所定の方法で選択拡散用酸
化膜を形成した後、第7図Bに示すようにP2層
表面の酸化膜12の窓開け部に、表面濃度8×
1017atoms/cm3でボロンを3μm拡散する。この
時、ウエハ1の裏面にも同時にボロンが表面濃度
8×1017、深さ3μmで拡散される。次に低抵抗ゲ
ート層(年6図6)を形成するために、再度全表
面に酸化膜を作製し、第7図cに示したように第
7図Bで実施したボロン拡散層に狭まれた位置に
酸化膜の窓開けをした後、この領域にボロンを1
×1020atoms/cm3、深さ7μmに選択拡散して高濃
度層6を形成する。この拡散条件で先に拡散した
Cp′2、Cp′1に対する拡散層は、第7図cに示すよ
うに、深さ10μm、表面濃度5×1017atoms/cm3
に押込み拡散される。続いて、第7図Dに示すよ
うに、この表面全域に5×1015atoms/cm3の不純
物濃度のP形単結晶層14を25μmの深さにエピ
タキシヤル成長させた後、第5図に示すカソード
N2層のパターンでエピタキシヤル層に2×
1020atoms/cm3の濃度で燐を10μm選択拡散して
N2層5を形成する。この後、必要に応じたライ
フタイム制御並びに電極を接着してGTOを構成
する。本実施例ではP1層表面側より840℃30分の
金拡散処理をした後、第5図に示した表面パター
ンに対応して主カソード電極(第5図には示され
ていない)オフゲート電極10、オンゲート電極
9、並びにP1層表面にアノード電極をアルミニ
ウムを用いて一般的に実施されている蒸着法及び
合金法により接続する。
流1000AクラスのGTOを得ようとするものであ
つて、先ず第7図Aに示すように、比抵抗が50
Ω・cmで厚さ300μmの片面鏡面研摩したN形シリ
コン基板を用意して、この基板N1を一般によく
知られている閉管法を用いて両面からガリウムを
拡散して第7図AのP1及びP2層をそれぞれ形成
する。この場合の拡散状態は例えば表面濃度が5
×1017atoms/cm3で拡散深さ30μmである。この
状態での濃度プロフイルは第8図の表面濃度が
Cp1、Cp2であり、これによりP1、N1、P2層が形
成される。続いて、その全表面に酸化膜を形成し
高不純物濃度層を所定のパターンに形成すべく酸
化膜に窓開けをする。所定の方法で選択拡散用酸
化膜を形成した後、第7図Bに示すようにP2層
表面の酸化膜12の窓開け部に、表面濃度8×
1017atoms/cm3でボロンを3μm拡散する。この
時、ウエハ1の裏面にも同時にボロンが表面濃度
8×1017、深さ3μmで拡散される。次に低抵抗ゲ
ート層(年6図6)を形成するために、再度全表
面に酸化膜を作製し、第7図cに示したように第
7図Bで実施したボロン拡散層に狭まれた位置に
酸化膜の窓開けをした後、この領域にボロンを1
×1020atoms/cm3、深さ7μmに選択拡散して高濃
度層6を形成する。この拡散条件で先に拡散した
Cp′2、Cp′1に対する拡散層は、第7図cに示すよ
うに、深さ10μm、表面濃度5×1017atoms/cm3
に押込み拡散される。続いて、第7図Dに示すよ
うに、この表面全域に5×1015atoms/cm3の不純
物濃度のP形単結晶層14を25μmの深さにエピ
タキシヤル成長させた後、第5図に示すカソード
N2層のパターンでエピタキシヤル層に2×
1020atoms/cm3の濃度で燐を10μm選択拡散して
N2層5を形成する。この後、必要に応じたライ
フタイム制御並びに電極を接着してGTOを構成
する。本実施例ではP1層表面側より840℃30分の
金拡散処理をした後、第5図に示した表面パター
ンに対応して主カソード電極(第5図には示され
ていない)オフゲート電極10、オンゲート電極
9、並びにP1層表面にアノード電極をアルミニ
ウムを用いて一般的に実施されている蒸着法及び
合金法により接続する。
第5図および第6図に示したGTOによれば、
オンゲート電極G1からカソードN2層5にゲート
電流を流すと、このGTOは阻止状態から導通状
態に移行する。この時、カソードN2層5のオン
領域は、ゲート層6の細片6bと中間不純物層1
1に狭まれたP2領域に対向するカソードN2層5
のオンゲート電極G19に近い所17が最初にオ
ン状態になり、続いてオン領域は、第5図に示す
ように、長い矢印16aに示す方向に広がる。こ
の過程で、一部短い矢印16bで示すように中間
不純物濃度層11にもオン領域が広がり結果的に
ゲート層6の細片6bに囲まれた領域のカソード
N2層5が全域に渡つて導通状態になる。
オンゲート電極G1からカソードN2層5にゲート
電流を流すと、このGTOは阻止状態から導通状
態に移行する。この時、カソードN2層5のオン
領域は、ゲート層6の細片6bと中間不純物層1
1に狭まれたP2領域に対向するカソードN2層5
のオンゲート電極G19に近い所17が最初にオ
ン状態になり、続いてオン領域は、第5図に示す
ように、長い矢印16aに示す方向に広がる。こ
の過程で、一部短い矢印16bで示すように中間
不純物濃度層11にもオン領域が広がり結果的に
ゲート層6の細片6bに囲まれた領域のカソード
N2層5が全域に渡つて導通状態になる。
したがつて、本実施例のGTOにおいては矢印
16aの方向への広がり速度が大きく、こ領域か
ら全域へ広がつて行くため、初期導通面積が広く
なる。この結果ターンオン時間tONが短く、また
di/dt耐量が大きくなる。また、本実施例の
GTOでは、ゲート層6に狭まれた部分に不純物
濃度がCp2の部分とCp2′の部分とを設けたことに
より、従来のごとくCp2′のみの場合に比べてゲー
ト点弧電流を約30%低減でき、(従来例のものが
0.3〜0.6Aに対して0.2〜0.4A)ターンオン時間tON
が約50%に低減(同4〜5μsが2〜3μsに)される
とともに、di/dt耐量100〜200A/μsが300〜
500A/μsと300%以上に向上できた。
16aの方向への広がり速度が大きく、こ領域か
ら全域へ広がつて行くため、初期導通面積が広く
なる。この結果ターンオン時間tONが短く、また
di/dt耐量が大きくなる。また、本実施例の
GTOでは、ゲート層6に狭まれた部分に不純物
濃度がCp2の部分とCp2′の部分とを設けたことに
より、従来のごとくCp2′のみの場合に比べてゲー
ト点弧電流を約30%低減でき、(従来例のものが
0.3〜0.6Aに対して0.2〜0.4A)ターンオン時間tON
が約50%に低減(同4〜5μsが2〜3μsに)される
とともに、di/dt耐量100〜200A/μsが300〜
500A/μsと300%以上に向上できた。
ターンオフ過程ではカソードN2層5からゲー
ト層6上に設けたオフゲート電極G2の方向に
N2P2 -接合が逆バイアスになるようにオフゲート
信号を印加する。この時、導通領域はゲー層6に
近い所から阻止状態になり、最終的にはオフしや
すい中間不純物層11で電流がしや断され、
GTOは完全阻止状態になる。
ト層6上に設けたオフゲート電極G2の方向に
N2P2 -接合が逆バイアスになるようにオフゲート
信号を印加する。この時、導通領域はゲー層6に
近い所から阻止状態になり、最終的にはオフしや
すい中間不純物層11で電流がしや断され、
GTOは完全阻止状態になる。
この場合を同様にして不純物濃度がCp2の層の
有無で特性を比較すると、ターンオフ電流は同一
条件でCp2層の有る方が僅かに増加し、ターンオ
フ時間も殆んど変らなかつた。このことは導通領
域の広がりが良く、したがつてターンオフさせる
時の電流密度を小さくできることによる。このよ
うに、従来のGTOで問題であつたターンオン性
能が大幅に改良され、この結果GTOを高周波運
転の装置に適用することが可能になつた。
有無で特性を比較すると、ターンオフ電流は同一
条件でCp2層の有る方が僅かに増加し、ターンオ
フ時間も殆んど変らなかつた。このことは導通領
域の広がりが良く、したがつてターンオフさせる
時の電流密度を小さくできることによる。このよ
うに、従来のGTOで問題であつたターンオン性
能が大幅に改良され、この結果GTOを高周波運
転の装置に適用することが可能になつた。
なお、上述の実施例では埋込ゲート構造のもの
について説明したが、ゲート電極をカソードN2
層5とP2層4の表面に並べて設けたGTOにも適
用できる。またゲート電極をオン、オフ用に共通
にしたもので、上述のものと同様な作用、効果が
得られる。
について説明したが、ゲート電極をカソードN2
層5とP2層4の表面に並べて設けたGTOにも適
用できる。またゲート電極をオン、オフ用に共通
にしたもので、上述のものと同様な作用、効果が
得られる。
さらに本発明はN1、P1、N2、P2層からなる半
導体素子にも適用できるものである。
導体素子にも適用できるものである。
上述の実施例では各部の不純物濃度の一例をと
つて説明したが、第4図に示す濃度範囲のもので
あればよい。
つて説明したが、第4図に示す濃度範囲のもので
あればよい。
以上説明したように、本発明はP1、N1、P2、
N2の4層からなり、P2層の厚み方向の不純物濃
度が中間領域で最高になるように構成したもので
ゲート電極に近接するカソード領域の前記P2層
の不純物濃度が、他のカソード層に対向する領域
の濃度よりも低くなるようにしたから、ターンオ
ン特性、ターンオフ特性およびdi/dt耐量の優れ
たゲートターンオフサイリスタを得ることができ
る効果がある。
N2の4層からなり、P2層の厚み方向の不純物濃
度が中間領域で最高になるように構成したもので
ゲート電極に近接するカソード領域の前記P2層
の不純物濃度が、他のカソード層に対向する領域
の濃度よりも低くなるようにしたから、ターンオ
ン特性、ターンオフ特性およびdi/dt耐量の優れ
たゲートターンオフサイリスタを得ることができ
る効果がある。
第1図は一般のゲートターンオフサイリスタの
平面図、第2図は第1図の―線断面図、第3
図は従来のゲートターンオフサイリスタの厚み方
向に対する不純物濃度分布図、第4図はターンオ
ン時間特性とターンオフ時間特性を示す特性線
図、第5図は本発明の実施例に係るゲートターン
オフサイリスタの要部を示す平面図、第6図はそ
の断面図、第7図A〜Dは第5図および第6図の
ゲートターンオフサイリスタの製造工程図、第8
図は本発明の実施例によるゲートターンオフサイ
リスタの厚み方向に対する不純物濃度分布図であ
る。 1…ウエハ、2…P1層、3…N1層、4…P2層、
5…N2層、6…高不純物濃度層、11…中間不
純物濃度層、G1…オンゲート電極、G2…オフゲ
ート電極。
平面図、第2図は第1図の―線断面図、第3
図は従来のゲートターンオフサイリスタの厚み方
向に対する不純物濃度分布図、第4図はターンオ
ン時間特性とターンオフ時間特性を示す特性線
図、第5図は本発明の実施例に係るゲートターン
オフサイリスタの要部を示す平面図、第6図はそ
の断面図、第7図A〜Dは第5図および第6図の
ゲートターンオフサイリスタの製造工程図、第8
図は本発明の実施例によるゲートターンオフサイ
リスタの厚み方向に対する不純物濃度分布図であ
る。 1…ウエハ、2…P1層、3…N1層、4…P2層、
5…N2層、6…高不純物濃度層、11…中間不
純物濃度層、G1…オンゲート電極、G2…オフゲ
ート電極。
Claims (1)
- 1 3つの連続配置された接合部を形成する交互
に異なる導電型の4層を有する半導体物質のウエ
ハからなる半導体素子に、アノード電極とカソー
ド電極からなる主電極部と、カソード層に隣接す
る層に埋設された高濃度不純物を有する制御電極
部を設けてなるゲートターンオフサイリスタにお
いて、前記高濃度不純物が設けられた層に該高濃
度不純物層に隣りあつて中間濃度不純物層を設
け、この中間不純物層の濃度を前記高濃度不純物
層の濃度よりも小さくし、かつ高濃度不純物が設
けられた層の濃度よりも大きくしたことを特徴と
するゲートターンオフサイリスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13672282A JPS5927572A (ja) | 1982-08-05 | 1982-08-05 | ゲ−トタ−ンオフサイリスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13672282A JPS5927572A (ja) | 1982-08-05 | 1982-08-05 | ゲ−トタ−ンオフサイリスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5927572A JPS5927572A (ja) | 1984-02-14 |
JPH0136711B2 true JPH0136711B2 (ja) | 1989-08-02 |
Family
ID=15181960
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13672282A Granted JPS5927572A (ja) | 1982-08-05 | 1982-08-05 | ゲ−トタ−ンオフサイリスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5927572A (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61159922U (ja) * | 1985-03-26 | 1986-10-03 | ||
JPS62147769A (ja) * | 1985-12-20 | 1987-07-01 | Fuji Electric Co Ltd | Gtoサイリスタ |
JPS62150775A (ja) * | 1985-12-24 | 1987-07-04 | Fuji Electric Co Ltd | ゲ−トタ−ンオフサイリスタ |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5539667A (en) * | 1978-09-14 | 1980-03-19 | Meidensha Electric Mfg Co Ltd | Turn off thyristor |
-
1982
- 1982-08-05 JP JP13672282A patent/JPS5927572A/ja active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5539667A (en) * | 1978-09-14 | 1980-03-19 | Meidensha Electric Mfg Co Ltd | Turn off thyristor |
Also Published As
Publication number | Publication date |
---|---|
JPS5927572A (ja) | 1984-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5202750A (en) | MOS-gated thyristor | |
US4060821A (en) | Field controlled thyristor with buried grid | |
JPH0758332A (ja) | 半導体装置 | |
JPH0457111B2 (ja) | ||
US3210620A (en) | Semiconductor device providing diode functions | |
JPS6141145B2 (ja) | ||
JPS59155169A (ja) | Igfet/絶縁ゲート・トリガー・サイリスタ混成電力スイッチング半導体デバイス | |
EP0454201B1 (en) | A semiconductor device comprising a thyristor | |
JPH04274368A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
JPH06112494A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
JPH0136711B2 (ja) | ||
US3411054A (en) | Semiconductor switching device | |
JP2622521B2 (ja) | ゲート遮断サイリスタ及びその製造方法 | |
JPH0612823B2 (ja) | 二方向性の電力用高速mosfet素子 | |
US3855609A (en) | Space charge limited transistor having recessed dielectric isolation | |
US4258377A (en) | Lateral field controlled thyristor | |
US3697830A (en) | Semiconductor switching device | |
US5925899A (en) | Vertical type insulated gate bipolar transistor having a planar gate structure | |
JPH042169A (ja) | 横形伝導度変調型半導体装置 | |
JPS584829B2 (ja) | 半導体集積回路 | |
JP3106844B2 (ja) | 横型絶縁ゲート型バイポーラトランジスタ | |
JPS6145395B2 (ja) | ||
JPS6013311B2 (ja) | 半導体制御整流装置 | |
JPH0680817B2 (ja) | 半導体装置 | |
JPS61182259A (ja) | ゲ−トタ−ンオフサイリスタ |