JPH0136376Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は、輝度レベルが種々に変化するアナロ
グ画像情報信号をデジタル信号に変換する画像信
号処理装置に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an image signal processing device that converts analog image information signals whose brightness levels vary into digital signals.

アナログ画像情報信号をデジタル信号に変換す
るためには、標本化（サンプリング）、量子化及
び符号化の各操作が必要であり、符号化のビツト
数が多いほどデジタル信号の伝送帯域が広くなる
問題点がある。また、ビツト数を少なくし、した
がつて量子化ステツプ数が少ないと、デジタル信
号によつて得られる表示画像に等高線的な疑似輪
郭が現れる欠点がある。 In order to convert an analog image information signal to a digital signal, sampling, quantization, and encoding operations are required, and the problem is that the larger the number of bits for encoding, the wider the transmission band of the digital signal. There is a point. Furthermore, if the number of bits and therefore the number of quantization steps is reduced, there is a drawback that false contours in the form of contour lines appear in the displayed image obtained from the digital signal.

本考案は、ビツト数をｎとしたとき、表示画像
又は記録画像中の階調を実質的に（2ⁿ⁺¹−１）通
りとできるものであり、したがつてビツト数が少
なくて然も疑似輪郭の発生を防止するようにした
ものである。 When the number of bits is n, the present invention allows the gradation in a displayed image or recorded image to be substantially (2 ^{n + 1} - 1), so even if the number of bits is small, This is to prevent the occurrence of false contours.

また本考案は、感熱ヘツドのように比較的応答
速度が遅い素子によつて画像記録を行なう場合に
適用して有効である。伝送される画像情報信号の
周波数に比べて記録ヘツドの応答速度が遅いとき
には、複数個の記録ヘツドを使用し、これを並列
ドライブしなければならず、そのためにメモリー
が必要となる。BBD，CCD等の電荷転送素子を
用いたアナログメモリーは、比較的高価であり、
デジタルメモリーを用いることが好ましい。デジ
タルメモリーの並列出力をＤ／Ａ変換し、更にそ
のアナログ出力を夫々ローパスフイルタに供給す
れば、各ヘツドになめらかなアナログ信号の形態
に戻されたドライブ信号を供給できる。しかし、
その場合には、ヘツド数に等しいローパスフイル
タが必要となる欠点がある。 Further, the present invention is effective when applied to a case where image recording is performed using an element having a relatively slow response speed, such as a thermal head. When the response speed of the recording head is slow compared to the frequency of the image information signal to be transmitted, it is necessary to use a plurality of recording heads and drive them in parallel, which requires memory. Analog memory using charge transfer devices such as BBD and CCD is relatively expensive.
Preferably, digital memory is used. By D/A converting the parallel outputs of the digital memory and supplying the analog outputs to the respective low-pass filters, it is possible to supply each head with a drive signal restored to a smooth analog signal form. but,
In that case, the disadvantage is that low-pass filters equal to the number of heads are required.

本考案に依れば、上述のように疑似輪郭の発生
を防止できるので、デジタルメモリーを用いるこ
とができ、ローパスフイルタを介することなく、
Ｄ／Ａ変換出力をそのままヘツドにより記録する
ことができる。 According to the present invention, since the generation of false contours can be prevented as described above, digital memory can be used, and without using a low-pass filter,
The D/A conversion output can be directly recorded by the head.

以下、本考案を感熱記録方式のフアクシミリに
適用した一実施例について説明する。感熱紙は、
発色剤、無色染料、バインダーが混合された感熱
層が基紙の表面上に被着されてなるもので、第１
図に示すように加熱温度が高いほど濃度が高くな
る発色特性を有している。本例の全体の構成を示
す第２図において、１が感熱紙を示し、感熱紙１
が送りローラ２によつて副走査方向ｙにステツプ
送りされる。送りローラ２は、パルスモータ３に
よつて回動される。この副走査方向ｙと直交する
主走査方向ｘに沿つて多数の感熱ヘツドが配列さ
れた記録ヘツド部４が設けられる。例えば１ブロ
ツクを64個として20ブロツク（計1280個）の感熱
ヘツドを記録ヘツド部４が備えている。この感熱
ヘツドの配置密度によつて主走査分解能が定ま
り、感熱紙１の送りピツチと関連して副走査分解
能が定まる。一例として本実施例では８〔画素／
mm〕の主走査分解能と、3.85〔本／mm〕の副走査
分解能を有している。 An embodiment in which the present invention is applied to a thermal recording type facsimile machine will be described below. Thermal paper is
A heat-sensitive layer containing a mixture of a coloring agent, a colorless dye, and a binder is deposited on the surface of a base paper.
As shown in the figure, it has a color development property in which the higher the heating temperature, the higher the density. In FIG. 2 showing the overall configuration of this example, 1 indicates thermal paper, and thermal paper 1
is fed in steps in the sub-scanning direction y by the feed roller 2. The feed roller 2 is rotated by a pulse motor 3. A recording head section 4 is provided in which a large number of thermal heads are arranged along a main scanning direction x perpendicular to the sub-scanning direction y. For example, the recording head section 4 is equipped with 20 thermal heads (total 1280 thermal heads), where one block is 64 thermal heads. The main scanning resolution is determined by the arrangement density of the thermal heads, and the sub-scanning resolution is determined by the feeding pitch of the thermal paper 1. As an example, in this embodiment, 8 [pixels/
It has a main scanning resolution of 3.85 [lines/mm] and a sub-scanning resolution of 3.85 [lines/mm].

第２図において、５は、受信されたアナログ画
像信号S₁が供給される入力端子を示す。この画像
信号S₁は、同期信号P₁で規定される１主走査区
間内に主走査線の１本分の画像情報が挿入された
信号形態とされており、バツフアアンプ６及び同
期分離回路７に供給される。このバツフアアンプ
６を介された画像信号S₁が加算器８に供給され、
この加算器８にて一定周波数のパルス信号S₂が重
畳され、加算器８の出力がサンプルホールド回路
を含むＡ／Ｄ変換器９に供給され、１サンプル
（１画素）が３ビツトの２進コードに変換される。
同期分離回路７で分離された同期信号P₁がパル
ス発生路１０及びモータドライブ回路１１に供給
される。主走査線の１本分の記録が終了する毎に
モータドライブ回路１１によつて感熱紙１が１ス
テツプ送られる。 In FIG. 2, 5 indicates an input terminal to which the received analog image signal _S1 is supplied. This image signal _S1 has a signal form in which image information for one main scanning line is inserted within one main scanning period defined by the synchronization signal _P1 , and is sent to the buffer amplifier 6 and the synchronization separation circuit 7. Supplied. The image signal _S1 passed through this buffer amplifier 6 is supplied to an adder 8,
This adder 8 superimposes a pulse signal _S2 of a constant frequency, and the output of the adder 8 is supplied to an A/D converter 9 including a sample and hold circuit, so that one sample (one pixel) is converted into a 3-bit binary signal. converted to code.
The synchronization signal P ₁ separated by the synchronization separation circuit 7 is supplied to the pulse generation path 10 and the motor drive circuit 11 . The thermal paper 1 is advanced by one step by the motor drive circuit 11 every time recording of one main scanning line is completed.

パルス発生器１０は、クロツク発振器１２から
のクロツクパルスを分周するカウンタを含み、こ
のカウンタの計数動作の開始及び終了が同期信号
P₁に同期するようになされる。パルス発生器１
０は、加算器８に対するパルス信号S₂とＡ／Ｄ変
換器９に対するサンプリングパルスS₃及びクロツ
クパルスと切替パルスS₄とを発生する。パルス信
号S₂は、サンプリングパルスS₃の1/2の周波数で
且つ90゜の位相差を有するものであり、そのピー
クツウピーク値がＡ／Ｄ変換器９における１量子
化ステツプの1/2の大きさとなるようにレベル調
整器１３で調整されている。 The pulse generator 10 includes a counter that divides the frequency of the clock pulse from the clock oscillator 12, and the start and end of the counting operation of this counter is controlled by a synchronization signal.
Made to be synchronized to P ₁ . Pulse generator 1
0 generates the pulse signal S ₂ for the adder 8 and the sampling pulse S ₃ and the clock pulse and switching pulse S ₄ for the A/D converter 9. The pulse signal S ₂ has a frequency that is half that of the sampling pulse S ₃ and a phase difference of 90°, and its peak-to-peak value is 1/2 of one quantization step in the A/D converter 9. The level is adjusted by the level adjuster 13 so that the size is as follows.

Ａ／Ｄ変換器９の出力に得られる１ワード（１
サンプル）が３ビツトの並列コードが入力セレク
タ１４，１５，１６を介してシフトレジスタ１７
ａ，１７ｂ，１８ａ，１８ｂ，１９ａ，１９ｂに
供給される。シフトレジスタの出力は、出力セレ
クタ２０，２１，２２を夫々介してシフトレジス
タ２３，２４，２５に供給される。このシフトレ
ジスタの全ては、１ブロツクのサンプル数と等し
い64ビツトの長さとされている。入力セレクタ１
４，１５，１６及び出力セレクタ２０，２１，２
２は、各組の２本のシフトレジスタのうちで、そ
の一方例えばシフトレジスタ１７ａ，１８ａ，１
９ａにコードを入力している間では、その他方例
えばシフトレジスタ１７ｂ，１８ｂ，１９ｂから
出力を取りだすためのものである。１主走査区間
では、20ブロツク（1280ワード）のコードが存在
しているので、シフトレジスタ２３，２４，２５
には、各ブロツクのコードが順次入力されること
になる。かかる入力セレクタ１４，１５，１６の
制御は、切替パルスS₄によつて行なわれ、出力セ
レクタ２０，２１，２２の制御は、インバータ２
６で切替パルスS₄を反転したパルスによつてなさ
れる。 One word (1 word) obtained at the output of the A/D converter 9
The 3-bit parallel code (sample) is transferred to the shift register 17 via input selectors 14, 15, and 16.
a, 17b, 18a, 18b, 19a, 19b. The outputs of the shift registers are supplied to shift registers 23, 24, and 25 via output selectors 20, 21, and 22, respectively. All of these shift registers are 64 bits long, which is equal to the number of samples in one block. Input selector 1
4, 15, 16 and output selectors 20, 21, 2
2 is one of the two shift registers of each set, for example, shift registers 17a, 18a, 1.
While a code is input to 9a, outputs are taken out from the other shift registers 17b, 18b, and 19b, for example. In one main scanning section, there are 20 blocks (1280 words) of code, so shift registers 23, 24, 25
The code for each block is input in sequence. The input selectors 14, 15, 16 are controlled by the switching pulse _S4 , and the output selectors 20, 21, 22 are controlled by the inverter 2.
The switching pulse S 6 is performed by an inverted pulse of the switching pulse S ₄ .

シフトレジスタ２３，２４，２５の夫々には、
１ブロツクの64ワードの各桁のビツトがたくわえ
られ、並列的にＤ／Ａ変換器２７に供給される。
Ｄ／Ａ変換器２７から64ワードの各ワードと対応
する64個のアナログ出力が得られ、記録ヘツド部
４に供給される。記録ヘツド部４には、ブロツク
切替パルス発生器２８からのブロツク切替パルス
が供給される。 Each of the shift registers 23, 24, 25 has
The bits of each digit of 64 words of one block are stored and supplied to the D/A converter 27 in parallel.
Sixty-four analog outputs corresponding to each of the sixty-four words are obtained from the D/A converter 27 and supplied to the recording head section 4. The recording head section 4 is supplied with block switching pulses from a block switching pulse generator 28.

第３図は、記録ヘツド部４の具体的接続の一例
を示す。第３図においてt₁〜t₆₄で示される端子
は、Ｄ／Ａ変換器２７の出力電圧が加えられる端
子を示し、端子t₁に分離用のダイオードD₁及び感
熱ヘツドH₁の直列回路の一端が接続され、端子
t₂にダイオードD₂及び感熱ヘツドH₂の直列回路
の一端が接続され、以下同様に端子t₃…t₆₄に対し
てダイオードD₃…D₆₄及び感熱ヘツドH₃…H₆₄の
直列回路の一端が接続され、これら直列回路の他
端がスイツチングトランジスタQ₁のコレクタに
接続され、トランジスタQ₁のエミツタが負の電
源端子（−Ｖc.c.）に接続され、ブロツク回路B₁
が構成されている。ブロツク回路B₁と同様の構
成のブロツク回路B₂…B₂₀が端子t₁〜t₆₄に対して
並列に接続され、各ブロツク回路B₁〜B₂₀のスイ
ツチングトランジスタのベースからブロツク切替
パルス入力端子T₁〜T₂₀が導出される。１主走査
区間で最初の１ブロツクでは、端子T₁のみに高
レベルの切替パルスが加えられ、トランジスタ
Q₁がオンとされ、このブロツクのコードのＤ／
Ａ変換出力が端子t₁〜t₆₄に加えられることによつ
てこのＤ／Ａ変換出力のレベルに応じた記録電流
が感熱ヘツドH₁〜H₆₄に流れて１ブロツクの感熱
記録が行なわれる。次のブロツクでは、端子T₂
のみに高レベルの切替パルスが加えられ、次のブ
ロツクの記録がなされる。以下、ブロツク切替パ
ルスが端子T₃…T₂₀に順次与えられることで主走
査線の１ライン分の記録がなされる。 FIG. 3 shows an example of a specific connection of the recording head section 4. As shown in FIG. Terminals indicated by t ₁ to _{t 64} in FIG. 3 indicate terminals to which the output voltage of the D/A converter 27 is applied, and a series circuit of a diode D ₁ for isolation and a heat sensitive head H ₁ is connected to the terminal t ₁ . One end is connected and the terminal
One end of the series circuit of diode D ₂ and heat-sensitive head H ₂ is connected to terminal t ₂ , and in the same way, one end of the series circuit of diode _{D 3 ...} D ₆₄ and heat-sensitive head H 3 ... H 64 is connected to terminal t ₃ ... t _{64 .} The other ends of these series circuits are connected to the collector of the switching transistor _Q1 , the emitter of the transistor _Q1 is connected to the negative power supply terminal (-Vc.c.), and the block circuit _B1
is configured. Block circuits _B2 ... _B20 having the same configuration as block circuit _B1 are connected in parallel to terminals _t1 to _t64 , and block switching pulses are input from the bases of the switching transistors of each block circuit _B1 to _B20 . Terminals T ₁ to T ₂₀ are led out. In the first block in one main scanning period, a high level switching pulse is applied only to terminal _T1 , and the transistor
Q ₁ is turned on, and the code of this block is D/
When the A conversion output is applied to the terminals _t1 to _t64 , a recording current corresponding to the level of this D/A conversion output flows to the heat sensitive heads _H1 to _H64 , and one block of heat sensitive recording is performed. In the next block, terminal T ₂
A high level switching pulse is applied only to the next block to record the next block. Thereafter, one main scanning line is recorded by sequentially applying block switching pulses to the terminals T ₃ . . . T ₂₀ .

上述の構成により、感熱紙１には、入力画像信
号S₁による画像が記録されることになる。この画
像信号S₁が第４図Ａに示すようにレベルが小さい
ものから徐々にレベルが大きいものに連続的に変
化する場合を例にとつて本考案の一実施例につい
て更に説明する。３ビツトのコードの場合は、
V₀〜V₇の８通りの量子化レベルが存在している。
画像信号S₁に対してパルス信号S₂を重畳してから
サンプリングするので、第４図Ｂに示すように、
サンプル出力は、単に階段波状に変化するのでは
なく、ある量子化レベルから次の量子化レベルに
変化する境界付近においてこの２つの量子化レベ
ルを交互にとるように変化する。 With the above-described configuration, an image based on the input image signal _S1 is recorded on the thermal paper 1. An embodiment of the present invention will be further described by taking as an example a case where the image signal _S1 continuously changes from a low level to a gradually high level as shown in FIG. 4A. In the case of a 3-bit code,
There are eight quantization levels from V ₀ to V ₇ .
Since the pulse signal S ₂ is superimposed on the image signal S ₁ and then sampled, as shown in FIG. 4B,
The sample output does not simply change in a staircase waveform, but changes to alternate between the two quantization levels near the boundary where the sample output changes from one quantization level to the next.

第５図は、この状態を拡大して示すもので、
Ａ／Ｄ変換器９には、第５図Ｂに示すサンプリン
グパルスS₃の1/2の周波数でもつて変化し、その
ピークツウピーク値が１量子化ステツプ（Vi−
Vi−₁）の1/2の大きさの信号（S₁＋S₂）（第５図
Ａ）が供給される。然も、サンプリングパルスS₃
とパルス信号S₂とが90゜の位相差をもつようにさ
れているので、信号（S₁＋S₂）の各半周期の中央
の位置（第５図Ａで黒丸で示す）がサンプリング
される。量子化レベルを中心値として１量子化ス
テツプの範囲内のサンプル出力をその量子化レベ
ルとすれば、第５図Ｃに示すように量子化される
ことになり、各量子化レベルが３ビツトのコード
に変換され、またＤ／Ａ変換されるので、Ｄ／Ａ
変換器２７の出力も第５図Ｃに示すものとなる。
したがつてこの区間に対応する感熱記録パターン
は、第５図Ｄに示すものとなる。つまり、第５図
における各量子化レベル（V_i-1，Vi，V_i+1）の
夫々に比例して感熱ヘツドに記録電流が流れるか
ら、量子化レベルが大きいほど濃度が大となる。
この第５図Ｄの記録パターンから分かるように、
ある階調の部分から次の階調の部分に変化する境
界付近は、サンプリング（画素）周期でもつて２
つの階調が交互に現れるように記録される。 Figure 5 shows this state enlarged.
In the A/D converter 9, the sampling pulse _S3 shown in FIG.
A signal (S ₁ +S ₂ ) (FIG. 5A) having a magnitude of 1/2 of Vi- ₁ ) is supplied. However, sampling pulse S ₃
and the pulse signal S ₂ have a phase difference of 90°, so the center position (indicated by a black circle in Figure 5A) of each half period of the signal (S ₁ + S ₂ ) is sampled. . If the sample output within the range of one quantization step is taken as the quantization level with the quantization level as the center value, the output will be quantized as shown in FIG. It is converted into a code and also D/A converted, so the D/A
The output of the converter 27 is also as shown in FIG. 5C.
Therefore, the thermal recording pattern corresponding to this section is as shown in FIG. 5D. That is, since the recording current flows through the heat-sensitive head in proportion to each quantization level (V _{i -1} , Vi, V _i+1 ) in FIG. 5, the density increases as the quantization level increases.
As can be seen from the recording pattern in Figure 5D,
Near the boundary where one gradation part changes to the next gradation part, even the sampling (pixel) period is 2.
The two gradations are recorded so that they appear alternately.

上述の一実施例における主走査分解能（８〔画
素／mm〕）のように、サンプリング周期は、識別
不可能なほどきわめて短いので、２つの階調が交
互に存在する部分は、視覚的に平均化されて２つ
の階調の中間の階調のものとして感じられること
になる。したがつて３ビツトのビツト数にも拘わ
らず、量子化レベルとしては、第４図Ｂに示すよ
うに、V₀〜V₇の８通りに加えてそれらの中間値
（V₀.₅，V₁.₅，V₂.₅，V₃.₅，V₄.₅，V₅.₅，V₆.₅）が
存在することになり、結局15階調の記録を実現す
ることができる。 Like the main scanning resolution (8 [pixels/mm]) in the above-mentioned embodiment, the sampling period is so short that it cannot be distinguished, so the part where two gradations alternate can be visually averaged. It will be perceived as a gradation between the two gradations. Therefore, despite the number of bits being 3 bits, the quantization level has eight values from V ₀ to V ₇ as well as their _intermediate values (V _0.5 , V _1.5 , _V2.5 , _{V3.5 , V4.5 , V5.5 , V6.5 )} , and _in the end _it is possible to record 15 gradations.

以上述べたように、本考案に依れば、ｎビツト
によつて（2ⁿ⁺¹−１）通りの階調を実現できるの
で、（ｎ＋１）ビツトのコードによるのと同様の
表示又は記録を行なうことができる。したがつて
ビツト数が少なくても疑似輪郭が発生することを
防止できる。またビツト数が少ないので、デジタ
ル化された画像信号の伝送帯域が狭くてすむと共
に、Ａ／Ｄ又はＤ／Ａ変換、デジタルメモリー等
を安価且つ簡単な構成とすることができる。視覚
の平均化作用を利用して疑似輪郭の発生を防止す
るのに、本考案と異なり、画像情報信号にランダ
ムノイズを重畳する方法が提案されている。しか
し、このような方法では、記録画像又は表示画像
の全体にわたつて粒状のノイズが現れる欠点があ
る。本考案では、サンプリングパルスと同期関係
にある規則的な信号を重畳しているので、階調が
変化する境界付近のみで量子化ステツプを変化さ
せるので、上述のような欠点がない。更に、黒点
の面積をかえて階調を出す網点方式のように、解
像度の極端な低下を生じない利点がある。 As described above, according to the present invention, (2 ⁿ⁺¹ -1) gradations can be realized using n bits, so display or recording similar to that using an (n+1) bit code can be achieved. can be done. Therefore, even if the number of bits is small, false contours can be prevented from occurring. Furthermore, since the number of bits is small, the transmission band of the digitized image signal can be narrow, and A/D or D/A conversion, digital memory, etc. can be made inexpensive and simple. Unlike the present invention, a method has been proposed in which random noise is superimposed on the image information signal to prevent the occurrence of false contours by utilizing the averaging effect of visual perception. However, this method has the disadvantage that granular noise appears throughout the recorded or displayed image. In the present invention, since a regular signal in synchronization with the sampling pulse is superimposed, the quantization step is changed only near the boundary where the gradation changes, so the above-mentioned drawbacks are not present. Furthermore, it has the advantage that it does not cause an extreme drop in resolution, unlike the halftone method, which creates gradations by changing the area of black dots.

このように、階調数を実質的に増加できるの
で、Ｄ／Ａ変換出力でもつて記録ヘツドを直接ド
ライブすることができ、Ｄ／Ａ変換出力をローパ
スフイルタを介する必要がなくなる。したがつ
て、感熱ヘツド或いは通電加熱ヘツドのように比
較的応答が遅いものを使用して記録を行なう場合
に対して本考案は有効である。 Since the number of gradations can be substantially increased in this manner, the recording head can be directly driven with the D/A conversion output, and there is no need to pass the D/A conversion output through a low-pass filter. Therefore, the present invention is effective when recording is performed using a device with relatively slow response, such as a thermal head or an electrically heated head.

なお、画像信号に重畳するパルス信号を副走査
方向ｙに関して主走査線の１ライン毎に位相を反
転するようにしても良い。このようにすると水平
方向のみならず垂直方向に関しても平均化作用が
得られる。また、パルス信号に限らず正弦波信号
を重畳するようにしてもよい。更に、上述の一実
施例のように、アナログ信号の形態で伝送し、受
信側でパルス信号を加算するのと異なり、送信側
においてパルス信号を加算してからデジタル化
し、デジタル信号を伝送するようにしても良いこ
とは勿論である。 Note that the phase of the pulse signal superimposed on the image signal may be inverted for each main scanning line in the sub-scanning direction y. In this way, an averaging effect can be obtained not only in the horizontal direction but also in the vertical direction. Moreover, not only a pulse signal but also a sine wave signal may be superimposed. Furthermore, unlike the above-mentioned embodiment, which transmits in the form of an analog signal and adds pulse signals on the receiving side, the pulse signals are added on the transmitting side and then digitized, and the digital signal is transmitted. Of course, it is fine to do so.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本考案の一実施例に使用した感熱紙の
発色特性を示す特性図、第２図は本考案の一実施
例のブロツク図、第３図はその一部の具体的接続
図、第４図及び第５図は本考案の一実施例の説明
に用いる略線図である。 １は感熱紙、４は記録ヘツド部、５は画像信号
の入力端子、８は加算器、９はＡ／Ｄ変換器、２
７はＤ／Ａ変換器である。 Fig. 1 is a characteristic diagram showing the coloring characteristics of thermal paper used in an embodiment of the present invention, Fig. 2 is a block diagram of an embodiment of the present invention, and Fig. 3 is a specific connection diagram of a part thereof. 4 and 5 are schematic diagrams used to explain one embodiment of the present invention. 1 is thermal paper, 4 is a recording head section, 5 is an input terminal for image signals, 8 is an adder, 9 is an A/D converter, 2
7 is a D/A converter.

Claims (1)

【実用新案登録請求の範囲】 アナログ画像情報信号が入力される入力端子
と、 上記入力端子に結合され、上記アナログ画像情
報信号から同期信号を分離する同期信号分離回路
と、 上記同期信号分離回路に結合され、分離された
同期信号に同期した所定の周波数のサンプリング
クロツク信号を発生するパルス発生回路と、 上記パルス発生回路からの上記サンプリングク
ロツク信号に基づいて上記入力端子からの上記ア
ナログ画像情報信号を複数ビツトのデジタル信号
に変換するＡ／Ｄ変換回路とを備えた画像信号処
理装置において、 上記パルス発生回路において、そのピークツウ
ピーク値が上記Ａ／Ｄ変換回路における１量子化
ステツプの1/2に等しく且つ上記サンプリングク
ロツク信号と同期関係にある一定周波数の信号を
発生させ、上記Ａ／Ｄ変換回路に供給される上記
アナログ画像情報信号に上記一定周波数の信号を
重畳させる加算回路が設けられた画像信号処理装
置。[Claims for Utility Model Registration] An input terminal into which an analog image information signal is input; a synchronization signal separation circuit coupled to the input terminal and separating a synchronization signal from the analog image information signal; a pulse generation circuit that generates a sampling clock signal of a predetermined frequency synchronized with the combined and separated synchronization signal; and the analog image information from the input terminal based on the sampling clock signal from the pulse generation circuit. In an image signal processing device including an A/D conversion circuit that converts a signal into a multi-bit digital signal, the pulse generation circuit has a peak-to-peak value of 1 quantization step in the A/D conversion circuit. an adder circuit that generates a signal of a constant frequency equal to /2 and in a synchronous relationship with the sampling clock signal, and superimposes the signal of the constant frequency on the analog image information signal supplied to the A/D conversion circuit. An image signal processing device provided.