JPH01314377A - 論理合成方式 - Google Patents

論理合成方式

Info

Publication number
JPH01314377A
JPH01314377A JP63147249A JP14724988A JPH01314377A JP H01314377 A JPH01314377 A JP H01314377A JP 63147249 A JP63147249 A JP 63147249A JP 14724988 A JP14724988 A JP 14724988A JP H01314377 A JPH01314377 A JP H01314377A
Authority
JP
Japan
Prior art keywords
macro
function macro
function
bit
description
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63147249A
Other languages
English (en)
Inventor
Masahiko Iwamoto
岩本 雅彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63147249A priority Critical patent/JPH01314377A/ja
Publication of JPH01314377A publication Critical patent/JPH01314377A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は入力仕様を満たす論理回路を合成する論理合成
方式に関する。
(従来の技術) 従来の、人力仕様を満たす論理回路を合成する論理合成
方式は、■モジュールの分解、変換を繰り返していき、
最終的にその動作が既知の論理ゲート、トランスファー
ゲートの接続記述にすることによるか、■予めあるまと
まった機能を実現する機能マクロを論理ゲート、トラン
スファーゲートレベルで記述しておき、そのマクロを利
用することが可能な部分を、機能マクロを参照するモジ
ュールで置き換えることによるか、■上記■と上記■の
組合せによるか、の何れかである。
(発明が解決しようとする問題点) 上記■のように機能マクロを全く利用しないで合成する
と、設計対象の中にいくつか共通の記述があったとして
も、それらは一つずつ個別に記述される。すると、合成
結果の記述量も増え、また、回路も分かりにくいものに
なる。上記■のように機能マクロを利用すると、記述量
も減少し、分かりやすくなるが、利用する可能性がある
機能マクロを全て予め用意しておくことは不可能であり
、その点で限界がある。
本発明の目的は、常に簡潔でかつ分かりやすし)合成結
果を得ることができる論理合成方式を提供することにあ
る。
(問題点を解決するための手段) 上記目的を達成するために、本発明における論理合成方
式においては、機能マクロを定義すべきかどうか判断す
る手段と、機能マクロを動的に定義する手段と、前記機
能マクロを利用することが可能な部分を前記機能マクロ
を参照するモジュールで置き換える手段とを有している
機能マクロを定義すべき状況の一つとして設計対象が多
ビット接続している場合があり、この場合に対処するた
めに、機能マクロを定義すべきかどうか判断する手段と
して、設計対象が多ビット接続していることを認識する
手段を有し、機能マクロを動的に定義する手段として、
1ビット巾の機能マクロを動的に定義する手段を有して
し)る。
(作用) 設計対象中にある共通の記述がnケ所であったとして、
その一つの記述量をDとすると、ある共通記述に関連し
た部分の全記述量は、次のように表わせる。
DXn 、、、、、、、、、、、、、、 (1)本発明
の論理合成方式では、設計対象の中に共通の記述がある
時に、その記述に基づいて一つの機能マクロを動的に定
義し、各共通記述をしている部分はその機能マクロを参
照する形に置き換える。この時、機能マクロ参照に必要
な記述量をdとすると、機能マクロ定義、置き換え後の
記述量は次のように表わせる。
dXn+D 、、、、、、、、、、、(2)dは単にど
の機能マクロを参照しているかの記述を持てばよいので
、多くの場合、Dと比べて非常に小さくなる。従って、
記述量全体も少なくなり、簡潔でかつ分かりやすい記述
となる。
(実施例) 次に、図を参照して本発明の実施例について説明する。
尚、以下で機能マクロのことを単にマクロという。
第1図は本発明の方式を実現する環境を示す実施例であ
る。
第1図において、入力された仕様は入力部6によって合
成制御部が操作可能な形に変換され、設計対象として作
業領域7に蓄えられる。合成制御部5は作業領域に蓄え
られている設計対象と回路分解手続き1、回路変換手続
き2、既定族マクロ利用手続き3、マクロ動的定義利用
手続き4とを照らし合わせ、起動可能な手続きを探して
、作業領域7中の設計対象に適用し、その結果をまた、
作業領域7に蓄える。この、照らし合わせ一適用一蓄積
の操作を繰り返していくと最終的な合成結果が作業領域
7に得られる。その結果を出力部8が出力する。ここで
、回路分解手続き1、回路変換手続き2、既定族マクロ
利用手続き3は、上記、従来の技術■、■、■で用いら
れているものと同等である。マクロ動的定義利用手続き
4が、本発明の方式を用いる部分である。
第2図は本発明の方式の構成を示す実施例である。
第2図において、機能マクロ定義判断手段9によって機
能マクロを定義すべき部分が設計対象にあるかどうか判
断する。設計対象は作業領域7に置かれており、アクセ
スは作業領域インターフェイス12を介して行なわれる
。ここで、機能マクロを定義すべきであることに判断が
下された場合には、機能マクロ定義手段10によって機
能マクロが定義される。続いて、機能マクロ参照モジュ
ール置き換え手段11によって、作業領域中の設計対象
の一部が定義された機能マクロを参照するモジュールに
置き換えられる。制御部13は上記各手段の制御を行な
う。
機能マクロを定義すべき状況の一つとして、設計対象が
多ビット接続している場合がある。つまり、複数ビット
巾のデータを処理しており、かつ、各ビットに対する処
理が同一の場合である。
このとき、各ビット毎に同じ記述を繰り返すことを避け
るために、1ビット巾の機能マクロを定義して、各ビッ
ト部分は参照の記述に置き換える。
第3図は、機能マクロ定義判断手段の内、1ビット巾の
機能マクロ定義判断手段を示すフローチャートである。
設計対象内の構成要素をモジュールというが、そのモジ
ュールを全て調べたかどうかチエツクする(8301)
。全て調べ終わっていれば、手続きは終了し、そうでな
ければあるまだ調べていないモジュールに着目する。着
目したモジュールをMとする(8302)。Mのデータ
入出力のビット巾が全て同じならば(8303)そのビ
ット巾をWとして(8304)、5305へ進む。そう
でなければ、この場合1ビット巾のマクロを定義して利
用することは不可能なので8301へ戻る。5305で
はMの前後に同じくビット巾Wのデータ入出力をもつモ
ジュールが接続しているかどうかチエツクする。もしあ
れば定義すべきであるという答えを返す(8306)。
なければこの時はマクロを定義しても、記述を簡潔にす
るという点での効果がないので、5301へ戻る。
第4図は、機能マクロ定義手段の内、1ビット巾の機能
マクロ定義手段を示すフローチャートである。5401
では、Mに上記機能マクロ定義判断手段で定義すべきで
あると判断されたモジュールを代入する。5402では
、Mの前後、またその前後にビット巾Wで接続している
全てのモジュールを求め、それらのモジュール群をCと
する。5403ではCからなる回路の1ビット分の機能
を果たすマクロを定義して、それをmとして、そのmを
返却する。
上記手段で求められたマクロmを参照するモジュールを
W個作り、Cと置き換える。1ビット巾のマクロを定義
しないで、合成すると、各ビット毎に同じ記述が繰り返
して表われていて、冗長でわかりにくくなってしまうが
、1ビット巾のマクロ定義後は、各ビット部分は定義さ
れたマクロの参照という形になり、簡潔でかつ分かりや
すい記述となる。
(発明の効果) 以上述べたように本発明は論理合成中に動的に機能マク
ロを定義することにより、合成結果の簡潔化、理解のし
やすさを実現している。また、動的に機能マクロを定義
するタイミングはいつでもよく、合成の初期に定義した
場合、従来ならば個々に同じ合成過程を繰り返さなけれ
ばならなかったところが、1ケ所だけの合成操作で済み
、全体の処理時間の短縮ももたらす。また、合成結果を
回路図表示した場合も、分かりやすいものとなる。
【図面の簡単な説明】
第1図は本発明の方式を実現する環境を示す実施例の全
体構成図である。 1・・・回路分解手続き、2・・・回路変換手続き、3
・・・既定義マクロ利用手続き、4・・・マクロ動的定
義利用手続き、5・・・合成制御部、6・・・入力部、
7・・・作業領域、8・・・出力部。 第2図は本発明の方式の実施例を示す構成図である。 9・・・機能マクロ定義判断手段、10・・・機能マク
ロ定義手段、11・・・機能マクロ参照モジュール置き
換え手段、12・・・作業領域インターフェイス、13
・・・制御部。 第3図は、1ビット巾の機能マクロ定義判断手段の一例
を示すフローチャートである。第4図は、1ビット巾の
機能マクロ定義手段の一例を示すフローチャートである

Claims (1)

    【特許請求の範囲】
  1. 1、入力仕様を満たす論理回路を合成する論理合成方式
    において、設計対象が多ビット接続していることを認識
    する手段と機能マクロを動的に定義する手段として、1
    ビット巾の機能マクロを動的に定義する手段と前記機能
    マクロを利用することが可能な部分を前記機能マクロを
    参照するモジュールで置き換える手段とを有することを
    特徴とする論理合成方式。
JP63147249A 1988-06-14 1988-06-14 論理合成方式 Pending JPH01314377A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63147249A JPH01314377A (ja) 1988-06-14 1988-06-14 論理合成方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63147249A JPH01314377A (ja) 1988-06-14 1988-06-14 論理合成方式

Publications (1)

Publication Number Publication Date
JPH01314377A true JPH01314377A (ja) 1989-12-19

Family

ID=15425959

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63147249A Pending JPH01314377A (ja) 1988-06-14 1988-06-14 論理合成方式

Country Status (1)

Country Link
JP (1) JPH01314377A (ja)

Similar Documents

Publication Publication Date Title
US4942470A (en) Real time processor for video signals
JP4833303B2 (ja) 動作合成ツールにおける配列変換
JP2000155777A (ja) 電子回路
JPH05189518A (ja) 論理ネットワークを最適化する方法および装置
US5299137A (en) Behavioral synthesis of circuits including high impedance buffers
US4172288A (en) Binary or BCD adder with precorrected result
JPH03116281A (ja) 論理合成装置
KR0161868B1 (ko) 메모리 주소제어회로
US5542034A (en) Minimizing logic to determine current state in an output encoded finite state machine
JPH01314377A (ja) 論理合成方式
JP2002269162A (ja) 動作合成方法
US5452230A (en) Logic circuit synthesizer
US6304917B1 (en) Negotiating optimum parameters in a system of interconnected components
US6717695B1 (en) Method and circuit for the production of compressed or expanded images, and printer with such circuit
JP2003085221A (ja) Rtl自動階層化システムおよび方法、rtl自動階層化プログラム
EP0413831B1 (en) Method of optimising logic circuit
US20040111680A1 (en) Method for creating ROM soft IP for being built in micro controller soft IP and recording media having program for executing the same
JP3232717B2 (ja) 回路記述合成装置
JP2714015B2 (ja) 論理回路合成装置
KR100262014B1 (ko) 비트 조작이 가능한 입/출력 포트
Krishnakumar A synthesis system for communication protocols
JP2874031B2 (ja) 組み合わせ回路の再設計方式
JPH0310138B2 (ja)
JPS6225348A (ja) アドレスバス拡張方式
JPH03150646A (ja) アドレス制御装置