JPH01302841A - 半導体装置の配線形成方法 - Google Patents
半導体装置の配線形成方法Info
- Publication number
- JPH01302841A JPH01302841A JP13401388A JP13401388A JPH01302841A JP H01302841 A JPH01302841 A JP H01302841A JP 13401388 A JP13401388 A JP 13401388A JP 13401388 A JP13401388 A JP 13401388A JP H01302841 A JPH01302841 A JP H01302841A
- Authority
- JP
- Japan
- Prior art keywords
- photoresist
- wiring
- wiring material
- etching
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 230000015572 biosynthetic process Effects 0.000 title description 2
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 66
- 238000005530 etching Methods 0.000 claims abstract description 39
- 239000000463 material Substances 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims abstract description 18
- 238000000151 deposition Methods 0.000 claims description 3
- 238000007796 conventional method Methods 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 6
- 238000011161 development Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 3
- 239000004926 polymethyl methacrylate Substances 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229920003986 novolac Polymers 0.000 description 1
- 229920002454 poly(glycidyl methacrylate) polymer Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野コ
本発明は段差部を有する下地が形成された半導体基板上
に配線を形成するのに好適の半導体装置の配線形成方法
に関する。
に配線を形成するのに好適の半導体装置の配線形成方法
に関する。
[従来の技術]
半導体装置の製造において、下地に段差部があり、この
段差部と交差するように複数個の配線を隣接して形成す
る場合、異方性ドライエツチングを使用して配線材料層
をバターニングすると、段差部においてエツチング残り
が生じ易くなる。
段差部と交差するように複数個の配線を隣接して形成す
る場合、異方性ドライエツチングを使用して配線材料層
をバターニングすると、段差部においてエツチング残り
が生じ易くなる。
第2図(a)及び(b)はこのエツチング残りの発生状
況を説明するための図であって、第2図(a)は半導体
装置の一部平面図、第2図(b)は第2図(a)に示す
半導体装置の一部を取り出して示す斜視図である。第2
図(a)及び(b)に示すように、配線22が半導体基
板21上に形成された下地の段差部21aと交差するよ
うにその上に形成されている。而して、この配線22を
、フォトレジストをマスクとしてRIE等の異方性エツ
チングを施すことにより形成すると、エッチング終了時
には、段差部21aにおいて、図示のようなエツチング
残り22aが出易くなる。
況を説明するための図であって、第2図(a)は半導体
装置の一部平面図、第2図(b)は第2図(a)に示す
半導体装置の一部を取り出して示す斜視図である。第2
図(a)及び(b)に示すように、配線22が半導体基
板21上に形成された下地の段差部21aと交差するよ
うにその上に形成されている。而して、この配線22を
、フォトレジストをマスクとしてRIE等の異方性エツ
チングを施すことにより形成すると、エッチング終了時
には、段差部21aにおいて、図示のようなエツチング
残り22aが出易くなる。
このようなエツチング残り22aは、配線22が隣接し
て形成される場合、配線間ショート等の原因となるので
配線22を形成する場合にはエツチング残り22aが発
生しないようにする必要がある。
て形成される場合、配線間ショート等の原因となるので
配線22を形成する場合にはエツチング残り22aが発
生しないようにする必要がある。
第3図(a)及び(b)は、上述したエツチング残り2
2aの発生を抑制するための従来の配線形成方法を工程
順に示す斜視図である。
2aの発生を抑制するための従来の配線形成方法を工程
順に示す斜視図である。
先ず、第3図(a)に示すように、段差部31aが形成
された半導体基板31上に配線材32を被着し、更に、
この配線材32上にフォトレジスト33を塗布形成して
所望の配線パターンを転写する。次に、第3図(b)に
示すように、フ第1・レジスト33をマスクとして等方
性エツチングを施し、これにより、配線材32をパター
ニングして所定の配線34を形成する。この際、フォト
レジスト33のパターン端から寸法aだけアンダーカッ
ト34aが入るようにして配線34をオーバーハング状
態と成し、これにより、段差部31aにエツチング残り
が発生しないようにする。
された半導体基板31上に配線材32を被着し、更に、
この配線材32上にフォトレジスト33を塗布形成して
所望の配線パターンを転写する。次に、第3図(b)に
示すように、フ第1・レジスト33をマスクとして等方
性エツチングを施し、これにより、配線材32をパター
ニングして所定の配線34を形成する。この際、フォト
レジスト33のパターン端から寸法aだけアンダーカッ
ト34aが入るようにして配線34をオーバーハング状
態と成し、これにより、段差部31aにエツチング残り
が発生しないようにする。
第4図(a>乃至(C)は同じくエツチング残りの発生
を防止するための従来の他の配線形成方法を工程順に示
す斜視図である。先ず、第4図(a)に示すように、段
差部41aを有する下地が形成された半導体基板41上
に配線材を被着形成し、この配線材上に第1のフォトレ
ジスト43を塗布形成して配線パターンを転写する。続
いて、この第1のフォトレジスト43をマスクとして、
異方性ドライエツチングを施して所定パターンを有する
配線42を形成する。このとき、段差部41aに配線材
のエツチング残り42aが生じる(第1のフォトリソグ
ラフィー工程)。
を防止するための従来の他の配線形成方法を工程順に示
す斜視図である。先ず、第4図(a)に示すように、段
差部41aを有する下地が形成された半導体基板41上
に配線材を被着形成し、この配線材上に第1のフォトレ
ジスト43を塗布形成して配線パターンを転写する。続
いて、この第1のフォトレジスト43をマスクとして、
異方性ドライエツチングを施して所定パターンを有する
配線42を形成する。このとき、段差部41aに配線材
のエツチング残り42aが生じる(第1のフォトリソグ
ラフィー工程)。
次に、第4図(b)に示すように、配線42上の第1の
フォトレジスト43を剥離した後、基板上に新たに第2
のフォトレジスト44を塗布形成し、通常のフォトリソ
グラフィー技術を使用して、例えば、隣接する配線間の
エツチング残り42aが露出するように第2のフォトレ
ジスト44に開口部44aを形成する。
フォトレジスト43を剥離した後、基板上に新たに第2
のフォトレジスト44を塗布形成し、通常のフォトリソ
グラフィー技術を使用して、例えば、隣接する配線間の
エツチング残り42aが露出するように第2のフォトレ
ジスト44に開口部44aを形成する。
次いで、第2のフォトレジスト44をマスクとして等方
性エツチングを施すことにより、段差部41aのエツチ
ング残り42aを除去し、その後、第2のフォトレジス
ト44を除去して、第4図(c)に示すような形状を有
する配線42を得る。
性エツチングを施すことにより、段差部41aのエツチ
ング残り42aを除去し、その後、第2のフォトレジス
ト44を除去して、第4図(c)に示すような形状を有
する配線42を得る。
なお、この方法においては、等方性エツチング後、エツ
チング残り42aが僅かに残るが、この状態では配線間
ショート等の不都合は十分に回避される。
チング残り42aが僅かに残るが、この状態では配線間
ショート等の不都合は十分に回避される。
[発明が解決しようとする課題]
しかしながら、上述した従来の配線の形成方法において
は、以下に述べるような問題点がある。
は、以下に述べるような問題点がある。
即ち、第3図に示す従来方法の場合、アンダーカット3
4aを利用してエツチング残りを十分に除去するために
は、段差部31aの側面に被着した配線材32の略膜厚
分だけアンダーカットさせる必要がある。従って、配線
34のパターン幅を予めアンダーカットを見込んだ分だ
け太く設定しておく必要がある。また、アンダーカット
量が多くなればそれだけ、寸法の制御性が悪くなるので
、必然的にパターン寸法のバラツキが大きくなる。
4aを利用してエツチング残りを十分に除去するために
は、段差部31aの側面に被着した配線材32の略膜厚
分だけアンダーカットさせる必要がある。従って、配線
34のパターン幅を予めアンダーカットを見込んだ分だ
け太く設定しておく必要がある。また、アンダーカット
量が多くなればそれだけ、寸法の制御性が悪くなるので
、必然的にパターン寸法のバラツキが大きくなる。
以上のことから、この従来方法の場合、微細な配線を形
成することが困難である。
成することが困難である。
また、第4図に示す従来方法のように、エツチング残り
42aを除去するために、第2のフォトリソグラフィー
工程を追加する場合には、この第2のフォトリソグラフ
ィー工程により形成できる開口部44aの最小寸法と、
第2のフォトリソグライー工程における配線パターンに
対する位置合わせ精度のマージンとを加えた寸法より、
配線間隔を小さくすることができない。このため、この
従来方法でもやはり微細な配線を形成することが困難で
ある。
42aを除去するために、第2のフォトリソグラフィー
工程を追加する場合には、この第2のフォトリソグラフ
ィー工程により形成できる開口部44aの最小寸法と、
第2のフォトリソグライー工程における配線パターンに
対する位置合わせ精度のマージンとを加えた寸法より、
配線間隔を小さくすることができない。このため、この
従来方法でもやはり微細な配線を形成することが困難で
ある。
本発明はかかる問題点に鑑みてなされたものであって、
配線間ショートを回避しつつ、微細な配線パターンを容
易に形成することができる半導体装置の配線形成方法を
提供することを目的とする。
配線間ショートを回避しつつ、微細な配線パターンを容
易に形成することができる半導体装置の配線形成方法を
提供することを目的とする。
[課題を解決するための手段]
本発明に係る半導体装置の配線形成方法は、段差部を有
する下地が形成された半導体基板上に配線材を堆積する
工程と、この配線材上にパターニングされた第1のフォ
トレジストをマスクとして前記配線材をエツチングする
ことにより所定パターンを有する配線を形成する工程と
、前記第1のフォトレジスト及び前記半導体基板上に第
2のフォトレジストを塗布形成する工程と、前記第2の
フォトレジストに全面露光及び現像を施し前記配線の側
面部分を残存させて他の部分の第2のフォトレジストを
除去する工程と、前記第1のフォトレジスト及び残存す
る第2のフォトレジストをマスクとして前記段差部に残
存している前記配線材の部分をエツチング除去する工程
とを有することを特徴とする。
する下地が形成された半導体基板上に配線材を堆積する
工程と、この配線材上にパターニングされた第1のフォ
トレジストをマスクとして前記配線材をエツチングする
ことにより所定パターンを有する配線を形成する工程と
、前記第1のフォトレジスト及び前記半導体基板上に第
2のフォトレジストを塗布形成する工程と、前記第2の
フォトレジストに全面露光及び現像を施し前記配線の側
面部分を残存させて他の部分の第2のフォトレジストを
除去する工程と、前記第1のフォトレジスト及び残存す
る第2のフォトレジストをマスクとして前記段差部に残
存している前記配線材の部分をエツチング除去する工程
とを有することを特徴とする。
[作用コ
以上のように構成された本発明によれば、第1のフォト
レジスト及び半導体基板上に形成した第2のフォトレジ
ストに対して全面露光及び現像を施す、これにより、前
記配線の側面に第2のフォトレジストが残存し、他の部
分が除去される。このため、配線パターンに対する位置
合わせを行うことなく、配線の上面及び側面に夫々第1
及び第2のフォトレジストを残すことができ、この第1
及び第2のフォトレジストをマスクとして前記段差部に
残存する前記配線材のエツチング残りを除去すれば、従
来のようにこのエツチング残りの部分が開口したフォト
レジストを形成する場合と異なり、位置合わせ精度に要
するマージンを考慮することなく、また、開口部の最小
寸法による制約を受けることなく、エツチング残りを除
去することができる。
レジスト及び半導体基板上に形成した第2のフォトレジ
ストに対して全面露光及び現像を施す、これにより、前
記配線の側面に第2のフォトレジストが残存し、他の部
分が除去される。このため、配線パターンに対する位置
合わせを行うことなく、配線の上面及び側面に夫々第1
及び第2のフォトレジストを残すことができ、この第1
及び第2のフォトレジストをマスクとして前記段差部に
残存する前記配線材のエツチング残りを除去すれば、従
来のようにこのエツチング残りの部分が開口したフォト
レジストを形成する場合と異なり、位置合わせ精度に要
するマージンを考慮することなく、また、開口部の最小
寸法による制約を受けることなく、エツチング残りを除
去することができる。
従って、本発明によれば、配線間ショートの発生を十分
に防止しつつ配線間の間隔を狭め、しかも、パターン幅
を細く維持することができるので、微細パターンを有す
る配線を容易に形成することができる。
に防止しつつ配線間の間隔を狭め、しかも、パターン幅
を細く維持することができるので、微細パターンを有す
る配線を容易に形成することができる。
[実施例]
以下、添付の図面を参照して、本発明の実施例について
具体的に説明する。
具体的に説明する。
第1図(a>乃至(e)は本実施例方法を工程順に示す
斜視図である。各図は、各工程において形成された層構
成の一部を取り出して示すものである。
斜視図である。各図は、各工程において形成された層構
成の一部を取り出して示すものである。
先ず、第1図(a)に示すように、段差部11aを有す
る下地の半導体基板11上に配線12を形成するために
、配線材として多結晶シリコン膜を基板11上に被着し
た後、基板に、例えばノボラック系の樹脂を主成分とす
る第1のフォトレジスト13を塗布形成し、これに所望
の配線パターンを転写する。続いて、この第1のフォト
レジスト13をマスクとして前記多結晶シリコン膜に異
方性エツチングを施すことにより、配線12を形成する
。続いて、第1のフォトレジスト13をマスクとして等
方性エツチングを施すことにより、この第1のフォトレ
ジスト13に対して、配線12が僅かにアンダーカット
するように配線12をエツチングする。この場合、エツ
チング量を僅かな量に抑えることにより、エツチング量
とそのバラツキを十分に制御することができる。また、
このとき、段差部11aには、異方性エツチングを行っ
た段階に比して、やや程度は軽くなるものの、やはり多
結晶シリコン膜のエツチング残り12aがある。
る下地の半導体基板11上に配線12を形成するために
、配線材として多結晶シリコン膜を基板11上に被着し
た後、基板に、例えばノボラック系の樹脂を主成分とす
る第1のフォトレジスト13を塗布形成し、これに所望
の配線パターンを転写する。続いて、この第1のフォト
レジスト13をマスクとして前記多結晶シリコン膜に異
方性エツチングを施すことにより、配線12を形成する
。続いて、第1のフォトレジスト13をマスクとして等
方性エツチングを施すことにより、この第1のフォトレ
ジスト13に対して、配線12が僅かにアンダーカット
するように配線12をエツチングする。この場合、エツ
チング量を僅かな量に抑えることにより、エツチング量
とそのバラツキを十分に制御することができる。また、
このとき、段差部11aには、異方性エツチングを行っ
た段階に比して、やや程度は軽くなるものの、やはり多
結晶シリコン膜のエツチング残り12aがある。
次に、第1図(b)に示すように、基板全面に、例えば
ポリメチルメタアクリレートを主成分とする第2のフォ
トレジスト14を塗布形成する。
ポリメチルメタアクリレートを主成分とする第2のフォ
トレジスト14を塗布形成する。
次いで、第1図(C)に示すように、第2のフォトレジ
スト14に遠紫外線を照射して全面露光を行う、この場
合に、ノボラック系の樹脂(第1のフォトレジスト13
)はポリメチルメタアクリレート(第2のフォトレジス
ト14)に比して遠紫外線の吸収が大きい、このため、
第1のフォトレジスト13の側方下部のアンダーカット
に入り込んでいる第2のフォトレジスト14の部分では
露光量が大幅に少なくなり、実質的に未露光部分14b
となる。なお、第2のフォトレジスト14において、そ
の表面から実質的に所定深さに至る部分は露光部分14
aとなる。
スト14に遠紫外線を照射して全面露光を行う、この場
合に、ノボラック系の樹脂(第1のフォトレジスト13
)はポリメチルメタアクリレート(第2のフォトレジス
ト14)に比して遠紫外線の吸収が大きい、このため、
第1のフォトレジスト13の側方下部のアンダーカット
に入り込んでいる第2のフォトレジスト14の部分では
露光量が大幅に少なくなり、実質的に未露光部分14b
となる。なお、第2のフォトレジスト14において、そ
の表面から実質的に所定深さに至る部分は露光部分14
aとなる。
続いて、所定の現像条件に基き第2のフォトレジスト1
4に現像処理を施すと、第1図(C)に示す露光部分1
4aだけが除去されて、第1図(d)に示すように、未
露光部分14bが配線12の側面に残存する。このため
、配線12は上面及び側面が夫々第1のフォトレジスト
13及び第2のフォトレジスト14の未露光部分14b
で覆われた状態となる。また、このとき、段差部11a
に残存しているエツチング残り12aが露出する。
4に現像処理を施すと、第1図(C)に示す露光部分1
4aだけが除去されて、第1図(d)に示すように、未
露光部分14bが配線12の側面に残存する。このため
、配線12は上面及び側面が夫々第1のフォトレジスト
13及び第2のフォトレジスト14の未露光部分14b
で覆われた状態となる。また、このとき、段差部11a
に残存しているエツチング残り12aが露出する。
その後、第1図(e)に示すように、第1のフォトレジ
スト13と第2のフォトレジスト14の未露光部分14
bとをマスクとして基板に等方性エツチングを施すこと
により、露出しているエツチング残り12aを除去する
。しかる後に、第1のフォトレジスト13及び第2のフ
ォトレジスト14の未露光部分14bを除去する。この
状態で、エツチング残り12aは、第2のフォトレジス
ト14の未露光部分14bでマスクされた僅かな部分の
みが残っている。
スト13と第2のフォトレジスト14の未露光部分14
bとをマスクとして基板に等方性エツチングを施すこと
により、露出しているエツチング残り12aを除去する
。しかる後に、第1のフォトレジスト13及び第2のフ
ォトレジスト14の未露光部分14bを除去する。この
状態で、エツチング残り12aは、第2のフォトレジス
ト14の未露光部分14bでマスクされた僅かな部分の
みが残っている。
なお、上述した実施例では配線材として多結晶シリコン
を使用しているが、この外にアルミニウム(A1)等を
配線材として使用することもできる。
を使用しているが、この外にアルミニウム(A1)等を
配線材として使用することもできる。
また、第2のフォトレジスト14としては、上述したポ
リメチルメタアクリレートを主成分とするレジスト材の
外に、例えば、ポリグリシジルメタアクリレートを主成
分とするレジスト材を使用することができる。この場合
にも、遠紫外露光処理及び現像処理において、夫々露光
条件及び現像条件を適切に設定することにより、下地の
段差部11aにフォトレジストが残存せず、第1のフォ
トレジスト13の側方下部のアンダーカット部分、即ち
、配線12の側面にのみ未露光部分14bが十分に残る
ようにすることができる。
リメチルメタアクリレートを主成分とするレジスト材の
外に、例えば、ポリグリシジルメタアクリレートを主成
分とするレジスト材を使用することができる。この場合
にも、遠紫外露光処理及び現像処理において、夫々露光
条件及び現像条件を適切に設定することにより、下地の
段差部11aにフォトレジストが残存せず、第1のフォ
トレジスト13の側方下部のアンダーカット部分、即ち
、配線12の側面にのみ未露光部分14bが十分に残る
ようにすることができる。
[発明の効果]
以上説明したように、本発明によれば、第2のフォトレ
ジストに対して全面露光及び現像を施すことにより配線
の側面にその一部を残存させて他を除去し、この残存し
た第2のフォトレジストと第1のフォトレジストとをマ
スクとして下地段差部に残存する配線材のエツチング残
りをエツチング除去するから、従来のように、フォトリ
ソグラフィー工程を追加する場合における位置合わせ精
度による寸法上の制約がなく、しかも、大きなアンダー
カットが入るような条件でエツチングする場合における
寸法上の見込み量を考慮しなくて済む、このため、微細
パターンを有する配線を容易に形成することができる。
ジストに対して全面露光及び現像を施すことにより配線
の側面にその一部を残存させて他を除去し、この残存し
た第2のフォトレジストと第1のフォトレジストとをマ
スクとして下地段差部に残存する配線材のエツチング残
りをエツチング除去するから、従来のように、フォトリ
ソグラフィー工程を追加する場合における位置合わせ精
度による寸法上の制約がなく、しかも、大きなアンダー
カットが入るような条件でエツチングする場合における
寸法上の見込み量を考慮しなくて済む、このため、微細
パターンを有する配線を容易に形成することができる。
また、同時に、配線を微細化した場合にも配線材料の残
りを効果的にエツチング除去することができるので、配
線間ショートがない高品質の微細配線を容易に得ること
ができる。
りを効果的にエツチング除去することができるので、配
線間ショートがない高品質の微細配線を容易に得ること
ができる。
第1図(a)乃至(e)は本発明の実施例方法を工程順
に説明するための斜視図、第2図(a)及び(b)は半
導体基板の段差部における配線材のエツチング残りの発
生状況を示す図であって、第2図(a)は一部平面図、
第2図(b)は更にその一部を取り出して示す斜視図、
第3図(a)及び(b)は第1の従来方法を工程順に示
す斜視図、第4図(a>乃至(C)は第2の従来方法を
工程順に示す斜視図である。 11.21,31.41;半導体基板、11a。 21a、31a、41a;段差部、12.22゜34.
42;配線、12a、22a、42a;エツチング残り
、13.43;第1のフォトレジスト、14,44;第
2のフォトレジスト、14a;露光部分、14b;未露
光部分、32;配線材33;フォトレジスト、34a;
アンダーカット44a;開口部
に説明するための斜視図、第2図(a)及び(b)は半
導体基板の段差部における配線材のエツチング残りの発
生状況を示す図であって、第2図(a)は一部平面図、
第2図(b)は更にその一部を取り出して示す斜視図、
第3図(a)及び(b)は第1の従来方法を工程順に示
す斜視図、第4図(a>乃至(C)は第2の従来方法を
工程順に示す斜視図である。 11.21,31.41;半導体基板、11a。 21a、31a、41a;段差部、12.22゜34.
42;配線、12a、22a、42a;エツチング残り
、13.43;第1のフォトレジスト、14,44;第
2のフォトレジスト、14a;露光部分、14b;未露
光部分、32;配線材33;フォトレジスト、34a;
アンダーカット44a;開口部
Claims (1)
- (1)段差部を有する下地が形成された半導体基板上に
配線材を堆積する工程と、この配線材上にパターニング
された第1のフォトレジストをマスクとして前記配線材
をエッチングすることにより所定パターンを有する配線
を形成する工程と、前記第1のフォトレジスト及び前記
半導体基板上に第2のフォトレジストを塗布形成する工
程と、前記第2のフォトレジストに全面露光及び現像を
施し前記配線の側面部分を残存させて他の部分の第2の
フォトレジストを除去する工程と、前記第1のフォトレ
ジスト及び残存する第2のフォトレジストをマスクとし
て前記段差部に残存している前記配線材の部分をエッチ
ング除去する工程とを有することを特徴とする半導体装
置の配線形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63134013A JPH0779105B2 (ja) | 1988-05-31 | 1988-05-31 | 半導体装置の配線形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63134013A JPH0779105B2 (ja) | 1988-05-31 | 1988-05-31 | 半導体装置の配線形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01302841A true JPH01302841A (ja) | 1989-12-06 |
JPH0779105B2 JPH0779105B2 (ja) | 1995-08-23 |
Family
ID=15118336
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63134013A Expired - Lifetime JPH0779105B2 (ja) | 1988-05-31 | 1988-05-31 | 半導体装置の配線形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0779105B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017045839A (ja) * | 2015-08-26 | 2017-03-02 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS599942A (ja) * | 1982-07-08 | 1984-01-19 | Mitsubishi Electric Corp | 配線パタ−ン形成法 |
-
1988
- 1988-05-31 JP JP63134013A patent/JPH0779105B2/ja not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS599942A (ja) * | 1982-07-08 | 1984-01-19 | Mitsubishi Electric Corp | 配線パタ−ン形成法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017045839A (ja) * | 2015-08-26 | 2017-03-02 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JPH0779105B2 (ja) | 1995-08-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0156316B1 (ko) | 반도체장치의 패턴 형성방법 | |
US6451511B1 (en) | Method for forming-photoresist mask | |
JPH01302841A (ja) | 半導体装置の配線形成方法 | |
JPH05217834A (ja) | マスク上のlsiチップレイアウト方法 | |
JPS62245251A (ja) | レジストパタ−ン形成方法 | |
KR20030000475A (ko) | 패턴 형성 방법 | |
KR101004513B1 (ko) | 반도체소자의 콘택홀 형성방법 | |
JP2980061B2 (ja) | 半導体装置の製造方法 | |
JPH03142466A (ja) | 半導体装置の製造方法及びそれに用いられるマスク | |
JP4267298B2 (ja) | 半導体素子の製造方法 | |
KR100728947B1 (ko) | 반도체소자용 레티클을 이용한 노광방법 | |
JP2570709B2 (ja) | エツチング方法 | |
KR100358161B1 (ko) | 반도체소자제조방법 | |
JP2666420B2 (ja) | 半導体装置の製造方法 | |
KR100515372B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
KR0144229B1 (ko) | 반도체 소자의 미세 콘택 형성 방법 | |
JPH03266437A (ja) | 半導体装置の製造方法 | |
JPH05251336A (ja) | 半導体装置の製造方法 | |
KR20030037927A (ko) | 레티클 및 이를 이용한 반도체소자의 제조방법 | |
JPH04324618A (ja) | レジストパターン形成方法 | |
JPH05347244A (ja) | レジストパターン形成方法 | |
JPH08264407A (ja) | パターン形成方法 | |
JPH04348034A (ja) | 配線パターンの形成方法 | |
JPH07240421A (ja) | 半導体装置の配線形成方法 | |
JPH0318178B2 (ja) |