JPH01299404A - パターン検査装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、パターン検査装置に関するものであり、例え
ば、プリント回路基板に形成された配線パターンの欠陥
を検出するのに使用される。

〈従来の技術〉 プリント回路基板の配線パターンを検査する方法として
、配線パターンをイメージセンサで読み取り、この読み
取った配線パターンを標準となるパターンと比較するこ
とにより、検査対象の配線パターンの欠陥を検出すると
いう方法がとられている。この方法では、イメージセン
サによる配線パターンの読み取りに先立って、プリント
回路基板上に予め設けられている位置合せマークを検出
することによって、検査対象の配線パターンと標準パタ
ーンとの位置合せが行われる。

〈発明が解決しようとする課題〉 上記従来の方法は、配線パターンの最小線幅が２００μ
ｍ程度で基材の材質がガラスエポキシであるプリント回
路基板を対象としたものであった。

一方、最近の高密度実装の要求にしたがって、基材とし
てポリイミドやポリエステルなどが用いられ、配線パタ
ーンの最小線幅も５０μｍ程度のものが実用されつつあ
る。

しかるに、この種のフレキシブル基板においては、環境
の温度や湿度の変化にしたがって発生する基材の伸縮量
が大きく、その伸縮量はフレキシブル基板の全長の約０
．１％であり、例えば、４００鶴×５００鶴の基板では
０．４鰭ＸＱ、５ｍｍ程度の伸縮量となり、配線パター
ンの最小線幅５０μｍの約１０倍にも達してしまう。従
って、検査対象の配線パターンと標準パターンとの位置
合せマークを完全に一致させても、検査対象の配線パタ
ーンが対応する標準パターンの隣りの位置にきたり、あ
るいはそれ以上離れた部分と重なるといった事態が生じ
、正確な検査が行えない。

本発明は上記事情に鑑みてなされたものであり、その目
的は、検査対象物の伸縮量によってパターンデータを補
正し、正確な検査が行えるようにしたパターン検査装置
を提供することである。

く課題を解決するための手段〉 上記目的を達成するために、本発明によるパターン検査
装置は、検査対象のパターンを検知して２値化されたパ
ターンデータを生成するパターンデータ生成手段と、標
準パターンと比較したときの検査対象物の伸縮量を計測
する計測手段と、この計測手段の計測値に基づいてパタ
ーンデータを部分的に除去しまたはパターンデータを部
分的に挿入するパターンデータ変更手段とを備える。

〈作用〉 本発明によるパターン検査装置は、計測手段により計測
された検査対象物の縦、横方向の伸縮量に応じて、２値
化パターンデータから部分的にデータの除去あるいはデ
ータの挿入を行い、検査対象物の伸縮の影響を除去した
パターンデータを得ることができる。

〈実施例〉 第１図は本実施例のパターン検査装置の構成を示してい
る。図において、１はＣＣＤカメラ、２はＡ／Ｄコンバ
ータ、３は画像メモリ、４はＣｏＤｌ次元イメージセン
サ、５は２値化回路、６は遅延回路、７は記憶部、８は
データ書き込みタイミングパルス発生回路、９は制御部
である。

ＣＣＤカメラ１は、第２図に示すように検査対象物であ
るプリント配線基板１０上に形成されている位置合せマ
ークＡＩ、Ａ２．Ａ３を撮像する。

このＣＣＤカメラ１は、３個のマークＡＩ、Ａ２゜Ａ３
を個々に撮像する３台のＣＣＤカメラからなる。Ａ／Ｄ
コンバータ２は、ＣＣＤカメラ１からのアナログ信号を
ディジタル信号に変換する。画像メモリ３は、プリント
配線基板１０の位置合せを行なうために、ＣＣＤカメラ
１により１最像された位置合せマークＡＩ、Ａ２．Ａ３
の画像データを記憶する。

ＣＯＤ　１次元イメージセンサ４は、プリント配線基板
１０の配線パターンを読み取る。２値化回路５は、ＣＣ
Ｄ１次元イメージセンサ４から出力されるパターンデー
タを２値化する。遅延回路６は、２値化回路５により２
値化されたパターンデータを遅延させて記憶部７へ送る
。記憶部７は、遅延回路６からのパターンデータを記憶
する。データ書き込みタイミングパルス発生回路８は、
検査対象物の伸縮量に応じて一定の割合で基準パルス列
から周期的に一定量のパルスを除去したパルスあるいは
基準パルス列に周期的に一定量のパルスを付加したパル
ス列をデータ書き込みタイミングパルスとして記憶部７
へ送る。制御部９は、後述するプリント配線基板の伸縮
を補正したパターンデータの作成を含むこのパターン検
査装置全体の制御を行なう。

以下、動作について説明する。

まず、検査対象物であるプリント配線基Ｆｉ１０上に形
成されている水平方向の２個のマークＡＩ。

Ａ２が２台のＣＣＤカメラ１で撮像され、それぞれ第３
図に示すような画像が画像メモリ３に記録される。制御
部９は、この画像メモリ３に記録された画像の各々の中
心位置を求め、図示しないテーブルを駆動してプリント
配線基板１０の位置合せを行なう。

次に、ＣＣＤカメラ１は、対角方向に形成されているマ
ークＡ１．Ａ３を撮像し、制御部９はこのマークＡＩ、
Ａ３の各々の中心位置を求める。

制御部９は、このマークＡ１．Ａ３の中心位置からプリ
ント配線基板１０に対するイメージセンサ４の主走査方
向と副走査方向の長さＤｏ、Ｄｖを算出する。制御部９
は、さらに、この長さＤＨ，ＤＶと基準となる主走査方
向及び副走査方向の長さＤ□。＋ＤＶ＋とを比較し、主
走査方向及び副走査方向のプリント配線基板１０の伸縮
量を算出する。

その後、第４図に示すように、イメージセンサ４によっ
てプリント基板１０を主走査方向Ｍ、副走査方向Ｓに走
査して配線パターンを読み取る。

イメージセンサ４により読み取られたパターンデータは
、２値化回路５において２値化され、遅延回路６を通っ
て記憶部７に順次書き込まれる。第５図はこのパターン
データを記憶部７に書き込むタイミングを示している。

図中、ａはＣＧＤ１次元イメージセンサ４のトリガパル
スである。ｂは読み取られるデータを示し、ＤＩ、Ｄ２
．・・・はそれぞれ１９４７分（１回の走査）に相当す
るデータである。このデータＤ１．Ｄ２．・・・は、タ
イミング発生回路８から出力されるシフトパルスＣによ
って、先頭かち順にＣｏＤｌ次元イメージセンサ４から
出力され、２値化回路５において２値化される。

タイミング発生回路８は、制御部９におけるプリント配
線基板１０の伸縮量の算出結果から伸縮がゼロである場
合には、シフトパルスＣをそのまま書き込みパルスとし
て記憶部７へ送る。したがって、データＤ１は、先頭か
ら順に記憶部７に書き込まれていく。この間に、プリン
ト配線基板１０は、テーブルの駆動によって副走査方向
へ移動し、′次のトリガパルスａによってイメージセン
サ４は次の１ライン分のデータを読み取り、このデータ
Ｄ２が記憶部７に書き込まれる。

もし、プリント配線基板１０が標準となる設計値より伸
びていると、タイミング発生回路８は、制御部９におい
て算出されたその伸び量に応じて、主走査方向に周期的
に１ビツトずつデータの書き込みを減らすために、伸び
量に応じた割合でパルスが除去された書き込みパルスｄ
を出力する。また、副走査方向には周期的に１ラインず
つデータの書き込みを減らすために、周期的に１ライン
分除去された書き込みパルスｆを出力する。

一方、プリント配線基板１０が標準となる設計値より縮
んでいると、タイミング発生回路８は、制御部９におい
て算出されたその縮み量に応じて、主走査方向には周期
的に１ビツトずつデータの書き込みを増やすために、縮
み量に応じた割合でパルスが付加された書き込みパルス
ｅを出力する。

また、副走査方向には周期的に１ラインずつデータの書
き込みを増やすために、遅延回路６の遅延量を変えるこ
とにより、第５図ｇに示すように１つ前のラインのデー
タ（Ｄ２）と同じデータ（Ｄ２）が記憶部７に書き込ま
れる。

第６図はタイミング発生回路８における主走査方向と副
走査方向の補正回路の構成を示し、第７図は遅延回路６
の構成をそれぞれ示している。

タイミング発生回路８において、書き込みタイミングパ
ルスを減らすときに動作する回路１１と、書き込みタイ
ミングパルスを増やすときに動作する回路１２とは、同
様の構成である。カウンタ１３は、ＣＣＤ　１次元イメ
ージセンサ４からのシフトパルスｈの立ち上がりでカウ
ントアツプする。比較器１４は、カウンタ１３の出力と
制御部９（第１図）からの設定値ＴＨ（またはＴＶ）と
を比較し、両者が等しいとき、“Ｌｏｗ”レベルの信号
ｋを出力する。この比較器１４の設定値Ｔ□、ＴＶは、
プリント配線基板１０に対するイメージセンサ４の主走
査方向および副走査方向の長さＤ工ｉＤＶと標準となる
主走査方向及び副走査方向の長さＤ　Ｈ（ｌ　ｒ［）ｖ
ｏとから次式で表される。

この設定値ＴＭ、’ｒｖは、主走査方向及び副走査方向
における標準走査長さと、実際のプリント配線基板１０
の走査長さと標準走査長さとの差との比、すなわち、標
準走査長さに対する検査対象の走査長さの増減の割合を
表すものである。

遅延回路６は、マルチプレクサ１８と直列に接続された
複数のシフトレジスタ１９とからなる。

マルチプレクサ１８は、各々のシフトレジスタからのデ
ータを選択的に出力する。

第８図はプリント配線基板１０が標準設計値より主走査
方向に伸びている場合、第９図はプリント配線基板１０
が標準設計値より主走査方向に縮んでいる場合の動作タ
イミングチャートをそれぞれ示している。

タイミング発生回路８において、フリップフロップ１６
は、シフトパルスｈの立ち下がりでカウンタ１３のクリ
アパルス１を出力する。カウンタ１３は、信号１がＬｏ
ｗ”でクリアされ、シフトパルスｈの次の立ち下がりで
信号ｌは“Ｈｉｇｈ”にもどる。信号ｌが“Ｌｏｗ”の
間に、シフトパルスｈが１個入ってくるが、アンドゲー
ト１７によって阻止され、アンドゲート１７から主走査
方向に補正された書き込みタイミングパルスｍが出力さ
れる。信号Ｕ、Ｖは、回路１１．１２の動作を切り換え
る信号として制御部９から与えられ、（ｉ）Ｃ）Ｉ＞０
の場合、ＵはＬｏｗ”、■は“Ｈｉ　ｇ　ｈ”、 （ｉｉ）Ｃｓ＜０の場合、Ｕは“Ｈｉｇｈ”、■はＬ０
ｗ″、 （市）Ｃ□＝０の場合、Ｕは“Ｈｉｇｈ”、■は”Ｈｉ
ｇｈ” に設定しておく。

いま、ｃ、＝３すなわちプリント配線基板１０の走査長
さが標準値の３７２倍の場合、信号０は“Ｌｏｗ”のま
まなので、記憶部７へ出力されるメモリ書き込みパルス
ｐは第８図ｇに示す波形になる。すなわち、このメモリ
書き込みパルスｐは、３個のシフトパルスｈに対して１
個のパルスを除去したものである。ＣＣＤ１次元イメー
ジセンサ４からの信号は２値化回路５、遅延回路６を通
って記憶部７の入力側に到達しているが、記憶部７への
書き込みはメモリ書き込みパルスｐの立ち上がりで行わ
れるので、シフトパルスｈの中の除去されたパルスに対
応したデータは記憶部７に書き込まれず、結局、周期的
にデータが間引かれて書き込まれることになる。

ＣＨ＝−３すなわちプリント配線基板１０の走査長さが
標準値の３７４倍の場合、メモリ書き込みパルスｐは、
第９図ｇに示すように、３個のシフトパルスｈに対して
１個のパルスｐＩが周期的に挿入された波形となる。こ
のパルスｐ、の立ち上がりではその１つ前のパルスＰ０
の立ち上がり時と同じデータが記憶部７に続けて書き込
まれるので、結局、周期的にデータが挿入されて書き込
まれることになる。

次に、プリント配線基板１０が副走査方向に伸びた場合
、第６図の回路１１と同様の回路において、比較器１４
の設定値はＴ１、カウンタ１３に人力するパルスはＣＯ
Ｄ　１次元イメージセンサ４からのトリガパルスａとし
、このトリガパルスａによってカウンタ１３をクリアし
ない。前記と同様の動作によって、カウンタ１３の出力
と設定値Ｔｖとが等しくなったときのトリガパルスａの
立ち下がりから次のトリガパルスａの立ち下がりまでの
間、フリ・７ブフロソプ１６の出力ｑが“Ｌｏｗ”（第
８図Ｉと同様の波形）になるので、第１０図に示すアン
ドゲート１７を用いることによって、この間のメモリ書
き込みパルスが除去され、記憶部７に与えられるメモリ
書き込みパルスは第５図ｆの波形になる。この結果、デ
ータＤ３は、記憶部７に書き込まれない。ただし、 （ｉ）Ｃｖ＞Ｏの場合、ＵはＬｏｗ”、（ｉｉ）Ｃｖ＜
Ｏの場合、Ｕは“Ｈｉ　ｇ　ｈ　”、（ｉｉｉ）Ｃｖ＝
Ｏの場合、Ｕは”Ｈｉｇｈ″に設定しておく。

プリント配線基板１０が副走査方向に縮んだ場合は、前
記と同様に、フリップフロップ１６の出力の立ち上がり
即ち第５図ａに示すトリガパルスの３番目の立ち上がり
のタイミングで遅延回路６のマルチプレクサ１８を実線
で示す接続から破線で示す接続に切り換える。マルチプ
レクサ１８は、初期状態では、実線で示す接続となって
おり、２値化回路５からの信号Ｘはシフトレジスタ１９
を通らずにそのまま記憶部７へ送られる。マルチプレク
サ１８が破線で示す接続に切り換わったときにはシフト
レジスタ１９ａにはデータＤ２が入っているので、この
遅延回路６からは引き続きデータＤ２が出力され（第５
図ｇ）、このデータＤ２が記憶部７に書き込まれる。

〈発明の効果〉 以上説明したように本発明においては、検査対象物の伸
縮量の補正を行なうことにより、パターン検査を正確に
行なうことができる。また、パターンデータの補正をデ
ータの入力と同時並行的に行なうので、検査の処理速度
を低下させることがない。

【図面の簡単な説明】

第１図は本発明実施例の基本構成を示す図、第２図は本
発明実施例の被検査物のフレキシブル基板を示す図、 第３図は本発明実施例の位置合せ及び伸縮量検出用マー
クを示す図、 第４図は本発明実施例のパターン読み取りの方法を説明
する図、 第５図、第８図、第９図は本発明実施例の動作タイミン
グチャート、 第６図と第１０図は本発明実施例のタイミング発生回路
の構成を示す図、 第７図は本発明実施例の遅延回路の構成を示す図である
。 １・・・ＣＯＤカメラ ２・・・Ａ／Ｄコンバータ ３・・・画像メモリ ４・・・ＣｏＤｌ次元イメージセンサ ５・・・２値化回路 ６・・・遅延回路 ７・・・記憶部 ８・・・タイミング発生回路 ９・・・制御部 特許出願人　　　　シャープ株式会社 代　理　人　　　　弁理士　西１）新 築１図 第２図 第６図 第６図 第８図 戸 第９図 戸

Claims (1)

【特許請求の範囲】
1. 検査対象のパターンを標準パターンと比較することによ
   って欠陥を検出するようにしたパターン検査装置におい
   て、検査対象のパターンを検知して２値化されたパター
   ンデータを生成するパターンデータ生成手段と、標準パ
   ターンと比較したときの検査対象物の伸縮量を計測する
   計測手段と、この計測手段の計測値に基づいて上記パタ
   ーンデータを部分的に除去しまたはパターンデータを部
   分的に挿入するパターンデータ変更手段とを備えたこと
   を特徴とするパターン検査装置。