JPH01296694A - 配線基板及び配線基板の製造方法 - Google Patents

配線基板及び配線基板の製造方法

Info

Publication number
JPH01296694A
JPH01296694A JP63125797A JP12579788A JPH01296694A JP H01296694 A JPH01296694 A JP H01296694A JP 63125797 A JP63125797 A JP 63125797A JP 12579788 A JP12579788 A JP 12579788A JP H01296694 A JPH01296694 A JP H01296694A
Authority
JP
Japan
Prior art keywords
plating layer
circuit pattern
thin film
layer
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63125797A
Other languages
English (en)
Other versions
JP2554358B2 (ja
Inventor
Yoshiki Matsuzaka
松阪　好樹
Susumu Ushiki
宇敷　進
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP63125797A priority Critical patent/JP2554358B2/ja
Priority to US07/354,221 priority patent/US4959510A/en
Publication of JPH01296694A publication Critical patent/JPH01296694A/ja
Application granted granted Critical
Publication of JP2554358B2 publication Critical patent/JP2554358B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/032—Materials
    • H05K2201/0326—Inorganic, non-metallic conductor, e.g. indium-tin oxide [ITO]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/035—Paste overlayer, i.e. conductive paste or solder paste over conductive layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Non-Insulated Conductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は半導体部品等を実装する配線基板及びその製造
方法に関する。
〈従来の技術〉 従来半導体等を実装する為の配線基板は、第８図に示す
如く、ガラス板ｌｌ上に最下地材として酸化インジウム
錫若しくは酸化錫から成る薄膜層１２を積層し、この上
に導電性の金属メッキ層としてＮｉメッキ層１３を積層
するとともに、更にその上面に同様のメッキ層としてＡ
ｕメッキ層１４を夫々積層し、これにエツチング処理を
施して所望するパターン形状６１．６２に区画されたパ
ターン６を形成していた。しかも各パターン形状６１．
６２に対してＮｉメッキ層１３、更にその上面にＡｕメ
ッキ層１４を積層して夫々電源回路パターン６３．信号
回路パターン６４等を形成するので、これ等各回路パタ
ーンは全て同一の層構成を成すものであった。
〈発明が解決しようとする課題〉 上記構成の配線基板上に、例えば第９図に示す如く実装
部品５として超小型Ｌ　Ｅ　Ｄ　５ａ−・・５ｎを複数
個並列実装する場合、これら超小型Ｌ　Ｅ　Ｄ　５ａ・
・・５ｎにおいて発光量のバラツキを極度に小さくする
には、該ＬＥＤを駆動させる各信号回路パターン６４を
極細にし、且つ流れる電流値のバラツキを最小限に抑え
る必要がある。しかし信号回路パターン６４を極細にす
るにしても、現在の製造技術上及びガラス板１１との密
着強度上からして、金属メッキ厚を０．１乃至１．０　
ｐ−ｍ程度しか付けられず、その為パターンの導体抵抗
が非常に大きくなる。よって電源回路パターン６３にお
いては、電源Ｅからの距離差のある２１点と２２点で電
圧降下による電位差が生じ、２１点近傍のＬ　Ｅ　Ｄ　
５ａと、２２点近傍のＬ　Ｅ　Ｄ　５ｎとには同一値の
電流を供給することができない。
一方この電位差を解消する為に、第１０図に示す如く電
源回路パターン６３上の複数箇所に各ＬＥＤ５ａ・・・
５ｎに対応させたＰ□点乃至Ｐｎ点を設定し、各点にそ
れぞれ電源Ｅ、、Ｅ、・・・Ｅｎを接続して各々同一の
電圧を印加することも考えられる。しかしこれは電源回
路パターン６３の長さに対応させて電源を増設しなけれ
ばならず、配線基板自体が大型化し且つ製造コストを大
幅に高騰させる原因となる。
更に第１１図及びその側面である第１２図に示す如く、
電源回路パターン６３上にのみａ１０ルｍ厚の導電性金
属ペースト層７を供給し、該電源回路パターン６３自体
の導体抵抗値を下げることも考えられたが、第１３図（
ａ）及びその側面図である同図（ｂ）及び同底面図であ
る同図（Ｃ）に各々示す如く、信号回路パターン６４を
形成するＮｉメッキ層１３及びＡｕメッキ層１４の厚さ
にはバラツキか生じていることが有り、よって電源回路
パターン６３と超小型ＬＥＤ等の各実装部品５までの距
離（各信号回路パターン６４の長さ）が同一てあっても
、両層の導体抵抗値が大きくバラツク（±３０％程度）
ことになり、前記同様各実装部品５には同一値の電流を
供給することができない。
以上の如く当該配線基板においては超小型ＬＥＤ等を高
い信頼性の下で駆動させることはできない。
く課題を解決するための手段〉 本発明は上記の課題に鑑み成されたもので、電源回路パ
ターンは、酸化インジウム錫若しくは酸化錫による薄膜
層上に導電性の金属メッキ層を積層し、その導電性の金
属メッキ層の上に金属ペースト層若しくは厚付金属メッ
キ層を積層した層構成をなし、又実装部品を半田付けす
る為の半田バッドは酸化インジウム錫若しくは酸化錫に
よる薄膜層上に導電性の金属メッキ層を積層して形成し
、更に信号回路パターンは酸化インジューム錫若しくは
酸化錫から成る薄膜層のみによって形成したものである
。しかもこれ等配線基板の製造は、先ずガラス板上に酸
化インジウム錫若しくは酸化錫による薄膜層を形成し、
この薄膜層をエツチング処理して所定のパターン形状に
区画し、次いてこの区画されたパターン形状のうち選定
した一部のパターン形状に導電性の金属メッキ層を順次
積層し、更に該メッキ層を積層したパターン形状のうち
所定のパターンとなる部分に金属ペースト層若しくは厚
付金属メッキ層を積層して製造するものである。
〈作用） すなわち電源回路パターンは、酸化インジューム錫若し
くは酸化錫から成る薄膜層とその上に導電性の金属メッ
キ層を積層し、更にその上面に金属ペースト層若しくは
厚付金属メッキ層を積層したもので、全体に低抵抗値の
回路パターンとなる。又半田バッドは上記薄膜層上に導
電性の金属メッキ層を積層したもので、特に導電性の金
属メッキ層上において実装部品との半田付が良好となる
。更に信号回路パターンは、上記薄膜層のみで、導電性
の金属メッキ層や導電性金属ベースト層がない為、バラ
ツキのない安定した抵抗値を有する回路パターンとなる
。
しかもこれ等配線基板の製造方法としては、全ての積層
処理を行った後エツチング処理するものでなく、薄膜層
をエツチング処理して所定のパターン形状に区画し、こ
の区画したパターン形状のうち選定したパターン形状に
対し積層処理を行うので、各回路パターンに必要な積層
構造を個別に形成し得るものとなる。
〈実施例〉 以下図面に基づき本発明の配線基板及び配線基板の製造
方法を詳細に説明する。
第１図は、本発明の配線基板ｌに超小型ＬＥＤ（５ａ・
・・５ｎ）等の実装部品５を実装させた一実施例を示す
平面図である。又第２図は配線基板ｌの側面図、第３図
は第２図におけるＸ部拡大図である。
この配線基板ｌは、ガラス板ｌｌ上に電源回路パターン
２と信号回路パターン３、更に実装部品の半田パッド４
とを形成したものである。
ガラス板ｌｌ上には酸化インジウム錫（ＩＴＱ）若しく
は酸化錫（ｓｎｑｚ　）の薄膜層１２が形成される。そ
して第４図に示す如く、この薄膜層１２にエツチング処
理を施してバターニングを行い所定のパターン形状を形
成する。該所定パターン形状は前記電源回路パターン２
を形成するパターン形状２Ａ、及び信号回路パターン３
を形成するパターン形状３Ａ、更に半田パッド４を形成
するパターン形状４Ａ等、夫々対応する実装部品の機能
、性能に応じて所定の長さ２幅等に区画されるものであ
る。
次いで電源回路パターン２を形成するパターン形状２Ａ
に、導電性の金属メッキとしてＮｉメッキ層１３と更に
その上にＡｕメッキ層１４とを積層する。又半田パッド
４を形成する為のパターン形状４Ａにおいても前記同様
Ｎｉメッキ層１３及びＡｕメッキ層１４を夫々積層する
。
上記薄膜層１２は、Ｎｉメッキ層１３とガラス板１１と
の密着強度を高める為のもの、又Ｎｉメッキ層１３は、
その上面に設けたＡｕメッキ層１４と薄膜層１２どの密
着強度を補う為のものであり、更に最上層のＡｕメッキ
層１４は、良好な半田付は効果を得る為に設けられる。
しかもこれ等Ｎｉメッキ層１３及びＡｕメッキ層１４は
、所謂部分選択メッキ法によって電源回路パターン２及
び半田パッド４のパターン形状２Ａ、４Ａにのみ形成さ
れる。更に電源回路パターン２を形成する為のパターン
形状２Ａにおいては、上記Ａｕメッキ層１４上に導電性
の金属ペースト層１５を成層し、これにより電源回路パ
ターン２における導体抵抗値を減少させる。
−力信号パターン回路３は、実装部品への電流値のバラ
ツキを抑えることがてきれば導体抵抗値が多少高くなっ
ても問題はない。よって上記電源回路パターン２とは異
なり、パターン形状３ＡにはＮｉメッキ層、Ａｕメッキ
層を成層せず、薄膜層１２のみにて形成され、導体抵抗
値のバラツキを最少にしている。
第５図は、更に他の実施例を示す平面図で、第６図はそ
の配線基板１の側面図、及び第７図は第６図におけるＹ
部拡大図である。この配線基板ｌと前記実施例の配線基
板ｌとの異なるところは、前記実施例においては電源回
路パターン２に導電性の金属ペースト層１５を積層した
が、本実施例においては該金属ペースト層１５の代わり
にＡｕ等の厚付金属メッキ層１６を設けるものである。
すなわちＡｕ等の厚付金属メッキ層１６によフて電源回
路パターン２の導体抵抗値は小さくなり、低抵抗値を必
要とするパターン回路として好ましいものとなる。
尚厚付金属メッキ層１６は、無電解メッキ法によってＡ
ｕメッキ層１４の表面にＡｕ等の金属を化学的に還元析
出させることにより厚膜状の金属被膜を形成するもので
ある。
これにより本実施例の配線基板ｌも先の実施例と同様に
電源回路パターン２における導体抵抗値が低減し、又信
号回路パターン３においてはバラツキのない安定した抵
抗値となり、更に半田パッド４においては実装部品を確
実に半田付けすることができる。
〈発明の効果〉 以上の如く本発明の配線基板は、実装部品の機能、性能
に応じた回路パターンを形成する為、そこに実装される
実装部品の電気的信頼性を損うことなく駆動させること
ができる。しかも総てのパターンを同一の層構成とする
ことがないので、配線基板の製造時間も短縮され、且つ
Ａｕ、Ｎｉ等の導電性の金属メッキ材料の使用量を大幅
に低減でき、よってコストの低減にも寄与できる。
【図面の簡単な説明】
第１図は、本発明の配線基板に実装部品を実装した状態
を示す平面図、 第２図は、配線基板の側面図、 第３図は、第２図におけるＸ部拡大図、第４図は、本発
明の積層方法を説明する図、第５図は、他の実施例を示
す平面図、 第６図は、他の配線基板の側面図、 第７図は、第６図におけるＹ部拡大図、第８図は、従来
の積層方法を説明する図、第９図は、従来の配線基板を
示す平面図、第１０図は、他の従来の配線基板を示す図
。 第１１図は、更に他の配線基板に部品を実装した状態を
示す平面図、 第１２図は、従来の他の配線基板を示す側面図、第１３
図（ａ）、（ｂ）、（Ｃ）は、従来の信号回路パターン
を示す一部省略図である。 １・・・配線基板、　　　１１・・・ガラス板。 １２・・・薄膜層、１３・・・Ｎｉメッキ層。 １４・−Ａｕメッキ層、　２・・・電源回路パターン。 ３・・・信号回路パターン、　４・・・半田バッド。 １５・・・導電性金属ペースト層。 １６・・・厚付金属メッキ層、　５・・・実装部品。 第１０図 第１１図 第１２図

Claims (2)

    【特許請求の範囲】
  1. （１）ガラス板上に電源回路パターンと、実装部品の半
    田パッドと、該実装部品の信号回路パターンとを形成し
    たものであって、 前記電源回路パターンは、酸化インジウム錫若しくは酸
    化錫から成る薄膜層上に導電性の金属メッキ層を積層し
    、その導電性の金属メッキ層の上に金属ペースト層若し
    くは厚付金属メッキ層を積層して成り、 前記半田パッドは、酸化インジウム錫若しくは酸化錫か
    ら成る薄膜層上に導電性の金属メッキ層を積層して成る
    とともに、 前記信号回路パターンは、酸化インジウム錫若しくは酸
    化錫から成る薄膜層からのみ成ることを特徴とする配線
    基板。
  2. （２）ガラス板上に酸化インジウム錫若しくは酸化錫に
    よって薄膜層を形成し、該薄膜層をエッチングして所定
    のパターン形状に区画し、次いで該区画されたパターン
    形状のうち選定した一部のパターン形状に導電性の金属
    メッキ層とを積層し、更に該メッキ層を積層したパター
    ン形状のうち所定のパターンとなる部分に金属ペースト
    層若しくは厚付金属メッキ層を積層する配線基板の製造
    方法。
JP63125797A 1988-05-25 1988-05-25 配線基板及び配線基板の製造方法 Expired - Lifetime JP2554358B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP63125797A JP2554358B2 (ja) 1988-05-25 1988-05-25 配線基板及び配線基板の製造方法
US07/354,221 US4959510A (en) 1988-05-25 1989-05-19 Printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63125797A JP2554358B2 (ja) 1988-05-25 1988-05-25 配線基板及び配線基板の製造方法

Publications (2)

Publication Number Publication Date
JPH01296694A true JPH01296694A (ja) 1989-11-30
JP2554358B2 JP2554358B2 (ja) 1996-11-13

Family

ID=14919127

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63125797A Expired - Lifetime JP2554358B2 (ja) 1988-05-25 1988-05-25 配線基板及び配線基板の製造方法

Country Status (2)

Country Link
US (1) US4959510A (ja)
JP (1) JP2554358B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010514152A (ja) * 2006-12-18 2010-04-30 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 透明基板上のｌｅｄの照明装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2606115B2 (ja) * 1993-12-27 1997-04-30 日本電気株式会社 半導体実装基板用素子接合パッド
JPH07235772A (ja) * 1994-02-25 1995-09-05 Fujitsu Ltd 薄膜多層回路基板およびその製造方法
US5933765A (en) * 1996-10-08 1999-08-03 Motorola, Inc. Communication device having a reduced level of hazardous substances
US6077766A (en) * 1999-06-25 2000-06-20 International Business Machines Corporation Variable thickness pads on a substrate surface
DE10019888B4 (de) * 2000-04-20 2011-06-16 Schott Ag Transparente elektronische Bauelementanordnung und Verfahren zu ihrer Herstellung
CN104091648A (zh) * 2014-06-20 2014-10-08 江苏佳成科技股份有限公司 一种高品质音响线的制造设备及其制造成型方法
EP3850920A4 (en) 2018-09-14 2022-05-04 Telefonaktiebolaget Lm Ericsson (Publ) PRINTED CIRCUIT BOARD STRUCTURE AND METHOD AND APPARATUS FOR FORMING THE PRINTED CIRCUIT BOARD STRUCTURE

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55134996A (en) * 1979-04-09 1980-10-21 Nippon Electric Co Method of fabricating printed board
JPS63114081A (ja) * 1986-07-22 1988-05-18 セイコーインスツルメンツ株式会社 配線パタ−ンの構造

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3936930A (en) * 1972-07-10 1976-02-10 Rca Corporation Method of making electrical connections for liquid crystal cells
US3902790A (en) * 1974-01-14 1975-09-02 Hughes Aircraft Co Liquid crystal display pattern
JPS52131160A (en) * 1976-04-26 1977-11-02 Nippon Electric Co Multilayer circuit substrate
GB2006538B (en) * 1977-10-24 1982-03-17 Asahi Chemical Ind Thin-film microcircuit board and method for making the same
WO1986002881A1 (en) * 1984-11-09 1986-05-22 Konishiroku Photo Industry Co., Ltd. Conductive laminate

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55134996A (en) * 1979-04-09 1980-10-21 Nippon Electric Co Method of fabricating printed board
JPS63114081A (ja) * 1986-07-22 1988-05-18 セイコーインスツルメンツ株式会社 配線パタ−ンの構造

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010514152A (ja) * 2006-12-18 2010-04-30 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 透明基板上のｌｅｄの照明装置

Also Published As

Publication number Publication date
US4959510A (en) 1990-09-25
JP2554358B2 (ja) 1996-11-13

Similar Documents

Publication Publication Date Title
JPH05160290A (ja) 回路モジュール
JPH01296694A (ja) 配線基板及び配線基板の製造方法
JPH11233531A (ja) 電子部品の実装構造および実装方法
JP2737712B2 (ja) チップキャリアとその製造方法および素子のマウント方法
US5219607A (en) Method of manufacturing printed circuit board
JP2788656B2 (ja) 集積回路用パッケージの製造方法
JPH02237142A (ja) 半導体搭載用基板の製造方法
JP2545107B2 (ja) 回路基板
JPS63268663A (ja) サーマルヘッド基板および製造方法
JP2616571B2 (ja) 半導体装置の製造方法
JPH0563331A (ja) 印刷回路基板
JP2681205B2 (ja) 膜素子付プリント配線板
JPS582066Y2 (ja) 多層配線板
JPH06342983A (ja) 多層配線基板
JPH0763109B2 (ja) セラミック回路基板の製造方法
JPH11251102A (ja) 抵抗素子およびその製造方法
JPH02292891A (ja) 薄型チップジャンパー線を有する回路基板
JPH0629646A (ja) ハイブリッド集積回路
JPH0997954A (ja) フレキシブルプリント配線板
JPH02283046A (ja) 回路基板
JPH0450820A (ja) 配線接続装置
JPS61147597A (ja) セラミック回路基板の製造方法
JPH03196692A (ja) Ｉｃリード半田付け用のパッド
JPS6235552A (ja) 半導体搭載装置の製造方法
JPH03237795A (ja) 厚膜印刷配線基板