JPH01296694A - 配線基板及び配線基板の製造方法 - Google Patents
配線基板及び配線基板の製造方法Info
- Publication number
- JPH01296694A JPH01296694A JP63125797A JP12579788A JPH01296694A JP H01296694 A JPH01296694 A JP H01296694A JP 63125797 A JP63125797 A JP 63125797A JP 12579788 A JP12579788 A JP 12579788A JP H01296694 A JPH01296694 A JP H01296694A
- Authority
- JP
- Japan
- Prior art keywords
- plating layer
- circuit pattern
- thin film
- layer
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 238000007747 plating Methods 0.000 claims abstract description 58
- 229910052751 metal Inorganic materials 0.000 claims abstract description 39
- 239000002184 metal Substances 0.000 claims abstract description 39
- 239000010409 thin film Substances 0.000 claims abstract description 27
- 229910000679 solder Inorganic materials 0.000 claims abstract description 13
- 239000011521 glass Substances 0.000 claims abstract description 12
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229910001887 tin oxide Inorganic materials 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 9
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 11
- 238000010030 laminating Methods 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 4
- 239000004020 conductor Substances 0.000 abstract description 9
- GRPQBOKWXNIQMF-UHFFFAOYSA-N indium(3+) oxygen(2-) tin(4+) Chemical compound [Sn+4].[O-2].[In+3] GRPQBOKWXNIQMF-UHFFFAOYSA-N 0.000 abstract 2
- 230000002542 deteriorative effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 238000003475 lamination Methods 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
- H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/032—Materials
- H05K2201/0326—Inorganic, non-metallic conductor, e.g. indium-tin oxide [ITO]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/035—Paste overlayer, i.e. conductive paste or solder paste over conductive layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/0723—Electroplating, e.g. finish plating
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Non-Insulated Conductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は半導体部品等を実装する配線基板及びその製造
方法に関する。
方法に関する。
〈従来の技術〉
従来半導体等を実装する為の配線基板は、第8図に示す
如く、ガラス板ll上に最下地材として酸化インジウム
錫若しくは酸化錫から成る薄膜層12を積層し、この上
に導電性の金属メッキ層としてNiメッキ層13を積層
するとともに、更にその上面に同様のメッキ層としてA
uメッキ層14を夫々積層し、これにエツチング処理を
施して所望するパターン形状61.62に区画されたパ
ターン6を形成していた。しかも各パターン形状61.
62に対してNiメッキ層13、更にその上面にAuメ
ッキ層14を積層して夫々電源回路パターン63.信号
回路パターン64等を形成するので、これ等各回路パタ
ーンは全て同一の層構成を成すものであった。
如く、ガラス板ll上に最下地材として酸化インジウム
錫若しくは酸化錫から成る薄膜層12を積層し、この上
に導電性の金属メッキ層としてNiメッキ層13を積層
するとともに、更にその上面に同様のメッキ層としてA
uメッキ層14を夫々積層し、これにエツチング処理を
施して所望するパターン形状61.62に区画されたパ
ターン6を形成していた。しかも各パターン形状61.
62に対してNiメッキ層13、更にその上面にAuメ
ッキ層14を積層して夫々電源回路パターン63.信号
回路パターン64等を形成するので、これ等各回路パタ
ーンは全て同一の層構成を成すものであった。
〈発明が解決しようとする課題〉
上記構成の配線基板上に、例えば第9図に示す如く実装
部品5として超小型L E D 5a−・・5nを複数
個並列実装する場合、これら超小型L E D 5a・
・・5nにおいて発光量のバラツキを極度に小さくする
には、該LEDを駆動させる各信号回路パターン64を
極細にし、且つ流れる電流値のバラツキを最小限に抑え
る必要がある。しかし信号回路パターン64を極細にす
るにしても、現在の製造技術上及びガラス板11との密
着強度上からして、金属メッキ厚を0.1乃至1.0
p−m程度しか付けられず、その為パターンの導体抵抗
が非常に大きくなる。よって電源回路パターン63にお
いては、電源Eからの距離差のある21点と22点で電
圧降下による電位差が生じ、21点近傍のL E D
5aと、22点近傍のL E D 5nとには同一値の
電流を供給することができない。
部品5として超小型L E D 5a−・・5nを複数
個並列実装する場合、これら超小型L E D 5a・
・・5nにおいて発光量のバラツキを極度に小さくする
には、該LEDを駆動させる各信号回路パターン64を
極細にし、且つ流れる電流値のバラツキを最小限に抑え
る必要がある。しかし信号回路パターン64を極細にす
るにしても、現在の製造技術上及びガラス板11との密
着強度上からして、金属メッキ厚を0.1乃至1.0
p−m程度しか付けられず、その為パターンの導体抵抗
が非常に大きくなる。よって電源回路パターン63にお
いては、電源Eからの距離差のある21点と22点で電
圧降下による電位差が生じ、21点近傍のL E D
5aと、22点近傍のL E D 5nとには同一値の
電流を供給することができない。
一方この電位差を解消する為に、第10図に示す如く電
源回路パターン63上の複数箇所に各LED5a・・・
5nに対応させたP□点乃至Pn点を設定し、各点にそ
れぞれ電源E、、E、・・・Enを接続して各々同一の
電圧を印加することも考えられる。しかしこれは電源回
路パターン63の長さに対応させて電源を増設しなけれ
ばならず、配線基板自体が大型化し且つ製造コストを大
幅に高騰させる原因となる。
源回路パターン63上の複数箇所に各LED5a・・・
5nに対応させたP□点乃至Pn点を設定し、各点にそ
れぞれ電源E、、E、・・・Enを接続して各々同一の
電圧を印加することも考えられる。しかしこれは電源回
路パターン63の長さに対応させて電源を増設しなけれ
ばならず、配線基板自体が大型化し且つ製造コストを大
幅に高騰させる原因となる。
更に第11図及びその側面である第12図に示す如く、
電源回路パターン63上にのみa10ルm厚の導電性金
属ペースト層7を供給し、該電源回路パターン63自体
の導体抵抗値を下げることも考えられたが、第13図(
a)及びその側面図である同図(b)及び同底面図であ
る同図(C)に各々示す如く、信号回路パターン64を
形成するNiメッキ層13及びAuメッキ層14の厚さ
にはバラツキか生じていることが有り、よって電源回路
パターン63と超小型LED等の各実装部品5までの距
離(各信号回路パターン64の長さ)が同一てあっても
、両層の導体抵抗値が大きくバラツク(±30%程度)
ことになり、前記同様各実装部品5には同一値の電流を
供給することができない。
電源回路パターン63上にのみa10ルm厚の導電性金
属ペースト層7を供給し、該電源回路パターン63自体
の導体抵抗値を下げることも考えられたが、第13図(
a)及びその側面図である同図(b)及び同底面図であ
る同図(C)に各々示す如く、信号回路パターン64を
形成するNiメッキ層13及びAuメッキ層14の厚さ
にはバラツキか生じていることが有り、よって電源回路
パターン63と超小型LED等の各実装部品5までの距
離(各信号回路パターン64の長さ)が同一てあっても
、両層の導体抵抗値が大きくバラツク(±30%程度)
ことになり、前記同様各実装部品5には同一値の電流を
供給することができない。
以上の如く当該配線基板においては超小型LED等を高
い信頼性の下で駆動させることはできない。
い信頼性の下で駆動させることはできない。
く課題を解決するための手段〉
本発明は上記の課題に鑑み成されたもので、電源回路パ
ターンは、酸化インジウム錫若しくは酸化錫による薄膜
層上に導電性の金属メッキ層を積層し、その導電性の金
属メッキ層の上に金属ペースト層若しくは厚付金属メッ
キ層を積層した層構成をなし、又実装部品を半田付けす
る為の半田バッドは酸化インジウム錫若しくは酸化錫に
よる薄膜層上に導電性の金属メッキ層を積層して形成し
、更に信号回路パターンは酸化インジューム錫若しくは
酸化錫から成る薄膜層のみによって形成したものである
。しかもこれ等配線基板の製造は、先ずガラス板上に酸
化インジウム錫若しくは酸化錫による薄膜層を形成し、
この薄膜層をエツチング処理して所定のパターン形状に
区画し、次いてこの区画されたパターン形状のうち選定
した一部のパターン形状に導電性の金属メッキ層を順次
積層し、更に該メッキ層を積層したパターン形状のうち
所定のパターンとなる部分に金属ペースト層若しくは厚
付金属メッキ層を積層して製造するものである。
ターンは、酸化インジウム錫若しくは酸化錫による薄膜
層上に導電性の金属メッキ層を積層し、その導電性の金
属メッキ層の上に金属ペースト層若しくは厚付金属メッ
キ層を積層した層構成をなし、又実装部品を半田付けす
る為の半田バッドは酸化インジウム錫若しくは酸化錫に
よる薄膜層上に導電性の金属メッキ層を積層して形成し
、更に信号回路パターンは酸化インジューム錫若しくは
酸化錫から成る薄膜層のみによって形成したものである
。しかもこれ等配線基板の製造は、先ずガラス板上に酸
化インジウム錫若しくは酸化錫による薄膜層を形成し、
この薄膜層をエツチング処理して所定のパターン形状に
区画し、次いてこの区画されたパターン形状のうち選定
した一部のパターン形状に導電性の金属メッキ層を順次
積層し、更に該メッキ層を積層したパターン形状のうち
所定のパターンとなる部分に金属ペースト層若しくは厚
付金属メッキ層を積層して製造するものである。
〈作用)
すなわち電源回路パターンは、酸化インジューム錫若し
くは酸化錫から成る薄膜層とその上に導電性の金属メッ
キ層を積層し、更にその上面に金属ペースト層若しくは
厚付金属メッキ層を積層したもので、全体に低抵抗値の
回路パターンとなる。又半田バッドは上記薄膜層上に導
電性の金属メッキ層を積層したもので、特に導電性の金
属メッキ層上において実装部品との半田付が良好となる
。更に信号回路パターンは、上記薄膜層のみで、導電性
の金属メッキ層や導電性金属ベースト層がない為、バラ
ツキのない安定した抵抗値を有する回路パターンとなる
。
くは酸化錫から成る薄膜層とその上に導電性の金属メッ
キ層を積層し、更にその上面に金属ペースト層若しくは
厚付金属メッキ層を積層したもので、全体に低抵抗値の
回路パターンとなる。又半田バッドは上記薄膜層上に導
電性の金属メッキ層を積層したもので、特に導電性の金
属メッキ層上において実装部品との半田付が良好となる
。更に信号回路パターンは、上記薄膜層のみで、導電性
の金属メッキ層や導電性金属ベースト層がない為、バラ
ツキのない安定した抵抗値を有する回路パターンとなる
。
しかもこれ等配線基板の製造方法としては、全ての積層
処理を行った後エツチング処理するものでなく、薄膜層
をエツチング処理して所定のパターン形状に区画し、こ
の区画したパターン形状のうち選定したパターン形状に
対し積層処理を行うので、各回路パターンに必要な積層
構造を個別に形成し得るものとなる。
処理を行った後エツチング処理するものでなく、薄膜層
をエツチング処理して所定のパターン形状に区画し、こ
の区画したパターン形状のうち選定したパターン形状に
対し積層処理を行うので、各回路パターンに必要な積層
構造を個別に形成し得るものとなる。
〈実施例〉
以下図面に基づき本発明の配線基板及び配線基板の製造
方法を詳細に説明する。
方法を詳細に説明する。
第1図は、本発明の配線基板lに超小型LED(5a・
・・5n)等の実装部品5を実装させた一実施例を示す
平面図である。又第2図は配線基板lの側面図、第3図
は第2図におけるX部拡大図である。
・・5n)等の実装部品5を実装させた一実施例を示す
平面図である。又第2図は配線基板lの側面図、第3図
は第2図におけるX部拡大図である。
この配線基板lは、ガラス板ll上に電源回路パターン
2と信号回路パターン3、更に実装部品の半田パッド4
とを形成したものである。
2と信号回路パターン3、更に実装部品の半田パッド4
とを形成したものである。
ガラス板ll上には酸化インジウム錫(ITQ)若しく
は酸化錫(snqz )の薄膜層12が形成される。そ
して第4図に示す如く、この薄膜層12にエツチング処
理を施してバターニングを行い所定のパターン形状を形
成する。該所定パターン形状は前記電源回路パターン2
を形成するパターン形状2A、及び信号回路パターン3
を形成するパターン形状3A、更に半田パッド4を形成
するパターン形状4A等、夫々対応する実装部品の機能
、性能に応じて所定の長さ2幅等に区画されるものであ
る。
は酸化錫(snqz )の薄膜層12が形成される。そ
して第4図に示す如く、この薄膜層12にエツチング処
理を施してバターニングを行い所定のパターン形状を形
成する。該所定パターン形状は前記電源回路パターン2
を形成するパターン形状2A、及び信号回路パターン3
を形成するパターン形状3A、更に半田パッド4を形成
するパターン形状4A等、夫々対応する実装部品の機能
、性能に応じて所定の長さ2幅等に区画されるものであ
る。
次いで電源回路パターン2を形成するパターン形状2A
に、導電性の金属メッキとしてNiメッキ層13と更に
その上にAuメッキ層14とを積層する。又半田パッド
4を形成する為のパターン形状4Aにおいても前記同様
Niメッキ層13及びAuメッキ層14を夫々積層する
。
に、導電性の金属メッキとしてNiメッキ層13と更に
その上にAuメッキ層14とを積層する。又半田パッド
4を形成する為のパターン形状4Aにおいても前記同様
Niメッキ層13及びAuメッキ層14を夫々積層する
。
上記薄膜層12は、Niメッキ層13とガラス板11と
の密着強度を高める為のもの、又Niメッキ層13は、
その上面に設けたAuメッキ層14と薄膜層12どの密
着強度を補う為のものであり、更に最上層のAuメッキ
層14は、良好な半田付は効果を得る為に設けられる。
の密着強度を高める為のもの、又Niメッキ層13は、
その上面に設けたAuメッキ層14と薄膜層12どの密
着強度を補う為のものであり、更に最上層のAuメッキ
層14は、良好な半田付は効果を得る為に設けられる。
しかもこれ等Niメッキ層13及びAuメッキ層14は
、所謂部分選択メッキ法によって電源回路パターン2及
び半田パッド4のパターン形状2A、4Aにのみ形成さ
れる。更に電源回路パターン2を形成する為のパターン
形状2Aにおいては、上記Auメッキ層14上に導電性
の金属ペースト層15を成層し、これにより電源回路パ
ターン2における導体抵抗値を減少させる。
、所謂部分選択メッキ法によって電源回路パターン2及
び半田パッド4のパターン形状2A、4Aにのみ形成さ
れる。更に電源回路パターン2を形成する為のパターン
形状2Aにおいては、上記Auメッキ層14上に導電性
の金属ペースト層15を成層し、これにより電源回路パ
ターン2における導体抵抗値を減少させる。
−力信号パターン回路3は、実装部品への電流値のバラ
ツキを抑えることがてきれば導体抵抗値が多少高くなっ
ても問題はない。よって上記電源回路パターン2とは異
なり、パターン形状3AにはNiメッキ層、Auメッキ
層を成層せず、薄膜層12のみにて形成され、導体抵抗
値のバラツキを最少にしている。
ツキを抑えることがてきれば導体抵抗値が多少高くなっ
ても問題はない。よって上記電源回路パターン2とは異
なり、パターン形状3AにはNiメッキ層、Auメッキ
層を成層せず、薄膜層12のみにて形成され、導体抵抗
値のバラツキを最少にしている。
第5図は、更に他の実施例を示す平面図で、第6図はそ
の配線基板1の側面図、及び第7図は第6図におけるY
部拡大図である。この配線基板lと前記実施例の配線基
板lとの異なるところは、前記実施例においては電源回
路パターン2に導電性の金属ペースト層15を積層した
が、本実施例においては該金属ペースト層15の代わり
にAu等の厚付金属メッキ層16を設けるものである。
の配線基板1の側面図、及び第7図は第6図におけるY
部拡大図である。この配線基板lと前記実施例の配線基
板lとの異なるところは、前記実施例においては電源回
路パターン2に導電性の金属ペースト層15を積層した
が、本実施例においては該金属ペースト層15の代わり
にAu等の厚付金属メッキ層16を設けるものである。
すなわちAu等の厚付金属メッキ層16によフて電源回
路パターン2の導体抵抗値は小さくなり、低抵抗値を必
要とするパターン回路として好ましいものとなる。
路パターン2の導体抵抗値は小さくなり、低抵抗値を必
要とするパターン回路として好ましいものとなる。
尚厚付金属メッキ層16は、無電解メッキ法によってA
uメッキ層14の表面にAu等の金属を化学的に還元析
出させることにより厚膜状の金属被膜を形成するもので
ある。
uメッキ層14の表面にAu等の金属を化学的に還元析
出させることにより厚膜状の金属被膜を形成するもので
ある。
これにより本実施例の配線基板lも先の実施例と同様に
電源回路パターン2における導体抵抗値が低減し、又信
号回路パターン3においてはバラツキのない安定した抵
抗値となり、更に半田パッド4においては実装部品を確
実に半田付けすることができる。
電源回路パターン2における導体抵抗値が低減し、又信
号回路パターン3においてはバラツキのない安定した抵
抗値となり、更に半田パッド4においては実装部品を確
実に半田付けすることができる。
〈発明の効果〉
以上の如く本発明の配線基板は、実装部品の機能、性能
に応じた回路パターンを形成する為、そこに実装される
実装部品の電気的信頼性を損うことなく駆動させること
ができる。しかも総てのパターンを同一の層構成とする
ことがないので、配線基板の製造時間も短縮され、且つ
Au、Ni等の導電性の金属メッキ材料の使用量を大幅
に低減でき、よってコストの低減にも寄与できる。
に応じた回路パターンを形成する為、そこに実装される
実装部品の電気的信頼性を損うことなく駆動させること
ができる。しかも総てのパターンを同一の層構成とする
ことがないので、配線基板の製造時間も短縮され、且つ
Au、Ni等の導電性の金属メッキ材料の使用量を大幅
に低減でき、よってコストの低減にも寄与できる。
第1図は、本発明の配線基板に実装部品を実装した状態
を示す平面図、 第2図は、配線基板の側面図、 第3図は、第2図におけるX部拡大図、第4図は、本発
明の積層方法を説明する図、第5図は、他の実施例を示
す平面図、 第6図は、他の配線基板の側面図、 第7図は、第6図におけるY部拡大図、第8図は、従来
の積層方法を説明する図、第9図は、従来の配線基板を
示す平面図、第10図は、他の従来の配線基板を示す図
。 第11図は、更に他の配線基板に部品を実装した状態を
示す平面図、 第12図は、従来の他の配線基板を示す側面図、第13
図(a)、(b)、(C)は、従来の信号回路パターン
を示す一部省略図である。 1・・・配線基板、 11・・・ガラス板。 12・・・薄膜層、13・・・Niメッキ層。 14・−Auメッキ層、 2・・・電源回路パターン。 3・・・信号回路パターン、 4・・・半田バッド。 15・・・導電性金属ペースト層。 16・・・厚付金属メッキ層、 5・・・実装部品。 第10図 第11図 第12図
を示す平面図、 第2図は、配線基板の側面図、 第3図は、第2図におけるX部拡大図、第4図は、本発
明の積層方法を説明する図、第5図は、他の実施例を示
す平面図、 第6図は、他の配線基板の側面図、 第7図は、第6図におけるY部拡大図、第8図は、従来
の積層方法を説明する図、第9図は、従来の配線基板を
示す平面図、第10図は、他の従来の配線基板を示す図
。 第11図は、更に他の配線基板に部品を実装した状態を
示す平面図、 第12図は、従来の他の配線基板を示す側面図、第13
図(a)、(b)、(C)は、従来の信号回路パターン
を示す一部省略図である。 1・・・配線基板、 11・・・ガラス板。 12・・・薄膜層、13・・・Niメッキ層。 14・−Auメッキ層、 2・・・電源回路パターン。 3・・・信号回路パターン、 4・・・半田バッド。 15・・・導電性金属ペースト層。 16・・・厚付金属メッキ層、 5・・・実装部品。 第10図 第11図 第12図
Claims (2)
- (1)ガラス板上に電源回路パターンと、実装部品の半
田パッドと、該実装部品の信号回路パターンとを形成し
たものであって、 前記電源回路パターンは、酸化インジウム錫若しくは酸
化錫から成る薄膜層上に導電性の金属メッキ層を積層し
、その導電性の金属メッキ層の上に金属ペースト層若し
くは厚付金属メッキ層を積層して成り、 前記半田パッドは、酸化インジウム錫若しくは酸化錫か
ら成る薄膜層上に導電性の金属メッキ層を積層して成る
とともに、 前記信号回路パターンは、酸化インジウム錫若しくは酸
化錫から成る薄膜層からのみ成ることを特徴とする配線
基板。 - (2)ガラス板上に酸化インジウム錫若しくは酸化錫に
よって薄膜層を形成し、該薄膜層をエッチングして所定
のパターン形状に区画し、次いで該区画されたパターン
形状のうち選定した一部のパターン形状に導電性の金属
メッキ層とを積層し、更に該メッキ層を積層したパター
ン形状のうち所定のパターンとなる部分に金属ペースト
層若しくは厚付金属メッキ層を積層する配線基板の製造
方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63125797A JP2554358B2 (ja) | 1988-05-25 | 1988-05-25 | 配線基板及び配線基板の製造方法 |
US07/354,221 US4959510A (en) | 1988-05-25 | 1989-05-19 | Printed circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63125797A JP2554358B2 (ja) | 1988-05-25 | 1988-05-25 | 配線基板及び配線基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01296694A true JPH01296694A (ja) | 1989-11-30 |
JP2554358B2 JP2554358B2 (ja) | 1996-11-13 |
Family
ID=14919127
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63125797A Expired - Lifetime JP2554358B2 (ja) | 1988-05-25 | 1988-05-25 | 配線基板及び配線基板の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US4959510A (ja) |
JP (1) | JP2554358B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010514152A (ja) * | 2006-12-18 | 2010-04-30 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 透明基板上のledの照明装置 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2606115B2 (ja) * | 1993-12-27 | 1997-04-30 | 日本電気株式会社 | 半導体実装基板用素子接合パッド |
JPH07235772A (ja) * | 1994-02-25 | 1995-09-05 | Fujitsu Ltd | 薄膜多層回路基板およびその製造方法 |
US5933765A (en) * | 1996-10-08 | 1999-08-03 | Motorola, Inc. | Communication device having a reduced level of hazardous substances |
US6077766A (en) * | 1999-06-25 | 2000-06-20 | International Business Machines Corporation | Variable thickness pads on a substrate surface |
DE10019888B4 (de) * | 2000-04-20 | 2011-06-16 | Schott Ag | Transparente elektronische Bauelementanordnung und Verfahren zu ihrer Herstellung |
CN104091648A (zh) * | 2014-06-20 | 2014-10-08 | 江苏佳成科技股份有限公司 | 一种高品质音响线的制造设备及其制造成型方法 |
EP3850920A4 (en) | 2018-09-14 | 2022-05-04 | Telefonaktiebolaget Lm Ericsson (Publ) | PRINTED CIRCUIT BOARD STRUCTURE AND METHOD AND APPARATUS FOR FORMING THE PRINTED CIRCUIT BOARD STRUCTURE |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55134996A (en) * | 1979-04-09 | 1980-10-21 | Nippon Electric Co | Method of fabricating printed board |
JPS63114081A (ja) * | 1986-07-22 | 1988-05-18 | セイコーインスツルメンツ株式会社 | 配線パタ−ンの構造 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3936930A (en) * | 1972-07-10 | 1976-02-10 | Rca Corporation | Method of making electrical connections for liquid crystal cells |
US3902790A (en) * | 1974-01-14 | 1975-09-02 | Hughes Aircraft Co | Liquid crystal display pattern |
JPS52131160A (en) * | 1976-04-26 | 1977-11-02 | Nippon Electric Co | Multilayer circuit substrate |
GB2006538B (en) * | 1977-10-24 | 1982-03-17 | Asahi Chemical Ind | Thin-film microcircuit board and method for making the same |
WO1986002881A1 (en) * | 1984-11-09 | 1986-05-22 | Konishiroku Photo Industry Co., Ltd. | Conductive laminate |
-
1988
- 1988-05-25 JP JP63125797A patent/JP2554358B2/ja not_active Expired - Lifetime
-
1989
- 1989-05-19 US US07/354,221 patent/US4959510A/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55134996A (en) * | 1979-04-09 | 1980-10-21 | Nippon Electric Co | Method of fabricating printed board |
JPS63114081A (ja) * | 1986-07-22 | 1988-05-18 | セイコーインスツルメンツ株式会社 | 配線パタ−ンの構造 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010514152A (ja) * | 2006-12-18 | 2010-04-30 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 透明基板上のledの照明装置 |
Also Published As
Publication number | Publication date |
---|---|
US4959510A (en) | 1990-09-25 |
JP2554358B2 (ja) | 1996-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH05160290A (ja) | 回路モジュール | |
JPH01296694A (ja) | 配線基板及び配線基板の製造方法 | |
JPH11233531A (ja) | 電子部品の実装構造および実装方法 | |
JP2737712B2 (ja) | チップキャリアとその製造方法および素子のマウント方法 | |
US5219607A (en) | Method of manufacturing printed circuit board | |
JP2788656B2 (ja) | 集積回路用パッケージの製造方法 | |
JPH02237142A (ja) | 半導体搭載用基板の製造方法 | |
JP2545107B2 (ja) | 回路基板 | |
JPS63268663A (ja) | サーマルヘッド基板および製造方法 | |
JP2616571B2 (ja) | 半導体装置の製造方法 | |
JPH0563331A (ja) | 印刷回路基板 | |
JP2681205B2 (ja) | 膜素子付プリント配線板 | |
JPS582066Y2 (ja) | 多層配線板 | |
JPH06342983A (ja) | 多層配線基板 | |
JPH0763109B2 (ja) | セラミック回路基板の製造方法 | |
JPH11251102A (ja) | 抵抗素子およびその製造方法 | |
JPH02292891A (ja) | 薄型チップジャンパー線を有する回路基板 | |
JPH0629646A (ja) | ハイブリッド集積回路 | |
JPH0997954A (ja) | フレキシブルプリント配線板 | |
JPH02283046A (ja) | 回路基板 | |
JPH0450820A (ja) | 配線接続装置 | |
JPS61147597A (ja) | セラミック回路基板の製造方法 | |
JPH03196692A (ja) | Icリード半田付け用のパッド | |
JPS6235552A (ja) | 半導体搭載装置の製造方法 | |
JPH03237795A (ja) | 厚膜印刷配線基板 |