JPH01295416A

JPH01295416A - プラズマドーピング方法

Info

Publication number: JPH01295416A
Application number: JP63130621A
Authority: JP
Inventors: Bunji Mizuno; 文二水野; Ichiro Nakayama; 一郎中山; Masabumi Kubota; 正文久保田; Masuo Tanno; 丹野　益男
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1987-05-28
Filing date: 1988-05-27
Publication date: 1989-11-29
Anticipated expiration: 2010-06-21
Also published as: JPH0758695B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は不純物のドーピング方法に関し、特に試料表面
にプラズマを照射する事によりその試料内に不純物をド
ープするプラズマドーピング方法に関するものであり、
更に、ＬＳＩ製造工程に於いては、レジストをマスクと
して不純物をドープする事のできるプラズマドーピング
方法に関する。

従来の技術シリコン集積回路製造工程においては、ホウ素等のアク
セプタ不純物や、ヒ素、リン等のドナー不純物ドープす
る工程がくり返し必要となる。

その際、不純物をイオン化し、数１０ＫＶから数ＭＶま
で加速してイオン打込みすることが一般的であるが、Ｍ
ＯＳ）ランジスタのゲートに用いる多結晶シリコン等へ
のドーピングにはリンガラスやヒ素ガラス、ホウ素ガラ
スからの拡散が通常用いられている。これは多結晶シリ
コンへのドープ量が極めて多いため、イオン打込み法で
はスルーブツトが悪く、コストが高（なりすぎるためで
ある。リンガラス等を用いる方法では、■ガラスの堆積
、■熱処理、■ガラスの除法、という３ステツプを必要
とし、しかもシリコン基板全面にリンガラスを堆積する
ことになるため、局所領域のみにドープすることは難し
い。一方、ＣＭＯ３ＬＳＩのゲート材料として従来から
ｎ＋多結晶シリコンが用いられてきたが、チャネル長の
縮小にともない、チャネルしきい値制御の面からｎチャ
ネル側にはｎ＋多結晶シリコンを、ｐチャネル側にはｐ
＋多結晶シリコンを使用する必要性が高まってきた。

ｎ型及びｐ型シリコンゲートを１チツプ上に造り込む為
には、従来技術ではイオン注入技術を用いなければなら
ない。第８図Ａは例えばＰ型ポリシリコンゲートを形成
する場合の説明図である。

シリコン基板２上のゲート酸化膜４上に形成したポリシ
リコン膜６上に、ホウ素イオンを数１０にｅＶ程度のエ
ネルギーで矢印Ｘのごとくイオン注入するＰ型頭域のみ
に注入する為、レジスト７ａにより選択的に開口されて
いる。８は周辺酸化膜であるＮ型ポリシリコンゲートを
作成するには、ポリシリコン膜６にリンやヒ素イオンを
イオン注入する。

この方法はゲート酸化膜が厚く、また、ポリシリコン膜
が厚い場合には有効な手法であるが、高密度化、高性能
化のためにトランジスタの寸法が縮小され、ゲート酸化
膜が薄くなり、またポリシリコンが薄くなると使用でき
なくなる。つまり第７Ａ図でゲート酸化膜４の下部に、
空き抜けて注入されて層９が形成される。第９図はゲー
ト酸化膜１３μｍ、その上のポリシリコン膜６３の膜厚
０．１μｍの場合に、加速エネルギー１０ＫｅＶで１Ｘ
ＩＱ１ｅ／ｃｄのホウ素をイオン注入した場合のホウ素
の表面からの濃度分布を示した図（シミュレーション）
である。１０ＫｅＶという通常のイオン注入法では、最
も低エネルギーであるにもかかわらず、ゲート酸化膜４
をつき抜けてシリコン基板にまでホウ素が侵入している
ことがわかる。

この様な、シリコン基板へのホウ素の突き抜けは、ＭＯ
Ｓ）ランジスタのしきい値電圧を変化させるため、許容
できないものである。又等８図Ｂにある様に、一般にソ
ース・ドレイン電極領域１０の形成にはＰ型頭域とｎ型
領域とレジスト７ｂで分離して夫々局所的に高濃度の不
純物をドープする事が必要である為、高価なイオン注入
機を使用させるを得ない。しかし、ソースψドレイン電
極も、トランジスタ寸法の縮小に伴って接合深さＸ、の
浅いものが要求される。先に示した様に、特にＰチャネ
ルＭＯ３では比較的軽量のポロンイオンを用いる為現状
のイオン注入機で最も低いエネルギーである１　０Ｋｅ
Ｖで注入しても先に示した第８図の様に接合深さは０．
３μｍにも達する。この問題を解決する為にＢＦ２官オ
ンの様な分子イオンが用いられているが、ふっ素不純物
はシリコンと酸化膜及び金属シリサイド膜等との“界面
”に於いて欠陥を形成する等の問題がある。このため、
安価にしかも局所的にドーピングする手法が必要となっ
てきた。

この様なニーズに対処できる方法として、プラズマドー
プ装置がある（例えば月刊セミコンダクターワールド、
Ｐ、１５８，１９８６．２号）。

従来のプラズマドープ装置の第１例について第１０図を
用いて説明する。接地された真空チェンバー１４内は、
ガス導入口１６を通してドープする不純物を含むガス、
例えばジボラン（８２Ｈ，）やアルシン（ＡｓＨｌ）等
が導入されるとともに排気口１８から真空排気装置（図
示せず）により排気され、Ｉ　Ｔｏｒｒから数Ｔｏｒｒ
に保たれる。チェンバー１４内に設置された金属製試料
台、２０はＤＣ電源２２に接続され、また試料台２０上
にはシリコン基板ウェハ２Ａが置かれる。ＤＣ電源２２
に数１００ｖの直流電圧を印加するとチェンバー１４中
のガスはグロー放電によりプラズマ化し、ドープしたい
不純物イオン等は陰極となる試料台２０．ウェハ２Ａの
周囲にできるイオンシース２６内電界により加速されウ
ェハ２Ａにドープされる。一般にはウェハ２Ａはプラズ
マに直接さらされるため２００℃から３００℃になるが
、ＤＣもしくはＲ下放電領域の真空度（１０Ｔｏｒｒ以
下）では基板がたとえば２００℃程度位温だと、ドープ
したい不純物の薄膜が堆積される為、更に積極的に試料
台４内のヒーター２８で基板を加熱している。

この様な装置は、シリコン集積回路製造工程においては
、コンタクト孔形成工程の後にアルミニウム電極とシリ
コン拡散層とのコンタクト抵抗を低減するために、コン
タクト孔から不純物を高濃度にドープする際に一部適用
されている。

ここでコンタクト孔へのドーピングについて第１１図を
用いて説明する。これは、ＭＯＳトランジスタのソース
・ドレイン電極にアルミニュームを接合した例である。

シリコン基板２の表面を周辺酸化物８で分離し、ゲート
酸化膜４．ゲート電極６を形成してから、ソースドレイ
ン電極１０形成の為にイオンビームを照射する（Ａ）。

９００℃程度で熱処理した後、絶縁膜５を形成し、接合
部１７を開口し、アルミニューム配線９を設ける。

第１２図は接合部の不純物の深さ分布を示す。二次イオ
ン質量分析特性図である。表面から２００ｎｍまで次第
に減少し、更に所謂接合部で急激に濃度が低下している
。この様に、非常に高濃度に不純物導入を行った後電気
的に活性化し、アルミニューム９との間にオーミック特
性の金属・半導体接触部を形成する。

ところで、コンタクト抵抗は低い方が望ましい。

例えばＡｓイオンを８０ＫｅＶで４Ｘ１０ｃ＋＊　　注
入し、９００℃での熱処理を７０分経験させると、２％
５ｉ−Ａ１合金との１μｍ角開口部でのコンタクト抵抗
は１００Ω弱となる。この値を小さ（する為には、Ａｓ
の表面濃度を高める必要がある。その為には、注入ドー
ズ量を増やして全体的に濃度を上昇させるか、注入エネ
ルギーを低（して高濃度の部分を表面に近づける等の工
夫をしている。例えばドーズを増やし８　Ｘ　１０　”
ｃｌｌ−２注入するとコンタクト抵抗は約１１５になり
又エネルギーを下げて４０ＫｅＶにすると、約１／３に
なる。

ところが、イオン注入機の特性として、ドーズ量を増や
す為にはそれに比例して時間が増大するし、又エネルギ
ー低（してゆくと指数関数的にイオン電流が低下し、従
って所要時間は急増する。

どちらもスルーブツトを大きく低下させる。又、ドーズ
を増やせば接合深さが深（なり、デバイススケールの縮
小化に反するし、エネルギーを下げればシート抵抗が増
大するという問題もある。そこで、先程述べたプラズマ
ドープ方法の、特長を生かして、コンタクト孔部分の表
面Ｓｉ層に極めて高濃度の不純物ドープを行うものであ
る。

尚、プラズマドープ方法の第２例として真空度が７．５
　Ｘ　１０−３Ｔｏｒｒから７．５Ｘ１０　３Ｔｏｒｒ
の範囲では基板の板面に沿う方向の磁界をかけ、高真空
ながら高密度のプラズマを発生させる方法がある（特開
昭６１−２６２１９号公報）。

又、通常レジストをマスクとしてイオン注入した後のレ
ジスト除法工程は、別途レジストエツチング装置を用い
て行う。

発明が解決しようとする課題従来のプラズマ装置の第１例では、同一通電性の拡散層
に設けたコンタクト孔の様な酸化膜等の高温に耐える材
料をマスクとして不純物ドープする際には安価で局所的
にドープできるために有効であるが、フォトレジストを
マスクとして用いなければならない場合ウェハ温度が高
くなりすぎるため不適当であった。例えばＣＭＯ８ＬＳ
Ｉの高性能化のためゲート材料としてｐ＋多結晶シリコ
ンとｎ＋多結晶シリコンの両方を使用する場合工程数を
できる限り少なくするためにレジストドープしたい領域
のみを開口してノンドープ多結晶シリコンにそれぞれｐ
型不純物、ｎ型不純物を１０”／ｃｄ以上の高濃度に導
入するが、従来のプラズマドープ装置ではフォトレジス
トの耐熱限界（約２００℃）を超えてしまうため、高価
なイオン打込装置を長時間使用せざるを得なかった。

又、コンタクト孔へのドープも同様で、Ｎ中領域でｐ＋
領領域分離する場合には、レジストの耐熱限界を越えて
します。

又、第２の例（特開昭６１−２６２１９号公報）の方法
でも、基板の最近例が最も高密度のプラズマに曝される
為、基板温度は極短時間の内に上昇し、レジストの耐熱
限界を越えてしまう。この短時間の内にドープする事も
可能だが、ドーブされる不純物の濃度をコントロールす
る事は困難である、つまり放電の立ち上がりは不安定な
場合があるので、充分な時間をかけた方が濃度コントロ
ールは再現性が高くなる。又、プラズマ密度が非常に高
濃度なので適当に濃度の低いドープ層を形成しようとす
るとドープ時間を例えば１秒以内にいう様に極端な短時
間にせざるを得ない。この対応策として、導入ガス（例
えばＢ　２　Ｈｅ　＊　Ｐ　Ｈ３Ａ　ｓ　Ｈ２）をベー
スガス（Ｈｅ、８２等）によって希釈し、充分な時間を
かけてドープする事が必要であるから結局レジストの耐
熱限界以下に温度を保って、再現性よ（濃度制御された
ドーピングを行う事は困難である。又、この方法に関す
る説明の中には、レジストをマスクとして用いる工程に
関しては一切触れられていない。

尚、現状レジストマスクでのドーピングにはイオン注入
法を用いるが、ドープ後のレジスト後のレジスト除法に
は別途レジストエツチング装置が必要で、装置台数、工
程数を増大させている。

課題を解決するための手段本発明はこの様な従来の問題点を解決することのできる
プラズマドーピング方法を提供する事を目的としている
。本発明はプラズマドープ時に、チェンバー内の真空度
を５　Ｘ　１０　　Ｔｏｒｒ以上。

特に５　Ｘ　１０　　Ｔｏｒｒにする事によってレジス
トの受けるダメージを減少させた方法であり、高真空度
でドープする事により、基板冷却下でのプラズマドーピ
ングを可能にし、レジストを耐熱限界温度以下に保つ事
を可能にした方法である。

又、電子サイクロトロン共鳴る条件及び高周波放電を併
用する事によって、基板上のプラズマ密室を適当に保ち
レジストの受けるダメージを減少させた方法である。更
に、レジストをマスクとして使用できるので、基板極表
面に高濃度層を作り得るプラズマドープの特徴を生かし
て、同一基板上に異なる導電性の拡散層を形成できる方
法である。又、レジスト除去工程をドーピング装置で行
う様にした方法である。

作　　　用本発明はプラズマドープ時に、真空チェンバー内の真空
度を５　Ｘ　１０−”Ｔｏｒｒ以上特に、５　Ｘ　１０
’−３Ｔｏｒｒ以上にする事によってプラズマの密度を
充分低くする事により、ウェハー表面温度の上昇を防ぎ
、レジストの受けるダメージを大幅に減少させる事がで
きレジストを残したままドーピングが可能となる。又、
高真空度でドーピングする為、基板を水冷する事が可能
で、試料温度をレジストの変質温度以下に保ちつつ高温
度の不純物ドープを短時間で可能としたプラズマドーピ
ング方法ある。更に、プラズマ中のイオンが低エネルギ
ーである為に、０．数μｍの厚さの薄膜内に不純物をド
ープでき、かつ基板に於いては浅い接合を形成できる方
法である。又、上述の様にレジストをマスクとして用い
る事が可能なため局所的に浅いプロファイルで不純物を
ドープできる簡単で安価な方法である。

又、コンタクト孔に関しては、プラズマ中に置かれた基
板の表面には極めて短時間にプラズマ中の成分が導入さ
れるため、適当なガスを選べば所望の不純物を導入する
事が出来る。不純物のプロファイルは表面の濃度が最も
高く、内部に向かってほぼ指数関数的に低化するプロフ
ァイルをとるので、イオン注入によっては達成する事に
困難を伴う表面濃度の上昇が容易にかつ短時間に行える
。

更に同一の装置で、ドーピングとレジスト除法を行う事
により、従来イオン注入機とレジストエツチング装置が
必要であったところが、レジストエツチング装置と同規
模のドーピング装置−台で済む様になる。

実施例（実施例１）以下本発明の第１実施例のプラズマドーピング方法につ
いて、図面を参照しながら説明する。台１図に於いて１
４は真空チェンバー、２０は電極、３０はたとえばシリ
コン半導体基板である。

１６はガス導入口である。３２は１３．５６ＭＨｚの高
周波電源であり、３４は陰極降下電圧測定用の電圧計（
以下Ｖｄｃメーターと称す）である。第２図（Ａ）はド
ーピングの対象となる基板３０の構造断面図であり、第
２図（Ｂ）は少し構造の異なる０ＭＯ８）ランジスタを
含む基板３０の構造断面図である。基板の構造は第８図
、第１１図で説明したものと同様である。Ｙはプラズマ
中のイオンを示している。又この基板には第２図の様に
トレンチ３１を含んでいる場合もある（３０　Ｂ）。

次に、第４図を用いて説明する。基板３０にドーピング
するための不純物ガスとしてＢ２Ｈ６（Ｈｅベース５％
）を使用し、真空チェンバー１４内へガス導入口１６よ
り１０ｓｃｃｍを導入した。

真空チェンバー１４内は、２　Ｘ　１０−”Ｔｏｒｒの
真空に保ち、高周波電源３２よりＶｄｃメーター３４が
一７００ｖとなるように電力を１００秒供給してドーピ
ングを行った。

次に真空度を２　Ｘ　１０　　Ｔｏｒｒで同様の実験を
行っても同様に１０　　ｃｍ　　オーダーのボロンの存
在が確認できたが、５　ｘ　１０　　Ｔｏｒｒ以上の真
空度でドーピングを行うと、基板３０の表面にボロン膜
が成長しはじめ、濃度コントロールができに（くなるこ
とがわかった。また、この領域では、レジスト７が変質
することも確認した。逆に１×１０　以下ではプラズマ
が発生しに（くなりドーピングが出来なかった。

尚、ｎ型不純物をドープする場合にはＡ　ｓ　Ｈ３゜Ｐ
Ｈ，等のガスを用いれば良い。

（実施例２）第３図は本発明の一実施例方法に用いる装置の断面模式
図を示す図である。第３図において、１４は真空チェン
バー、３６は石英チェンバー、１６はドーピングガス導
入口、１８は排気口、３８は冷却機構を備えた試料台、
対象とする基板は第５図で説明した３０．３０Ａもしく
は３０Ｂを用いる、４０は磁界を発生するためのコイル
、４２はマイクロ波導入口、４４は試料冷却機構への冷
却水入口、４５は冷却水出口である。ホウ素をドーピン
グする場合には、ホウ素を含むガスたとえばジボランＢ
２Ｈ６ガスを導入口１６よりチャンバ１４中に導入する
。プラズマ発生チェンバ１４の内側は石英となっており
、チェンバ側壁のスパッタリングによる試料の汚染を防
止すると共に、プラズマやラジカルの壁面での消滅を極
力小さくすることに役立っている。チェンバ１４内は排
気口１８につながる排気系へのコンダクタンスバルブ（
図になし）の開口量と８２Ｈ６の流量を制御することに
より、真空度を５　Ｘ　１０　　Ｔｏｒｒ以上に保った
。周波数２．４５ＧＨｚで数１０から数１００ワツトの
マイクロ波が導入口４２より導入され、コイル４０によ
り作られる磁場（最大的９００Ｇａｕｓｓ）とプラズマ
中の電子は電子サイクルトロン共鳴（ＥＣＲ）に近い状
況を生じることになり、高真空にもかかわらず、比較的
高密度のプラズマを生じる。試料台３８は０℃から３０
℃程度に冷却された循環水により冷却されている。試料
台３８の冷却には絶縁性の高い超純水や、絶縁性の高い
他の液体を使用し、または電子冷却や基板３０等の裏面
にＨｅを吹き付けて冷却する等の方法を適用することに
より、試料台３８にはＤＣまたはＲＦバイアスを印化し
、基板との間に放電領域を形成することができる。これ
により、プラズマと試料台間のポテンシャルエネルギー
を自由に設定することが可能となる。

上記装置を用いて、プラズマドープを行った。

半導体基板として例えばｎ型Ｓｉを用い、ボロンをドー
プした例について述べる。不純物ガスとしてＢ２Ｈ６を
Ｈｅで希釈し例えば５％、これを例えば５ｓｅｃ＋＋チ
エンバに導入し、コンダクタンスバルブを調整すること
により、真空度を例えば５Ｘ１０−３Ｔｏｒｒに保つ。

ＥＣＲ条件によってプラズマを発生させ、このプラズマ
と基板３０等との間にＲｆ放電を行い、Ｖｄｃメータ３
４が一７００ｖになる様に保った。この状態で１００秒
間プラズマに曝した所、フォトレジストには損傷は無く
、レジスト７の無い部分には、表面濃度的１０　ｃｖａ
　、深さ５０ｎｍのボロンドーピングが行われているこ
とが、２次イオン質量分析法により確認されている。こ
の場合、レジスト７は、塗布、現像等の処理後のボスト
ベーク処理として、真空度がおよそＩ　Ｘ　１０　　Ｔ
ｏｒｒ以上では、１５０℃以上のベーキング、５×１０
〜１×１０　の間では、波長２００〜３００ｎｍの遠紫
外線照射による表面化が必要である。

又、第４図はコンダクタンスバルブを閉じることにより
、真空度を５　Ｘ　１０””Ｔｏｒｒ以下にした場合の
フォトレジスト７及びその表面７０を示すものである。

小さな穴４８が無数に開いており、レジストとしての機
能を発揮しなくなっている。

いずれにしても実施例１，２共にプラズマの密度が充分
低くないとウェハー表面の温度が上昇して、レジストの
断熱限界を超える。例えば５　Ｘ　１０　　Ｔｏｒｒよ
りも高い圧力でＥＣＲとＲＦ放電を併用した場合プラズ
マ密度が上昇し、ウェハー表面へのエネルギー付与が増
大した為に、ウェハー温度はレジストの耐熱限界を超え
たものである。

（実施例３）実施例２に於いて第３図を用いて記述した装置を用いて
第２図で説明したＭＯ３構造やトレンチ形状を含むＳｉ
基板にボロンをドーピングした例について説明する。第
３図の試料台３８に基板３０等を置く。第２図に示す如
（この基板３０はＣＭＯＳトランジスタ形状プロセスを
順に経て、周辺酸化膜８により分離された能動領域５０
上にゲート酸化膜４（例えば１３ｎｍ）、ゲート電極用
ポリＳｉ膜６（例えば０．１μｍ）が堆積されており、
更にレジスト７ａによって選択的に開口されている。こ
の場合はボロンドープする為ＰＭＯ８領域が開口されて
いる。

第５図は、ゲート酸化膜１３　ｎｍ、ポリシリコンロの
膜厚０．１μｍの構造（たとえば第２Ａ図に示す基板構
造３０を、イオン注入でなくジボランＢ２Ｈ６ガスプラ
ズマ中にさらした場合の、表面からのホウ素の濃度分布
をＳＩＭＳで分析した結果を示している。ホウ素はポリ
シリコン９約５０ｎｍまでにとどまっており、ゲート酸
化膜４には達していない。従ってイオン注入の時に見ら
れた第９図の様な突き抜は層は、絶対に形成されない。

この事により、閾値の変動等もない。

こうしてホウ素を導入したポリシリコン膜上６にスパッ
タ法を用いてタングステンシリサソイドｆｉｌ（図示せ
ず）約３００ｎｍを堆積しパターン形成した後、窒素雰
囲気中にて９００℃、２０分間熱処理した。こうして形
成したＭＯＳトランジスタはしきい値電圧の再現性も良
く、長幼な特性を示した。

又、基板として、ゲートポリＳｉ電極６をパターニング
した第２図（ｂ）の３０Ａを用い、ソース、ドレイン領
域１０をも共にイオン注入ではなくプラズマドーピング
した例を第２図（ｂ）に基づいて述べる。ゲート電極６
をドライエツチング法を用いてパターニングした後、レ
ジスト７ｂでＰＭＯ８領域とＮＭＯ８ｆｉＪ域を選択的
に区別して開口する。この場合はボロンをドーピングす
る為、ＰＭＯ８領域が開口されている。この状態で第６
図の試料台３８を冷却しながら、実施例２で用いた条件
でドーピングを行う。第２図で８は分離間の周辺酸化膜
でドーピングマスクの一部ともなる。

この条件でドープすれば基板温度はレジスト７ｂの耐熱
膜限界を超えず、又基板冷却下でも表面に不純物の薄膜
が堆積する様な事が無い為、不純物の拡散が無視できる
温度（この場合に実際には２００℃以下）に保持できる
ので、第５図の８１ＭＳプロファイルに示す様に、極め
て浅い（５０ｎｍ以内）プロファイルのドープ層が形成
できる。この寸法はゲート長が０．２５μｍ以下になっ
ても用いる事のできるものである。更にゲート電極への
ドープと別工程でソース、ドレインへのドープを行う場
合も、第２図、第５図に示した様に０．１μｍ以下のポ
リＳｉフィルムでもゲート下部への不純物のつき抜けが
無い為、構造的に凹凸を最小限に出来、ＬＳＩの製造工
程で重要な位置を占める平坦化工程が容易になる。

又、第６図は幅Ｑ、４５μｍ、深さ２．８μｍの溝（ト
レンチ３１）がＳｉウェハー上に形状されている場合の
ドーピングの様子を示す写真をもとにした断面図である
。この図は溝の断面のＳ　ｃａｎｎｉｎｇ　Ｅｌｅｃｔ
ｒｏｎ　Ｍｉｃｒｏｓｃｏｐｅ　（Ｓ　Ｅ　Ｍ　）のｍ
ｉｃｒｏｇｒａｐｈをもとにしたものである。溝の部分
に高濃度にボロンがドープされた層２０２が形成されて
いる。２００は酸化膜である。この試料は観察の為に選
択エツチングしである。この様なトレンチは主には４メ
ガビット移行のＤＲＡＭに用いられるもので、実施例２
で述べた方法を用いると、第６図の様な高アスペクト比
のトレンチの垂直側壁にまで不純物をドープできる。又
、この際にレジストをマスクとして使い得るのは言うま
でもない。

レジストを用いれば、この部分の工程は、レジストを用
いなければ、１：リソグラフィ工程、２：ドープ、３ニ
レジスト除去で済むが、プロセスが高温になってレジス
トを用いることができない場合は、工程は１：耐熱材料
堆積、２：リソグラフィ工程、３：耐熱材料選択エツチ
ング、４ニレジスト除去、５：ドーブ、６：耐熱材料選
択エツチング、となる。工程数は単純に２倍になる上、
特に工程３，６の耐熱材料選択エツチングは、極めて困
難である。更に、基板にトレンチを含む場合、工程数は
３〜４倍と増加する。

（実施例４〉コンタクト部分にドーピングする本発明の具体例につい
て説明する。イオン注入に関しては従来例（第１１図）
と同様に処理しておく。

実施例２で第３図を用いて説明した装置を用いて、シリ
コンウェハーにヒ素を導入した一例を説明する。ガス導
入口１６からＡ３Ｈ，ガスを導入し真空チェンバー１４
内の真空度を５Ｘ１０”Ｔｏｒｒとした。シリコンウェ
ハー４２の陰極降下電圧が一７００ｖになる様に高周波
電源のパワーを選び１００秒間プラズマ照射した。第７
図の破線は、この様にして導入したヒ素のシリコンウェ
ハー内深さプロファイルである。表面濃度は５×ＩＱ”
ｃ＋ｍ−３程度である。これにイオン注入のプロファイ
ル（実線）を足し合わせると、−点鎖線の様になり、９
００℃、７０分アニールの後には表面濃度８Ｘ１０　　
備　で、深さ０．２μｍ程度となる。つまり、プラズマ
ドープを併用する事によって、スルーブツトを損なわず
にイオン注入では実現できない高濃度の表面層を形成で
きる。この時のコンタクト抵抗値は１μｍ角の開口部で
４０Ωであった。

（実施例５）実施例２で第３図を用いて説明した装置の試料台３８に
第２図のレジスト７等の塗布された基板３０等を置き、
実施例２の様に不純物を導入する。その後ガス導入口１
６から、酸素ガスを導入して、酸素プラズマを発生させ
、基板３０等の上のレジスト７等を除去する。この様に
すると、単一の装置で、不純物導入とレジスト除去が連
続して行える訳であり工程が簡略化される。

発明の効果以上の様に本発明によれば真空度を５　Ｘ　１０−２Ｔ
ｏｒｒ以上、特に６　Ｘ　１０−３Ｔｏｒｒ以上に保ち
、夫々の真空度に応じた放電形式つまりＲＦ放電やＥＣ
Ｒ放電を用いて適当なプラズマ密度でドーピングする事
により、レジストへ与えるダメージが減少し、更に高真
空度化によ基板を冷却しながらドーピングできる様にな
るので、レジストの耐熱限界以下にウェハー温度を保つ
事ができる。これらを併用するとレジストに殆どダメー
ジを与える事なく、レジストで選択的に開口した基板へ
のドーピングが可能となる。

特に半導体に於いては現行のレジストマスクを用いた超
ＬＳＩプロセスでの不純物導入が可能となる。この事は
従来のイオン注入機を代替できる事を示し、低コスト化
に役立つ。又、超低エネルギー、高スループツトという
メリットを生かして微細化するＭＯＳゲート電極等の薄
膜への限定された不純物導入やＭＯＳのソースドレイン
電極等の浅い接合形状に大いに寄与する。又、従来例で
述べた様に、イオン注入だけを用いて金属−半導体接合
のコンタクト抵抗を下げようとすると、マシンの限界か
らスループットに大きな影響が出るが、プラズマに短時
間曝す事により簡単に表面不純物濃度を上げ、低コンタ
クト抵抗を得る。又、プラズマ装置は従来のドライエッ
チ装置と類似のもので、イオン注入機と比べて数倍安価
であるから、全体的にコストダウンも図る事が出来る。

【図面の簡単な説明】

第１図、第３図は本発明の実施例で用いた装置を説明す
る為の概略図、第２図は本発明の詳細な説明するための
工程断面図、第４図はフォトレジストの平面図、第５図
、第７図は本発明の方法にて得られた結果を示す特性図
、第６図は本発明により得られた半導体基板の断面図、
第８図、第１１図は従来例を説明する為の工程図、第９
図。第１２図は従来例を説明する為の特性図、第１０図は従
来例で用いられた装置を説明する為の概略図である。４・・・・・・ゲート酸化膜、６・・・・・・ポリシリ
コン膜、７・・・・・・レジスト、８・・・・・・周辺
酸化膜、２６・・・・・・イオンシース、２８・・・・
・・ヒーター、３０．３０Ａ。３０Ｂ・・・・・・基板（ウェハー）、３２・・・・・
・高周波電源、３４・・・・・・陰極降下電圧測定器、
３６・・・・・・石英チェンバー、３８・・・・・・試
料台（冷却）、４０・・・・・・コイル、４２・・・・
・・マイクロ波導入口、４４・・・・・・冷却水入口、
４５・・・・・・冷却水出口、４８・・・・・・穴、７
０・・・・・・ホトレジスト表面、Ｘ・・・・・・イオ
ンビーム、Ｙ・・・・・・プラズマ。代理人の氏名　弁理士　中尾敏男　ほか１名１４−・真
空＋マンバー１６−・−がス暮入口Ｆ！Ｑ−電機（試料台）Ｗ−基　板第１図第２図Ｉ６・−ドーピングガス尋入口貯−排気口３Ｄ−ウニへ蕊−・−石英＋Ｖマンバー−試料台（々即〕４５−・−玲却水出口２−　ウェハ７−　　ホトレジスト和−欠７０−・−ホトレジスト表面第４図第７図！ °ト５乙第８図第１１図襄ロト鴫俣　１ ≧ 区 ■ お− 【　　　　　区き口　　　１トＫ　　　１く＋讐口４０−＞ぺＨ別ｔ＜＊ｔＯｈｌ、か継￥２末狐Ｑ！ソ

Claims

【特許請求の範囲】

（１）真空チェンバー内に設けられた試料台上にレジス
トによって選択的に開口された基板をおき、前記真空チ
ェーンバー内に特定の元素を含むガスを導入してプラズ
マを発生させ、前記プラズマにより前記基板表面温度が
レジストの耐熱限界を越えない様に前記真空チェンバー
内の真空度を５×１０＾−＾２Ｔｏｒｒよりも高真空に
保ち、前記レジストを前記基板上に残した状態で、前記
基板に前記特定の元素を含む不純物を導入する事を特徴
とするプラズマドーピング方法。
（２）高周波放電を用いてプラズマを発生させる事を特
徴とする特許請求範囲第１項に記載のプラズマドーピン
グ方法。
（３）真空チェンバー内の真空度を５×１０＾−＾３Ｔ
ｏｒｒよりも高真空にし、高周波と磁界によりプラズマ
を発生させる事を特徴とする特許請求の範囲第１項に記
載のプラズマドーピング方法。
（４）高周波としてマイクロ波を用いる事を特徴とする
特許請求の範囲第３項に記載のプラズマドーピング方法
。
（５）電子サイクロトロン共鳴条件を充たす磁界を用い
る事を特徴とする特許請求の範囲第３項に記載のプラズ
マドーピング方法。
（６）基板及び試料台を冷却しながらドーピングを行う
事を特徴とする特許請求の範囲第１項から５項のいずれ
かに記載のプラズマドーピング方法。
（７）真空チェンバー内にマイクロ波と、電子サイクロ
トロン共鳴条件を充たす磁界を加え得る機構を有する装
置を用い、前記真空チェンバー内に設けられた試料台に
レジストにより選択的に開口された基板を置き、前記真
空チェンバー内に特定の元素を含むガスを導入してプラ
ズマを発生させ、前記試料台に高周波もしくは直線の電
力を印加し前記真空チェンバーと前記基板との間に、更
に放電を発生させ、前記基板と前記プラズマの間に生じ
る電位差を用いて、前記レジストを前記基板上に残した
状態で前記プラズマ中の前記特定の元素を含む不純物を
前記基板内へドープする事を特徴とするプラズマドーピ
ング方法。
（８）真空チェンバー内の真空度を５×１０＾−＾３Ｔ
ｏｒｒよりも高真空でプラズマを発生させる事を特徴と
する特許請求の範囲第７項に記載のプラズマドーピング
方法。
（９）基板として半導体基板を用いる事を特徴とする特
許請求の範囲第１項〜第８項のいずれかに記載のプラズ
マドーピング方法。
（１０）基板の構造として、半導体表面もしくは絶縁物
により分離開口された半導体表面を有し、それらの半導
体表面近傍の前記半導体基板から成る異る導電性のもし
くは異る導電性の拡散層を形成すべき部分をレジストを
用いた写真食刻法により開口もしくは被覆した構造を有
し、特にドーピング後の工程で前記半導体と金属との接
合を形成する事を特徴とする特許請求の範囲第１項又は
第７項に記載のプラズマドーピング方法。
（１１）半導体基板としてＳｉ基板を用いる事を特徴と
する特許請求の範囲第９項又は第１０項に記載のプラズ
マドーピング方法。
（１２）基板として半導体基板を用いてこの半導体基板
上に形成された絶縁膜と前記絶縁膜上の半導体膜よりな
る構造を含む基板を用いる事を特徴とする特許請求の範
囲第１項又は第７項に記載のプラズマドーピング方法。
（１３）半導体としてＳｉを用い、又このＳｉ基板上に
ゲート絶縁膜を形成し前記絶縁膜上にゲート電極膜を堆
積した構造、及び前記構造の近傍に開口された前記Ｓｉ
基板の一部又は複数箇所を含むＳｉ基板を用いる事を特
徴とする特許請求の範囲第１２項に記載のプラズマドー
ピング方法。
（１４）基板上及び試料台を冷却しながらドーピングを
行う事を特徴とする特許請求の範囲第１１項から第１３
項のいずれかに記載のプラズマドーピング方法。
（１５）真空チェンバー内にマイクロ波と電子サイクロ
トロン共鳴条件を充たす磁界を加え得る機構と前記真空
チェンバー内に設けられた試料台を冷却する機構を有す
る装置を用い、前記試料台に基板を置き前記真空チェン
バー内に特定の元素を含むガスを導入してプラズマを発
生させ前記試料台に高周波もしくは直流の電力を印加し
、前記真空チェンバーと前記基板との間に更に放電を発
生させ、前記基板と前記プラズマの間に生じる電位差を
用いて前記プラズマ中の前記特定の元素を含む不純物を
基板内へドープする事を特徴とするプラズマドーピング
方法。
（１６）真空チェンバー内に設けられた試料台上にレジ
ストによって選択的に開口された基板を置き、前記真空
チェンバー内に特定の元素を含むガスを導入してプラズ
マを発生させ、前記レジストを前記基板上に残した状態
で前記基板に前記特定の元素を含む不純物を導入後、同
一の装置あるいは前記真空チェンバー内に酸素を含むガ
スを導入してプラズマを発生させ前記レジストを除去す
る工程を含むプラズマドーピング方法。