JPH01293009A - 同期外れ検出回路 - Google Patents
同期外れ検出回路Info
- Publication number
- JPH01293009A JPH01293009A JP63124106A JP12410688A JPH01293009A JP H01293009 A JPH01293009 A JP H01293009A JP 63124106 A JP63124106 A JP 63124106A JP 12410688 A JP12410688 A JP 12410688A JP H01293009 A JPH01293009 A JP H01293009A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output frequency
- frequency
- reference voltage
- control voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims description 7
- 230000010355 oscillation Effects 0.000 claims description 7
- 230000001360 synchronised effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 15
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 241001288214 Brickellia diffusa Species 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
例えば、位相同期回路を用いた周波数シンセサイザに使
用される同期外れ検出回路に関し、広い周波数範囲にわ
たって精度良く同期外れを検出できる様にすることを目
的とし、 入力する基準周波数と電圧制御発振器の発振周波数を変
換した周波数との差周波数に対応する制御311電圧が
Oになる様に該電圧制御発振器の発振周波数を制御して
該基準周波数に同期した発振周波数を出力周波数として
送出する際に、入力する出力周波数情報を所定のウィン
ド幅を持ち、対応する基準電圧に変換するが、出力周波
数情報が切り替った時には該基準電圧が連動して切り替
わる基準電圧変換手段と、該制御電圧が該所定のウィン
ド幅外になった時に同期外れ警報を送出するウィンドコ
ンパレータ手段とを有する様に構成する。
用される同期外れ検出回路に関し、広い周波数範囲にわ
たって精度良く同期外れを検出できる様にすることを目
的とし、 入力する基準周波数と電圧制御発振器の発振周波数を変
換した周波数との差周波数に対応する制御311電圧が
Oになる様に該電圧制御発振器の発振周波数を制御して
該基準周波数に同期した発振周波数を出力周波数として
送出する際に、入力する出力周波数情報を所定のウィン
ド幅を持ち、対応する基準電圧に変換するが、出力周波
数情報が切り替った時には該基準電圧が連動して切り替
わる基準電圧変換手段と、該制御電圧が該所定のウィン
ド幅外になった時に同期外れ警報を送出するウィンドコ
ンパレータ手段とを有する様に構成する。
例えば、位相同期回路を用い周波数シンセサイザに使用
される同期外れ検出回路に関するものである。
される同期外れ検出回路に関するものである。
無線装置の送受信周波数変換装置は1例えば入力周波数
140MH2の波を内蔵の局部発振器の出力波を用いて
4GHz、又は6 GHzに変換するが、最近は局部発
振器として周波数シンセサイザが数多く用いられる様に
なった。
140MH2の波を内蔵の局部発振器の出力波を用いて
4GHz、又は6 GHzに変換するが、最近は局部発
振器として周波数シンセサイザが数多く用いられる様に
なった。
周波数シンセサイザは安定で、且つ雑音の少゛ない水晶
発振器の出力を基準として位相同期などの技術を用いる
ことにより、広い周波数範囲にわたって、多数の正確な
周波数の波を発生する装置であるが、位相同期が外れる
と1発生した波の周波数が所定の値よりずれて他に影響
を与える可能性があるので、送信停止をしなければなら
ない。
発振器の出力を基準として位相同期などの技術を用いる
ことにより、広い周波数範囲にわたって、多数の正確な
周波数の波を発生する装置であるが、位相同期が外れる
と1発生した波の周波数が所定の値よりずれて他に影響
を与える可能性があるので、送信停止をしなければなら
ない。
この為、同期外れ検出回路としては広い周波数範囲にわ
たって精度良く同期外れが検出できる様にすることが必
要である。
たって精度良く同期外れが検出できる様にすることが必
要である。
第6図は従来例のブロック図、第7図は第6図の動作説
明図を示す。尚、第7図中のa、b、cは周囲温度が変
化した時の電圧制御発振器の制御電圧:出力層波数特性
である。以下、第7図を参照して第6図の動作を説明す
る。
明図を示す。尚、第7図中のa、b、cは周囲温度が変
化した時の電圧制御発振器の制御電圧:出力層波数特性
である。以下、第7図を参照して第6図の動作を説明す
る。
先ず、位相比較器11には入力した基準周波数rの波と
電圧制御発振器(以下、 VCOと省略する)13から
の周波数Nf’の波を分周器14でN分周した周波数f
′とが加えられているので、ここから2つの周波数差に
対応する位相誤差信号(以下、制′4′n電圧と云う)
が低域通過形フィルタ12を介してvCOに加えられる
。ここで、Nは正の整数である。
電圧制御発振器(以下、 VCOと省略する)13から
の周波数Nf’の波を分周器14でN分周した周波数f
′とが加えられているので、ここから2つの周波数差に
対応する位相誤差信号(以下、制′4′n電圧と云う)
が低域通過形フィルタ12を介してvCOに加えられる
。ここで、Nは正の整数である。
そこで、位相比較器11.低域通過形フィルタ12゜V
CO13,分周器14で構成される位相同期回路(以下
、 PLLと省略する)はこの制御電圧が0になる様に
、即ち基準周波数と同期が取れる様にvCOの発振周波
数を制御nするので、 VCOは周波数Nf=foの波
を出力する。
CO13,分周器14で構成される位相同期回路(以下
、 PLLと省略する)はこの制御電圧が0になる様に
、即ち基準周波数と同期が取れる様にvCOの発振周波
数を制御nするので、 VCOは周波数Nf=foの波
を出力する。
さて、VCO13が第7図aの特性を持っている時。
出力周波数f0の波を送出するためには制御電圧はVo
となるが、周囲温度が変化してす、又はCの特性になる
と同一の周波数の波を送出するためには制御電圧はVl
+又はv2となる。
となるが、周囲温度が変化してす、又はCの特性になる
と同一の周波数の波を送出するためには制御電圧はVl
+又はv2となる。
この為、PLLの同期外れを検出するウィンドコンパレ
ータ15としては下限基準電圧Vthl<V++上VJ
i基準電圧Vい2〉v2の様な2つの基準電圧を設定し
、制御電圧がウィンド幅VLhl〜Vい2よりも外れた
時に同期外れの警報を送出する。
ータ15としては下限基準電圧Vthl<V++上VJ
i基準電圧Vい2〉v2の様な2つの基準電圧を設定し
、制御電圧がウィンド幅VLhl〜Vい2よりも外れた
時に同期外れの警報を送出する。
尚、コンパレータ151はVLh2が、コンパレータ1
52はVい、がそれぞれ基準電圧として加えられている
ので、前者は制御電圧がウィンド幅の上限を越えた時に
、後者は下限以下になった時に警報を送出する。
52はVい、がそれぞれ基準電圧として加えられている
ので、前者は制御電圧がウィンド幅の上限を越えた時に
、後者は下限以下になった時に警報を送出する。
ここで、第8図に示す様にVCOの出力周波数の可変範
囲が11〜f2と広い時は制御電圧もv3〜v4と対応
して広くなり、下限基準電圧はVい、に、上限基準電圧
はVい、となる。
囲が11〜f2と広い時は制御電圧もv3〜v4と対応
して広くなり、下限基準電圧はVい、に、上限基準電圧
はVい、となる。
さて、VCOがd点の制御電圧の場合、左矢の様に制御
電圧が低下してVい。以下になればウィンドコンパレー
ク15から警報が送出されるが、右矢の様に制御電圧が
高くなる時はりい4以上にならないと警報が送出されな
い。
電圧が低下してVい。以下になればウィンドコンパレー
ク15から警報が送出されるが、右矢の様に制御電圧が
高くなる時はりい4以上にならないと警報が送出されな
い。
又、制御電圧がvoの場合、制御電圧かりい、〜Vい、
の間で変動しても警報は送出されない。
の間で変動しても警報は送出されない。
この様に、VCOの出力周波数の可変範囲が広い時には
fJI御電圧電圧きく変動しないと警報が送出されない
場合があり、同期外れ検出の精度が悪くなる可能性があ
ると云う問題がある。
fJI御電圧電圧きく変動しないと警報が送出されない
場合があり、同期外れ検出の精度が悪くなる可能性があ
ると云う問題がある。
本発明は広い周波数範囲にわたって精度良く同期外れを
検出できる様にすることを目的とする。
検出できる様にすることを目的とする。
第1図は本発明の原理ブロック図を示す。
図中、2は入力する出力周波数情報を所定のウィンド幅
を持ち対応する基準電圧に変換するが。
を持ち対応する基準電圧に変換するが。
出力周波数情報が切り替った時には該基準電圧が連動し
て切り替わる基準電圧変換手段で、3は該制御電圧が該
所定のウィンド幅外になった時に同期外れ警報を送出す
るウィンドコンパレータ手段である。
て切り替わる基準電圧変換手段で、3は該制御電圧が該
所定のウィンド幅外になった時に同期外れ警報を送出す
るウィンドコンパレータ手段である。
本発明は出力周波数情報、即ちVCOの出力周波数に関
する情報を基fJ−電圧変換手段2で所定のウィンド幅
を持つ基準電圧に変換し、これをウィンドコンパレータ
手段3に加える。ここには電圧制御発振器の制御電圧も
加えられているので、この制御電圧がウィンド幅から出
た時に警報を送出する。
する情報を基fJ−電圧変換手段2で所定のウィンド幅
を持つ基準電圧に変換し、これをウィンドコンパレータ
手段3に加える。ここには電圧制御発振器の制御電圧も
加えられているので、この制御電圧がウィンド幅から出
た時に警報を送出する。
尚、出力周波数情報を切り替えた時、これに対応して基
準電圧を切り替えるがウィンド幅はそのままの為、VC
Oの出力周波数が広範囲に変化しても精度良く同期外れ
を検出できる。
準電圧を切り替えるがウィンド幅はそのままの為、VC
Oの出力周波数が広範囲に変化しても精度良く同期外れ
を検出できる。
第2図は本発明の実施例のブロック図、第3図は第2図
の動作説明図を示す。
の動作説明図を示す。
ここで、可変分周器21.ディジタル/アナログ変換器
22.加算r&23は基準電圧変換手段2の構成部分、
コンパレータ31.32はウィンドコンパレータ手段3
の構成部分を示す。尚、企図を通じて同一符号は同一対
象物を示す。以下、第3図を参照して第2図の動作を説
明する。
22.加算r&23は基準電圧変換手段2の構成部分、
コンパレータ31.32はウィンドコンパレータ手段3
の構成部分を示す。尚、企図を通じて同一符号は同一対
象物を示す。以下、第3図を参照して第2図の動作を説
明する。
先ず、VCOの制御電圧:出力周波数の関係は第3図a
曲線に示す様に出力周波数f、の時の制御電圧はv、、
r2の時はv7であるが、温度が変化してC曲線に変
わった時は同じ出力周波数の波を送出する時はV6.
V、になる。
曲線に示す様に出力周波数f、の時の制御電圧はv、、
r2の時はv7であるが、温度が変化してC曲線に変
わった時は同じ出力周波数の波を送出する時はV6.
V、になる。
そこで、ウィンドコンパレ〜り手段3の基準電圧は出力
周波数r1に対して VthS+ VLh6 =vths +ΔVth出力周
波数r2に対して Vthff+ vtha = Vtk? +ΔVthと
する。
周波数r1に対して VthS+ VLh6 =vths +ΔVth出力周
波数r2に対して Vthff+ vtha = Vtk? +ΔVthと
する。
即ぢ、所定のウィンド幅ΔVthを持つ基準電圧VいS
+ Vい6+ Vい1+ Vい、を設定する。
+ Vい6+ Vい1+ Vい、を設定する。
次に、第2図のコンパレータ31は制御電圧が基準電圧
Vい、、又はVい、よりも高くなった時に警報を送出し
、コンパレータ32は制御電圧が基準電圧VLhS+又
はVい、よりも低くなった時に警報を送出する様になっ
ている。
Vい、、又はVい、よりも高くなった時に警報を送出し
、コンパレータ32は制御電圧が基準電圧VLhS+又
はVい、よりも低くなった時に警報を送出する様になっ
ている。
今、VCOの出力周波数がr2であることを示す出力周
波数情報が可変分周器21とディジタル/アナログ変換
器(以下、 D/A変換器と省略する)22に加えられ
ると、前者は予め定められた出力周波数f2に対応する
分周比に設定され、後者は出力周波数「2に対応する下
限基′$雷電圧th?に変換してコンパレータ32に加
える。又、この基準電圧は加算器23でウィンド幅のΔ
Vいが加算され、上限基準電圧Vい、がコンパレータ3
1に加えられる。
波数情報が可変分周器21とディジタル/アナログ変換
器(以下、 D/A変換器と省略する)22に加えられ
ると、前者は予め定められた出力周波数f2に対応する
分周比に設定され、後者は出力周波数「2に対応する下
限基′$雷電圧th?に変換してコンパレータ32に加
える。又、この基準電圧は加算器23でウィンド幅のΔ
Vいが加算され、上限基準電圧Vい、がコンパレータ3
1に加えられる。
ここで、VCOの制御電圧:出力周波数特性は第3図に
示す様に、使用範囲ではほぼ直線的であるので、直線a
の傾斜とある制御電圧に対応する出力周波数が判れば、
任意の出力周波数に対応する下限基準周波数は直接変換
により容易に求められる。
示す様に、使用範囲ではほぼ直線的であるので、直線a
の傾斜とある制御電圧に対応する出力周波数が判れば、
任意の出力周波数に対応する下限基準周波数は直接変換
により容易に求められる。
一方、この2つのコンパレータにはvCOの制御電圧も
加えられるが、この制御電圧かり7〜V8の間にあれば
警報は送出されないが、ウィンド幅ΔVいの外になれば
警報が送出される。
加えられるが、この制御電圧かり7〜V8の間にあれば
警報は送出されないが、ウィンド幅ΔVいの外になれば
警報が送出される。
尚、出力周波数情報が出力周波数f1に対応するものに
切り替わっても、上記と同様に可変分周器21はそれに
対応する分周比になり、 D/^変換器22からVい、
がコンパレータ32に加えられ、Vい。
切り替わっても、上記と同様に可変分周器21はそれに
対応する分周比になり、 D/^変換器22からVい、
がコンパレータ32に加えられ、Vい。
+Δνい−Vい、がコンパレーク31に加えられる。
ここで、出力周波数情報をD/A変1負器より下限基準
電圧に変換する際、第4図に示す様に曲線的な特性の場
合には第5図に示す様に9例えばl10M24の中にそ
れぞれの出力周波数に対応して重み付けをした下限基準
電圧を蓄えておき、出力周波数情報をアドレスとして対
応する下I!I基準電圧を取り出せば問題ない。
電圧に変換する際、第4図に示す様に曲線的な特性の場
合には第5図に示す様に9例えばl10M24の中にそ
れぞれの出力周波数に対応して重み付けをした下限基準
電圧を蓄えておき、出力周波数情報をアドレスとして対
応する下I!I基準電圧を取り出せば問題ない。
更に、D/A変換器のビット数は必ずしも出力周波数情
報と同じである必要はなく、ウィンドコンパレータ手段
で正しく判定できる程度に出力周波数情報の上位ビット
を用いてもよい。
報と同じである必要はなく、ウィンドコンパレータ手段
で正しく判定できる程度に出力周波数情報の上位ビット
を用いてもよい。
即ち、VCOの出力周波数を広範囲に変化させる際、所
定のウィンド幅を持つ基準電圧が連動して変化する為に
可変範囲全域にわたって精度良く同期外れを検出できる
様にすることができる。
定のウィンド幅を持つ基準電圧が連動して変化する為に
可変範囲全域にわたって精度良く同期外れを検出できる
様にすることができる。
以上詳細に説明した様に本発明によれば広い周波数範囲
にわたって精度良く同期外れを検出できると云う効果が
ある。
にわたって精度良く同期外れを検出できると云う効果が
ある。
第1図は本発明の原理ブロック図、
第2図は本発明の実施例のブロック図、第3図は第2図
の動作説明図、 第4図は直線的でないνCOの出力周波数:制御電圧特
性図、 第5図は本発明の別の実施例のブロック図、第6図は従
来例のブロック図、 第7図は第6図の動作説明図、 第8図は課題を説明するための図を示す。 3はウィンドコンパレータ手段、 本9:g月のろ艮チ里フ泊ツク図 第 1 図 本発明の実施例め1092図 第 ? 図 第 2 図 の 重力 イ乍言先口87第3図 第 4 図 本毫明シ別f)実オa分jリブロック図第 5 図 fゑ来91のフ泊ヅク囚 第 61u i 〆L?りど94υフイブ:ブ)〉e、明り戸り第
7 図 課もを説明■うた的n図 第 δ 図
の動作説明図、 第4図は直線的でないνCOの出力周波数:制御電圧特
性図、 第5図は本発明の別の実施例のブロック図、第6図は従
来例のブロック図、 第7図は第6図の動作説明図、 第8図は課題を説明するための図を示す。 3はウィンドコンパレータ手段、 本9:g月のろ艮チ里フ泊ツク図 第 1 図 本発明の実施例め1092図 第 ? 図 第 2 図 の 重力 イ乍言先口87第3図 第 4 図 本毫明シ別f)実オa分jリブロック図第 5 図 fゑ来91のフ泊ヅク囚 第 61u i 〆L?りど94υフイブ:ブ)〉e、明り戸り第
7 図 課もを説明■うた的n図 第 δ 図
Claims (1)
- 【特許請求の範囲】 入力する基準周波数と電圧制御発振器(13)の発振周
波数を変換した周波数との差周波数に対応する制御電圧
が0になる様に該電圧制御発振器の発振周波数を制御し
て、該基準周波数に同期した発振周波数を出力周波数と
して送出する際に、入力する出力周波数情報を所定のウ
インド幅を持ち対応する基準電圧に変換するが、出力周
波数情報が切り替った時には該基準電圧が連動して切り
替わる基準電圧変換手段(2)と、 該制御電圧が該所定のウインド幅外になった時に同期外
れ警報を送出するウインドコンパレータ手段(3)とを
有することを特徴とする同期外れ検出回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63124106A JPH01293009A (ja) | 1988-05-20 | 1988-05-20 | 同期外れ検出回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63124106A JPH01293009A (ja) | 1988-05-20 | 1988-05-20 | 同期外れ検出回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01293009A true JPH01293009A (ja) | 1989-11-27 |
Family
ID=14877068
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63124106A Pending JPH01293009A (ja) | 1988-05-20 | 1988-05-20 | 同期外れ検出回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01293009A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0936734A (ja) * | 1995-07-15 | 1997-02-07 | Nec Corp | 警報機能付発振回路 |
CN104428995A (zh) * | 2012-05-23 | 2015-03-18 | 菲尼萨公司 | 用于数字鉴相器的低功率小面积数字积分器 |
-
1988
- 1988-05-20 JP JP63124106A patent/JPH01293009A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0936734A (ja) * | 1995-07-15 | 1997-02-07 | Nec Corp | 警報機能付発振回路 |
CN104428995A (zh) * | 2012-05-23 | 2015-03-18 | 菲尼萨公司 | 用于数字鉴相器的低功率小面积数字积分器 |
JP2015523000A (ja) * | 2012-05-23 | 2015-08-06 | フィニサー コーポレイション | デジタル位相検出器の低電力で小面積のデジタル積分器 |
US9467153B2 (en) | 2012-05-23 | 2016-10-11 | Finisar Corporation | Low power and compact area digital integrator for a digital phase detector |
CN104428995B (zh) * | 2012-05-23 | 2017-05-03 | 菲尼萨公司 | 用于数字鉴相器的低功率小面积数字积分器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106341122B (zh) | 具有多频段振荡器的锁相环以及校准其的方法 | |
US6429693B1 (en) | Digital fractional phase detector | |
US7304510B2 (en) | Digital phase detector improving phase detection resolution thereof | |
EP0492588B1 (en) | Method of tracking a carrier frequency. | |
JP5347534B2 (ja) | 位相比較器、pll回路、及び位相比較器の制御方法 | |
JP2002232290A (ja) | Pll回路 | |
EP1721388B1 (en) | Fractional frequency synthesizer | |
US20030011437A1 (en) | Phase locked loop circuit | |
SE516224C2 (sv) | Automatisk frekvensstyranordning | |
BRPI0707275A2 (pt) | circuito de acionamento de vco e sintetizador de freqüência | |
KR20110088901A (ko) | 기준 클럭 발생소자의 주파수 옵셋을 보상하는 주파수 합성기를 갖는 통신 시스템 및 주파수 옵셋의 보상방법 | |
US20010015677A1 (en) | Phase locked loop for stable clock generation in applications of wide band channel clock recovery and operation method thereof | |
US6342798B1 (en) | PLL circuit used temperature compensated VCO | |
JP2006500857A (ja) | 電圧制御発振器プリセット回路 | |
AU728239B2 (en) | Digital AFC adjustment by means of reciprocal direct digital synthesis | |
IE61813B1 (en) | "Phase Detector" | |
JP4015254B2 (ja) | ロック検出回路及びpll周波数シンセサイザ | |
US20040180638A1 (en) | Low frequency self-calibration of a PLL with multiphase clocks | |
JPH01293009A (ja) | 同期外れ検出回路 | |
US10447253B2 (en) | High performance PLL based on PVT independent stable oscillator | |
US8451965B2 (en) | Semiconductor integrated circuit, radio communication device and time to digital converter | |
JP5063833B2 (ja) | 時計の時間基準による高周波信号発生器 | |
CN218352493U (zh) | 一种压控振荡器、***时钟和雷达传感器 | |
JP3808447B2 (ja) | Pll回路及びその制御方法 | |
TW200403927A (en) | Digital voltage controlled oscillator and phase locked loop circuit using digital voltage controlled oscillator |