JPH01288940A - 論理アドレスキャッシュ制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は論理アドレスキャッシュ制御方式に関し、特に
、主記憶を共有する複数のアクセス要求元が存在するシ
ステムで生じる論理矛盾を回避することのできる論理ア
ドレスキャッシュ制御方式％式％ （従来の技術） キャッシュでは主記憶上にあるデータのコピーが保持さ
れる。キャッシュに保持されたコピーデータへのアクセ
スは主記憶上にある元データに対するアクセスに比較し
て高速に行われる。このため、キャッシュ上に保持され
たコピーデータへのアクセスが多ければ多いほど、つま
り、ヒツト率が高ければ高いほど実効的なアクセスタイ
ムが短くなり、システムの性能が向上する。

キャッシュは、コピーデータを識別するためにデータの
アドレスをコピーデータに対応して保持するが、保持す
るアドレスによって、論理アドレスを保持する論理アド
レスキャッシュと、物理アドレスを保持する物理アドレ
スキャッシュの２つの方式のキャッシュがある。

（発明が解決しようとする問題点） 一般に主記憶へのアクセスが物理アドレスによって行わ
れるため、物理アドレスキャッシュが採用される。しか
し、物理アドレスキャッシュではデータの検索を物理ア
ドレスで行うため、論理アドレスから物理アドレスへの
アドレス変換を必要とする。従って、アドレス変換を行
う必要のない論理アドレスキャッシュに比較してアドレ
ス変換時間だけアクセスが遅くなる。このため、より早
いアクセスが要求される場合には、論理アドレスキャッ
シュが採用される。

第４図は従来の論理アドレスキャッシュ方式を説明する
ための図である。第４図において、工はデータ保持手段
、２は論理アドレス保持手段、３は論理検索手段、４は
書き込み手段、７は論理アドレス入力、８はキャッシュ
アクセスデータ入出力、９はメモリアクセス制御出力、
１０はメモリアクセスデータ入出力である。

第４図においてキャッシュアクセスデータ入出力８ある
いはメモリアクセスデータ入出力１０から４えられたデ
ータはデータ保持手段１に格納される。また、データに
対応させて論理アドレス人カフから与えられたデータの
論理アドレスが書込み手段４により論理アドレス保持手
段２に書込まれる。アクセスが行われると、まず、論理
アドレス人カフから与えられたアクセスするデータの論
理アドレスと論理アドレス保持手段２に保持された論理
アドレスとが比較され、データ保持手段１にアクセスす
るデータのコピーが保持されているかどうかが調べられ
る。コピーデータが保持されている場合にはコピーデー
タに対しアクセスを行い、コピーデータが保持されてい
ない場合には、メモリアクセス制御出力９からメモリア
クセス手段を起動し、主記憶上にあるデータに対するア
クセスを行う。以上の動作は、論理検索手段３によって
制御される。

キャッシュでは、主記憶上のデータが主記憶を共有する
他のアクセス要求元により更新された場合に、キャッシ
ュに保持したコピーデータと対応する主記憶上の元デー
タが異なる論理矛盾が生じる。第４図で示すように、従
来方式の論理アドレスキャッシュでは、この論理矛盾が
生じたことを検出する機構を有していない。このため、
例えば、Ｉ１０転送のような主記憶への書き込みが行わ
れた場合には、論理矛盾が生じないようにキャッシュに
保持したすべてのデータを無効化せざるをえない。この
無効化によってキャッシュのヒツト率は低下することと
なり、システムの性能が低下してしまうという問題があ
った。また、マルチプロセッサシステムでは、他系のプ
ロセッサによって主記憶への書き込みが行われた場合に
、論理矛盾が生じる。この論理矛盾が生じないようにす
るため、例えば、書き込みが行なわれることのないコー
ドデータのみをキャッシングする命令キャッシュとして
論理アドレスキャッシュは採用されていた。

この発明は、主記憶に対して書き込みが行なわれた場合
においても、キャッシュに保持したすべてのデータを無
効化する必要をなくし、計算機システムの性能の向上を
はかることのできる論理アドレスキャッシュ制御方式を
提供することを目的とする。

（問題点を解決する為の手段） 本発明の論理アドレスキャッシュ制御方式では、データ
に対応してデータの物理アドレスを保持する物理アドレ
ス保持手段と、従来方式の論理アドレスキャッシュにお
ける書き込み手段内部に前記物理アドレス保持手段への
書き込みを制御する手段を持ち、書き込み物理アドレス
を監視することによって、主記憶を共有する他のアクセ
ス要求元により更新されたデータの更新前のコピーデー
タをデータ保持手段に保持している場合には、当該コピ
ーデータを無効化する無効化手段を有する。

（作用） 次に本発明の作用について図面を参照して説明する。

第１図は本発明の構成要素を示す図である。第１図にお
いて、第４図と同じ符号を付したものは、第４図と同一
の構成要素を示している。第１図では、第４図に物理ア
ドレス保持手段５、書き込み無効化手段６、物理アドレ
ス人力１１、書き込み物理アドレス人力１２が付加され
ている。

キャッシュアクセスデータ入出力８あるいはメモリアク
セスデータ入出力１０から与えられたデータをデータ保
持手段１に格納される。またデータに対応させて論理ア
ドレス人カフから与えられたデータの論理アドレスが書
込み手段４により論理アドレス保持手段２に書き込まれ
る。アクセスが行われると、論理アドレス人カフから与
えられたアクセスするデータの論理アドレスと論理アド
レス保持手段２に保持された論理アドレスとが比較され
る。次に、データ保持手段１にアクセスするデータのコ
ピーが保持されているかどうかが調べられる。

データ保持手段１にコピーデータが保持されている場合
にはコピーデータに対しアクセスを行う。

データ保持手段１にコピーデータが保持されていない場
合には、メモリアクセス制御出力９からメモリアクセス
手段を起動し、主記憶上にあるデータに対するアクセス
を行う。以上は、従来方式の論理アドレスキャッシュの
動作として既知の作用であって、論理検索手段３によっ
て制御される。

本発明の論理アドレスキャッシュ制御方式では、さらに
、データに対応させて物理アドレス人力１１から与えら
れたデータの物理アドレスを物理アドレス保持手段５に
書き込み手段４によって書き込んでおく。主記憶への書
き込みが行われた場合には、書き込み物理アドレス人力
１２から与えられた書き込み物理アドレスと物理アドレ
ス保持手段５に保持された物理アドレスを比較し、主記
憶を共有する他のアクセス要求元により更新された主記
憶上のデータの更新前のデータをデータ保持手段１に保
持しているかどうかを調べる。更新前のデータをデータ
保持手段１に保持している場合には該当のデータを無効
化する。この書き込み物理アドレスによるデータの無効
化は書き込み無効化手段６によって制御される。これに
よって、キャッシュに保持されたコピーデータに対応す
る主記憶上の元データが更新された場合には、常に保持
されたコピーデータが無効化されるため、主記憶上の元
データとキャッシュに保持されたコピーデータの一致を
保証することができる。

（実施例） 次に本発明の実施例について図面を参照して説明する。

第２図に本発明の一実施例を示す。また、第３図に実施
例が動作するシステムの一例を示す。

第２図において、１１０はデータメモリで第１図のデー
タ保持手段１に対応し、１２０は論理アドレスメモリで
論理アドレス保持手段２に対応し、１３０は論理検索制
御部で論理検索手段３に対応する。さらに、論理検索制
御部１３０は論理アドレス比較部１３１と、抹消データ
選択部１３２と、論理無効化制御部１３３を持つ。１４
０は書き込み制御部で書き込み手段４に対応し、さらに
、書き込み制御部１４０はデータレジスタ１４１と、論
理アドレスレジスタ１４２と、物理アドレスレジスタ１
４３を持つ。１５０は物理アドレスメモリで物理アドレ
ス保持手段に対応し、１６０は無効化制御部で無効化手
段６に対応し、さらに、無効化制御部１６０は物理アド
レス比較部１６１と、物理無効化制御部１６２を持つ。

また、第３図において１００は本実施例の論理アドレス
キャッシュ、２００はプロセッサ、３００はアドレス変
換手段、４００はメモリアクセス手段、５００は主記憶
である。

第３図で示すように、プロセッサ２００はデータをアク
セスするために論理アドレス人カフとキャッシュアクセ
スデータ入出力８によって第２図の論理アドレスキャッ
シュ１００に接続されている。また、主記憶５００上に
ある元データをアクセスするために必要とするアクセス
するデータの物理アドレスがアクセスするデータの論理
アドレスを入力としてアドレス変換手段３００で生成さ
れる。プロセッサが論理アドレスキャッシュ１００上に
保持されたコピーデータに対し書き込みを伴うアクセス
を行った場合、あるいは、論理アドレスキャッシュ１０
０上に保持されていないデータに対しアクセスを行った
場合には、生成された物理アドレスがメモリアクセス手
段４００に入力される。この場合には、さらに、論理ア
ドレスキャッシュ１００によって、メモリアクセス制御
出力９からメモリアクセス手段４００が起動され、主記
憶５００上にある元データに対するアクセスが行われる
。主記憶５００上にある元データをアクセスするために
論理アドレスキャッシュ１００はメモリアクセスデータ
入出力１０によってメモリアクセス手段４００に接続さ
れている。

さらに、書き込み物理アドレスを監視することによって
、主記憶を共有する他のアクセス要求元により更新され
たデータの更新前のコピーデータを論理アドレスキャッ
シュ１００上に保持していることを検出し、当該コピー
データを無効化するために、アドレス生成手段３００で
生成されたアクセスするデータの物理アドレスが物理ア
ドレス人力１１から論理アドレスキャッシュ１００に入
力される。また、主記憶５００への書き込みアドレスが
書き込み物理アドレス人力１２から論理アドレスキャッ
シュ１００に入力される。

第２図で示すように、本実施例では、まず、論理アドレ
ス比較部１３１において、論理アドレス人カフに与えら
れたアクセスするデータの論理アドレスと論理アドレス
メモリ１２０に保持された論理アドレスが比較される。

論理アドレスメモリ１２０にはデータメモリ１１０に保
持されたデータに対応して、データの論理アドレスが保
持されている。比較の結果、アクセスするデータの論理
アドレスが論理アドレスメモリ１２０に保持されている
、つまり、アクセスするデータのコピーがデータメモリ
１１０に保持されている場合には、データメモリ１１０
に保持されたコピーデータに対しアクセスが行われる。

また、アクセスが書き込みを含む場合には、データメモ
リ１１０に保持されたコピーデータを更新すると同時に
、メモリアクセス制御出力９からメモリアクセス制御部
４００を起動し、主記憶５００上にあるデータを更新す
る。比較の結果、アクセスするデータの論理アドレスが
論理アドレスメモリ１２０に保持されていない、つまり
、アクセスするデータのコピーがデータメモリ１１０に
保持されていない場合には、メモリアクセス制御出力９
からメモリアクセス制御部４００を起動し、主記憶５０
０上にあるデータに対するアクセスを行う。この場合に
は、さらに、キャッシュのヒツト率を高くするために、
この最新のアクセスによってアクセスされたデータがデ
ータ保持手段１１０に保持される。データが保持される
領域はあらかじめ抹消データ選択部１３２によって選択
されるが、空き領域がない場合には最も有効でないデー
タが保持されていた領域が選択され、この最も有効でな
いデータはキャッシュから抹消される。アクセスするデ
ータをデータレジスタ１４１に、論理アドレス人カフか
ら与えられたアクセスするデータの論理アドレスを論理
アドレスレジスタ１４２に、物理アドレス人力１１から
与えられたアクセスするデータの物理アドレスを物理ア
ドレスレジスタ１４３に保持する。アクセスするデータ
と、アクセスするデータの論理アドレスと、アクセスす
るデータの物理アドレスが書き込み制御部１４０に得ら
れた時点で、アクセスするデータと、アクセスするデー
タの論理アドレスと、アクセスするデータの物理アドレ
スを１組にして、書き込み制御部１４０によって、デー
タメモリ１１０と、論理アドレスメチリ１２０と、物理
アドレスメモリ１５０にそれぞれ書き込む。

無効化制御部１６０は主記憶５００に対する書き込み物
理アドレスを監視する。主記憶５００に対し書き込みが
行われた場合には、物理アドレス比較部１６１において
、書き込み物理アドレス人力１２から与えられた書き込
み物理アドレスと物理アドレスメモリ１５０に保持され
た物理アドレスが比較される。物理アドレスメモリ１５
０にはデータメモリ１１０に保持されたデータに対応し
て、そのデータの物理アドレスが保持されている。比較
の結果、書き込み物理アドレスが物理アドレスメモリ１
５０に保持されている。つまり、主記憶を共用する他の
アクセス要求元によって更新されたデータの更新前のコ
ピーをデータメモリ１１０に保持している場合には、物
理無効化制御部１６２によって書き込み制御部１４０を
起動し、データメモリ１１０に保持された該当のコピー
データを無効化する。

（発明の効果） 本発明によると、キャッシュ上に保持されたコピーデー
タに対応する主記憶上の元データが更新された場合には
、常に保持されたコピーデータが無効化される。このた
め、物理アドレスキャッシュに比較して早いアクセスタ
イムを持つという論理アドレスキャッシュの特徴を保ち
つつ、主記憶上の元データと保持されたコピーデータの
一致を保証することができる。これによって、Ｕ○転送
のような主記憶への書き込みが行われた場合にも、保持
したデータを無効化する必要がなくなり、キャッシュの
ヒツト率が向上する。また、マルチプロセッサシステム
では、従来方式の論理アドレスキャッシュがキャッシン
グできなかったデータをキャッシングできる論理アドレ
スキャッシュを得ることができる。

【図面の簡単な説明】

第１図は本発明の構成要素を示す図、第２図は本発明を
具体的にした一実施例を示すブロック図、第３図は実施
例が動作するシステムの構成要素を示す図、第４図は従
来方式の構成要素を示す図である。 １・・・データ保持手段、２・・・論理アドレス保持手
段、ｉ・・・論理検索手段、４・・・書き込み手段、５
・・・物理アドレス保持手段、６・・・無効化手段、２
００．・・プロセッサ、３００・・・アドレス変換手段
、４００・・・６メモリアクセス手段、５００・・・主
記憶。

Claims (1)

【特許請求の範囲】
1. データを保持するデータ保持手段と、このデータに対応
   してデータの論理アドレスを保持する論理アドレス保持
   手段と、論理アドレスによって前記データの検索を行う
   論理検索手段と、前記データ保持手段と前記論理アドレ
   ス保持手段への書き込みを制御する書き込み手段を持つ
   論理アドレスキャッシュ制御方式において、前記データ
   に対応してデータの物理アドレスを保持する物理アドレ
   ス保持手段と、前記書き込み手段内部に前記物理アドレ
   ス保持手段への書き込みを制御する手段を持ち、書き込
   み物理アドレスを監視することによって、主記憶を共有
   する他のアクセス要求元により更新されたデータの更新
   前のコピーデータを前記データ保持手段に保持している
   場合には、当該コピーデータを無効化する無効化手段を
   持つことを特徴とする論理アドレスキャッシュ制御方式
   。