JPH01277019A - シュミット―トリガ回路 - Google Patents
シュミット―トリガ回路Info
- Publication number
- JPH01277019A JPH01277019A JP1070781A JP7078189A JPH01277019A JP H01277019 A JPH01277019 A JP H01277019A JP 1070781 A JP1070781 A JP 1070781A JP 7078189 A JP7078189 A JP 7078189A JP H01277019 A JPH01277019 A JP H01277019A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current mirror
- current
- base
- trigger circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 9
- 230000008878 coupling Effects 0.000 claims description 10
- 238000010168 coupling process Methods 0.000 claims description 10
- 238000005859 coupling reaction Methods 0.000 claims description 10
- 229920006395 saturated elastomer Polymers 0.000 abstract description 3
- 239000013078 crystal Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000009738 saturating Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
- H03K3/2893—Bistables with hysteresis, e.g. Schmitt trigger
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
- H03K3/2893—Bistables with hysteresis, e.g. Schmitt trigger
- H03K3/2897—Bistables with hysteresis, e.g. Schmitt trigger with an input circuit of differential configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manipulation Of Pulses (AREA)
- Amplifiers (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は入力端子における入力信号を変換・して出力端
子に出力信号として出力させるシュミット−トリガ回路
であって、各々がベース、エミッタ及びコレクタを有し
ている第1トランジスタと第2トランジスタとから成る
差動増幅器を具えており、前記第1及び第2トランジス
タのエミッタを第1電流源に結合させ、第1トランジス
タのベースを入力端子に結合させ、第2トランジスタの
コレクタを第1電流ミラーの入力端子に結合させ、第2
トランジスタのベースを第1電流ミラーの出力端子に結
合させたシュミット−トリガ回路に関するものである。
子に出力信号として出力させるシュミット−トリガ回路
であって、各々がベース、エミッタ及びコレクタを有し
ている第1トランジスタと第2トランジスタとから成る
差動増幅器を具えており、前記第1及び第2トランジス
タのエミッタを第1電流源に結合させ、第1トランジス
タのベースを入力端子に結合させ、第2トランジスタの
コレクタを第1電流ミラーの入力端子に結合させ、第2
トランジスタのベースを第1電流ミラーの出力端子に結
合させたシュミット−トリガ回路に関するものである。
(従来の技術)
2個のエミッタ結合させたトランジスタを具えているシ
ュミット−トリガ回路は特開昭60−136413 4
から既知である。この従来回路では入力電圧を一方の第
1トランジスタのベース(第1入力端子)に供給し、第
2トランジスタの第2入力端子、即ちベースを第2電流
ミラーにより前記第2トランジスタのコレクタに接続し
、前記第1及び第2トランジスタのエミッタを電流源に
接続している。
ュミット−トリガ回路は特開昭60−136413 4
から既知である。この従来回路では入力電圧を一方の第
1トランジスタのベース(第1入力端子)に供給し、第
2トランジスタの第2入力端子、即ちベースを第2電流
ミラーにより前記第2トランジスタのコレクタに接続し
、前記第1及び第2トランジスタのエミッタを電流源に
接続している。
(発明が解決しようとする課題)
上記従来のシュミット−トリガ回路は集積回路技術にて
容易に製造することができない。その理由は、抵抗、特
に抵抗値が高い抵抗は集積化が困難であるからである。
容易に製造することができない。その理由は、抵抗、特
に抵抗値が高い抵抗は集積化が困難であるからである。
そこで、本発明の目的は抵抗を全く用いないシュミット
−トリガ回路を提供することにある。
−トリガ回路を提供することにある。
(課題を解決するための手段)
本発明は冒頭にて述べた種類のシュミット−トリガ回路
において、前記第2トランジスタのベースを第1結合点
にて第2電流源に結合させ、且つ第2結合点にて半導体
接合を介して前記第1電流ミラーの出力端子に結合させ
ると共に第1ダイオードアレイにも結合させ、該第1ダ
イオードアレイを少なくとも2個のダイオード素子で構
成し、且つ前記第1ダイオードアレイを前記第1電流ミ
ラー及び前記半導体接合に並列に配置したことを特徴と
する。
において、前記第2トランジスタのベースを第1結合点
にて第2電流源に結合させ、且つ第2結合点にて半導体
接合を介して前記第1電流ミラーの出力端子に結合させ
ると共に第1ダイオードアレイにも結合させ、該第1ダ
イオードアレイを少なくとも2個のダイオード素子で構
成し、且つ前記第1ダイオードアレイを前記第1電流ミ
ラー及び前記半導体接合に並列に配置したことを特徴と
する。
上記本発明によるシュミット−トリガ回路では、入力信
号が十分に小さい場合に、電流が第1電流ミラーの人力
段及び差動増幅器を経て第1電流源に流れるようになる
。第1電流ミラーにより再生された電流は、この電流ミ
ラーの出力段から半導体接合を経て第2電流源へと流れ
る。この場合に、第1電流ミラーの出力端子と前記半導
体接合との間の電圧は2個のダイオード電圧よりも小さ
いために、第1ダイオードアレイには電流が流れな(な
る。入力信号が十分に大きい場合には、第1電流ミラー
及び半導体接合には電流が流れな(なる。
号が十分に小さい場合に、電流が第1電流ミラーの人力
段及び差動増幅器を経て第1電流源に流れるようになる
。第1電流ミラーにより再生された電流は、この電流ミ
ラーの出力段から半導体接合を経て第2電流源へと流れ
る。この場合に、第1電流ミラーの出力端子と前記半導
体接合との間の電圧は2個のダイオード電圧よりも小さ
いために、第1ダイオードアレイには電流が流れな(な
る。入力信号が十分に大きい場合には、第1電流ミラー
及び半導体接合には電流が流れな(なる。
第2電流源に流れる電流は第1ダイオードアレイにより
供給される。
供給される。
前記半導体接合をフィードバックトランジスタのベース
−エミッタ接合とし、このトランジスタのベースを第1
電流ミラーの出力端子に結合させると共にエミッタを第
2トランジスタのベースに結合させると、第1電流ミラ
ーの出力端子から第2トランジスタpベースへの電流利
得が高くなり、これによりトリガ回路は一層迅速に切り
替わるようになる。
−エミッタ接合とし、このトランジスタのベースを第1
電流ミラーの出力端子に結合させると共にエミッタを第
2トランジスタのベースに結合させると、第1電流ミラ
ーの出力端子から第2トランジスタpベースへの電流利
得が高くなり、これによりトリガ回路は一層迅速に切り
替わるようになる。
出力信号は、例えば第1ダイオードアレイに結合させる
他の電流ミラーによって取出すことができる。出力信号
は第1しきい値で低いレベルから高レベルへと変化し、
これは第1電流ミラーの出力段の電圧と、フィードバッ
クトランジスタのベース−エミッタ電圧とに依存する。
他の電流ミラーによって取出すことができる。出力信号
は第1しきい値で低いレベルから高レベルへと変化し、
これは第1電流ミラーの出力段の電圧と、フィードバッ
クトランジスタのベース−エミッタ電圧とに依存する。
出力信号が高いレベルから低レベルへと変化する第2切
替しきい値は第1ダイオードアレイにおけるダイオード
素子の順方向電圧の和に依存する。
替しきい値は第1ダイオードアレイにおけるダイオード
素子の順方向電圧の和に依存する。
前記第1ダイオードアレイは少なくとも2個直列に接続
したダイオード素子で構成する。これらのダイオード素
子は第2電流源に流れる電流に対して順方向となるよな
極性で接続する。
したダイオード素子で構成する。これらのダイオード素
子は第2電流源に流れる電流に対して順方向となるよな
極性で接続する。
ヒステリシス幅、即ち2つの切替しきい値開の間隔は第
1ダイオードアレイにおけるダイオード素子の個数によ
って規定される。2つの切替しきい値は、第2ダイオー
ドアレイを第1結合点と第2結合点との間に配置すれば
、これら2つのしきい値の間隔を維持しながら低くする
ことができる。
1ダイオードアレイにおけるダイオード素子の個数によ
って規定される。2つの切替しきい値は、第2ダイオー
ドアレイを第1結合点と第2結合点との間に配置すれば
、これら2つのしきい値の間隔を維持しながら低くする
ことができる。
出力信号は第1ダイオードアレイから電流ミラーによっ
て取出すのが好適である。この場合には第1ダイオード
アレイを第2電流ミラーの人力段の入力電流通路に配置
し、この第2電流ミラーの出力段を出力端子に接続する
。
て取出すのが好適である。この場合には第1ダイオード
アレイを第2電流ミラーの人力段の入力電流通路に配置
し、この第2電流ミラーの出力段を出力端子に接続する
。
無電流状態にて温度変動又はクリスタル欠陥が第1電流
ミラーの出力段に漏れ電流を生ぜしめることがある。こ
のような漏れ電流を排流(吸収)させるために、第1ト
ランジスタのコレクタを第3電流ミラーの入力端子に接
続し、この第3電流ミラーの出力端子を第4電流ミラー
の入力端子に結合させ、この第4電流ミラーの出力端子
をフィードバックトランジスタのベースに接続する。こ
の場合には、漏れ電流が第4電流ミラーの出力段によっ
て排流される。この場合にはさらに、ループ利得が増大
し、これにより高い方の切替しきい値での出力信号の縁
部峻度が改善される。
ミラーの出力段に漏れ電流を生ぜしめることがある。こ
のような漏れ電流を排流(吸収)させるために、第1ト
ランジスタのコレクタを第3電流ミラーの入力端子に接
続し、この第3電流ミラーの出力端子を第4電流ミラー
の入力端子に結合させ、この第4電流ミラーの出力端子
をフィードバックトランジスタのベースに接続する。こ
の場合には、漏れ電流が第4電流ミラーの出力段によっ
て排流される。この場合にはさらに、ループ利得が増大
し、これにより高い方の切替しきい値での出力信号の縁
部峻度が改善される。
入力電圧が高い場合に差動増幅器の第1トランジスタが
飽和しないようにするために、トリガ回路の入力端子を
入力ダイオードアレイを介して第1トランジスタのベー
スに結合させる。
飽和しないようにするために、トリガ回路の入力端子を
入力ダイオードアレイを介して第1トランジスタのベー
スに結合させる。
さらに本発明の他の好適例では、第1電流ミラーの入力
端子に第5電流ミラーの入力段を接続し、この第5電流
ミラーの出力段を第6電流ミラーの入力段に結合させ、
この第6電流ミラーの出力段を前記出力端子に接続する
。この例は無電流状態にて第2電流ミラーの出力段の漏
れ電流を排流するのに用いることができる。なお、この
場合には第2及び第6電流ミラーの出力段を相互接続す
る。
端子に第5電流ミラーの入力段を接続し、この第5電流
ミラーの出力段を第6電流ミラーの入力段に結合させ、
この第6電流ミラーの出力段を前記出力端子に接続する
。この例は無電流状態にて第2電流ミラーの出力段の漏
れ電流を排流するのに用いることができる。なお、この
場合には第2及び第6電流ミラーの出力段を相互接続す
る。
上述した例ではI”L技法の回路に出力信号を供給する
のに用いることもできる。この場合には、第2電流ミラ
ーを省くことができ、第1及び第2電流源の各々が、I
”L技法で構成される電流源アレイの出力段を形成し、
この電流源アレイを構成するトランジスタのベースを共
通のインジェクタに接続するようにする。
のに用いることもできる。この場合には、第2電流ミラ
ーを省くことができ、第1及び第2電流源の各々が、I
”L技法で構成される電流源アレイの出力段を形成し、
この電流源アレイを構成するトランジスタのベースを共
通のインジェクタに接続するようにする。
(実施例)
以下実施例において図面を参照して説明するに、第1図
に単純化して示すシュミット−トリガ回路は2個のNP
N)ランジスタ2及び3から成る差動増幅器1を具えて
おり、これらトランジスタのエミッタを電流源4に接続
する。この電流源4の他方の端子を電圧源の負の給電端
子51に接続し、入力端子52の入力電圧Ueをトラン
ジスタ2のベースに供給する。トランジスタ3のコレク
タを第1電流ミラー5の入力段に接続する。この入力段
はPNP )ランジスタロで構成し、このトランジスタ
のエミッタを正の給電端子50に接続し、このトランジ
スタ6のベース及びコレクタをトランジスタ3のコレク
タに接続する。第1電流ミラー5の出力段はトランジス
タ7で構成し、このトランジスタのベースをトランジス
タ6のベースに接続すると共に、エミッタを正の給電端
子50に接続する。トランジスタ7のコレクタをNPN
形のフィードバックトランジスタ8のベースに接続し、
このトランジスタ8のコレクタを正の給電端子50に接
続すると共に、エミッタを第2電流源9と、トランジス
タ3のベースと、ダイオード素子として接続したNPN
、トランジスタ10のエミッタとに接続する。第2電流
源9の他端を負の給電端子51に接続する。トランジス
タ10のベース及びコレクタをPNP トランジスタ1
1のコレクタ及びベースに接続する。このPNP トラ
ンジスタ11は第2電流ミラー12の人力段を構成する
。トランジスタ11のエミッタ並びにPNP トランジ
スタ13のエミッタを正の給電端子50に接続する。ト
ランジスタ13のベースをトランジスタ11のベースに
接続する。トランジスタ13のコレクタはシュミット−
トリガ回路の出力端子53を構成する。
に単純化して示すシュミット−トリガ回路は2個のNP
N)ランジスタ2及び3から成る差動増幅器1を具えて
おり、これらトランジスタのエミッタを電流源4に接続
する。この電流源4の他方の端子を電圧源の負の給電端
子51に接続し、入力端子52の入力電圧Ueをトラン
ジスタ2のベースに供給する。トランジスタ3のコレク
タを第1電流ミラー5の入力段に接続する。この入力段
はPNP )ランジスタロで構成し、このトランジスタ
のエミッタを正の給電端子50に接続し、このトランジ
スタ6のベース及びコレクタをトランジスタ3のコレク
タに接続する。第1電流ミラー5の出力段はトランジス
タ7で構成し、このトランジスタのベースをトランジス
タ6のベースに接続すると共に、エミッタを正の給電端
子50に接続する。トランジスタ7のコレクタをNPN
形のフィードバックトランジスタ8のベースに接続し、
このトランジスタ8のコレクタを正の給電端子50に接
続すると共に、エミッタを第2電流源9と、トランジス
タ3のベースと、ダイオード素子として接続したNPN
、トランジスタ10のエミッタとに接続する。第2電流
源9の他端を負の給電端子51に接続する。トランジス
タ10のベース及びコレクタをPNP トランジスタ1
1のコレクタ及びベースに接続する。このPNP トラ
ンジスタ11は第2電流ミラー12の人力段を構成する
。トランジスタ11のエミッタ並びにPNP トランジ
スタ13のエミッタを正の給電端子50に接続する。ト
ランジスタ13のベースをトランジスタ11のベースに
接続する。トランジスタ13のコレクタはシュミット−
トリガ回路の出力端子53を構成する。
シュミット−トリガ回路の作動を第2図に示した伝達特
性によって説明する。
性によって説明する。
入力信号Ueが負の際にトランジスタ2はカット・オフ
され、トランジスタ3が導通する。これにより、電流が
電流ミラー5のトランジスタ6及びトランジスタ3のコ
レクターエミッタ接合を経て電流源4へと流れる。この
際、導通フィードバックトランジスタ8はほぼ等しい電
流を電流源9に供給する。第1電流ミラー5の出力段に
おけるトランジスタ7は飽和してトランジスタ8が導通
するために、ダイオード素子として接続した2個のトラ
ンジスタ10及び11のダイオード接合が短絡される。
され、トランジスタ3が導通する。これにより、電流が
電流ミラー5のトランジスタ6及びトランジスタ3のコ
レクターエミッタ接合を経て電流源4へと流れる。この
際、導通フィードバックトランジスタ8はほぼ等しい電
流を電流源9に供給する。第1電流ミラー5の出力段に
おけるトランジスタ7は飽和してトランジスタ8が導通
するために、ダイオード素子として接続した2個のトラ
ンジスタ10及び11のダイオード接合が短絡される。
この結果、電流ミラー12は無電流状態となり、出力端
子53に供給される出力電圧Ua+ainは負の給電端
子51の電圧に対してほぼ0となる。
子53に供給される出力電圧Ua+ainは負の給電端
子51の電圧に対してほぼ0となる。
出力電圧Uaは、入力電圧がUslに等しくなる際に低
レベルUa*(nから高レベルUa11.xへと変化す
る。この変化時にトランジスタ3がターン・オフされて
、トランジスタ2がターン・オフする。この際、電流ミ
ラー5には電流が流れず、トランジスタ8はカット・オ
フされる。このために電流源9には電流ミラー12及び
トランジスタ1゜からの電流が流れる。この場合の出力
電圧Uaは電流源9からの電流と負荷抵抗(図示せず)
との積に等しくなる。出力電圧Uaは切替しきい値Us
2で高レベルUa、□から低レベルUa□0へと変化す
、る。切替しきい値Us lは切替しきい値Us2よ
りも高く、切替しきい値Uslはトランジスタ7の飽和
電圧及びトランジスタ8のベース−エミッタ電圧により
決定される。切替しきい値Uslは次式のように表わす
ことができる。即ち、Us 1 = UpUsatt
Ubasここに、Upは給電端子50における電圧で
あり、U、、7はトランジスタ7の飽和電圧であり、U
b、11はトランジスタ8のベース−エミッタ電圧であ
る。
レベルUa*(nから高レベルUa11.xへと変化す
る。この変化時にトランジスタ3がターン・オフされて
、トランジスタ2がターン・オフする。この際、電流ミ
ラー5には電流が流れず、トランジスタ8はカット・オ
フされる。このために電流源9には電流ミラー12及び
トランジスタ1゜からの電流が流れる。この場合の出力
電圧Uaは電流源9からの電流と負荷抵抗(図示せず)
との積に等しくなる。出力電圧Uaは切替しきい値Us
2で高レベルUa、□から低レベルUa□0へと変化す
、る。切替しきい値Us lは切替しきい値Us2よ
りも高く、切替しきい値Uslはトランジスタ7の飽和
電圧及びトランジスタ8のベース−エミッタ電圧により
決定される。切替しきい値Uslは次式のように表わす
ことができる。即ち、Us 1 = UpUsatt
Ubasここに、Upは給電端子50における電圧で
あり、U、、7はトランジスタ7の飽和電圧であり、U
b、11はトランジスタ8のベース−エミッタ電圧であ
る。
切替しきい値Us2はトランジスタIO及び11のベー
ス−エミッタ電圧で表わすことができ、この切替しきい
値Us2は次式のように表わされる。
ス−エミッタ電圧で表わすことができ、この切替しきい
値Us2は次式のように表わされる。
Us2 =Up Ub*+o UbazここにU
bsl。はトランジスタ10のベース−エミッタ電圧で
あり、Uo、はトランジスタ11のベース−エミッタ電
圧である。
bsl。はトランジスタ10のベース−エミッタ電圧で
あり、Uo、はトランジスタ11のベース−エミッタ電
圧である。
2つの切替しきい値UslとUs2との間の間隔は他の
トランジスタをダイオード素子として配置することによ
って大きくすることができる。なお、ダイオード素子と
して配置するこれらのトランジスタはトランジスタ10
に直列に接続する必要がある。ダイオード素子として接
続する他のトランジスタによって切替ヒステリシスの位
置も変えることができる。この場合には2つの切替しき
い値開の間隔は同じであり、ダイオード素子として接続
するトランジスタは、トランジスタ8及び10のエミッ
タ接続点と、トランジスタ3のベースと電流源9との接
続点との間に配置する必要がある。
トランジスタをダイオード素子として配置することによ
って大きくすることができる。なお、ダイオード素子と
して配置するこれらのトランジスタはトランジスタ10
に直列に接続する必要がある。ダイオード素子として接
続する他のトランジスタによって切替ヒステリシスの位
置も変えることができる。この場合には2つの切替しき
い値開の間隔は同じであり、ダイオード素子として接続
するトランジスタは、トランジスタ8及び10のエミッ
タ接続点と、トランジスタ3のベースと電流源9との接
続点との間に配置する必要がある。
トランジスタ3のオフ状態において、電流ミラー5を無
電流状態とする必要がある際に、クリスタル欠陥又は温
度変化によりトランジスタ7から漏れ電流が生ずること
がある。又、第2電流ミラー12の出力段も漏れ電流を
発生することがある。
電流状態とする必要がある際に、クリスタル欠陥又は温
度変化によりトランジスタ7から漏れ電流が生ずること
がある。又、第2電流ミラー12の出力段も漏れ電流を
発生することがある。
第1図に示した例と比較するに、第3図に示す例は漏れ
電流を吸収する幾つかの追加の電流ミラーを具えている
。この第3図の例では、トランジスタ2のコレクタを第
3電流ミラー14の入力段に接続し、この電流ミラーの
出力段を第4電流ミラー15に結合させる。第3電流ミ
ラー14の入力段はPNP )ランジスタ16で構成し
、このトランジスタのエミッタを正の給電端子50に接
続し、そのベース及びコレクタをトランジスタ2のコレ
クタに接続する。第3電流ミラー14の出力段を構成す
るPNP)ラング・スタ17のエミッタも正の給電端子
50に接続し、そのベースをトランジスタ16のベース
に接続する。第3電流ミラー14の出力端子を構成する
トランジスタ17のコレクタを、第4電流ミラー15の
入力段を構成するPNPトランジスタ18のベースとコ
レクタとに接続する。トランジスタ18のエミッタを負
の給電端子に接続する。第4電流ミラー15の出力段は
NPN )ランジスタ19で構成し、このトランジスタ
のコレクタをフィードバックトランジスタ8のベース及
びトランジスタ7のコレクタに結合させる。トランジス
タ19のエミッタを負の給電端子に接続し、このトラン
ジスタのベースをトランジスタ18のベースに接続する
。
電流を吸収する幾つかの追加の電流ミラーを具えている
。この第3図の例では、トランジスタ2のコレクタを第
3電流ミラー14の入力段に接続し、この電流ミラーの
出力段を第4電流ミラー15に結合させる。第3電流ミ
ラー14の入力段はPNP )ランジスタ16で構成し
、このトランジスタのエミッタを正の給電端子50に接
続し、そのベース及びコレクタをトランジスタ2のコレ
クタに接続する。第3電流ミラー14の出力段を構成す
るPNP)ラング・スタ17のエミッタも正の給電端子
50に接続し、そのベースをトランジスタ16のベース
に接続する。第3電流ミラー14の出力端子を構成する
トランジスタ17のコレクタを、第4電流ミラー15の
入力段を構成するPNPトランジスタ18のベースとコ
レクタとに接続する。トランジスタ18のエミッタを負
の給電端子に接続する。第4電流ミラー15の出力段は
NPN )ランジスタ19で構成し、このトランジスタ
のコレクタをフィードバックトランジスタ8のベース及
びトランジスタ7のコレクタに結合させる。トランジス
タ19のエミッタを負の給電端子に接続し、このトラン
ジスタのベースをトランジスタ18のベースに接続する
。
トランジスタ7のコレクタにより供給される漏れ電流は
トランジスタ19により排流される。さらに、第3及び
第4電流ミラー14及び15はループ利得を高め、従っ
て切替しきい値Uslにて得られる出力信号の縁部を急
峻にする。
トランジスタ19により排流される。さらに、第3及び
第4電流ミラー14及び15はループ利得を高め、従っ
て切替しきい値Uslにて得られる出力信号の縁部を急
峻にする。
トランジスタ3のコレクタと第1電流ミラー5との間に
は第5電流ミラー21を配置し、これをPNP )ラン
ジスタ22と23とで構成する。トランジスタ22のベ
ース及びトランジスタ23のベースをトランジスタ3の
コレクタ及びトランジスタ22のコレクタに接続する。
は第5電流ミラー21を配置し、これをPNP )ラン
ジスタ22と23とで構成する。トランジスタ22のベ
ース及びトランジスタ23のベースをトランジスタ3の
コレクタ及びトランジスタ22のコレクタに接続する。
トランジスタ22及び23のエミッタをトランジスタ6
のベースに接続し、トランジスタ23のコレクタを第6
電流ミラー24の入力段に接続する。この電流ミラーの
入力段はNPNトランジスタ25で構成し、このトラン
ジスタのエミッタを負の給電端子に接続し、そのベース
及びコレクタをトランジスタ23のコレクタに接続する
。
のベースに接続し、トランジスタ23のコレクタを第6
電流ミラー24の入力段に接続する。この電流ミラーの
入力段はNPNトランジスタ25で構成し、このトラン
ジスタのエミッタを負の給電端子に接続し、そのベース
及びコレクタをトランジスタ23のコレクタに接続する
。
第6電流ミラー24の出力段はNPN )ランジスタ2
6で構成し、このトランジスタ26のコレクタとトラン
ジスタ13のコレクタとでシュミット−トリガ回路の出
力端子53を構成する。トランジスタ26のエミッタも
負の給電端子51に接続し、このトランジスタのベース
をトランジスタ25のベースに接続する。トランジスタ
26は、電流ミラーが無電流状態にあるべ゛き際にトラ
ンジスタ13により発生される漏れ電流を排流する。
6で構成し、このトランジスタ26のコレクタとトラン
ジスタ13のコレクタとでシュミット−トリガ回路の出
力端子53を構成する。トランジスタ26のエミッタも
負の給電端子51に接続し、このトランジスタのベース
をトランジスタ25のベースに接続する。トランジスタ
26は、電流ミラーが無電流状態にあるべ゛き際にトラ
ンジスタ13により発生される漏れ電流を排流する。
電流源4及び9を電流源アレイ28の出力段で形成する
。これらの出力段の各々はNPN トランジスタ29及
び30でそれぞ°れ構成し、これらのトランジスタのエ
ミッタを負の給電端子51に接続すると共に、それらの
ベースをNPN )ランジスタ31のベースに接続する
。トランジスタ29のコレクタをトランジスタ2及び3
のエミッタに接続し、トランジスタ30のコレクタをト
ランジスタ3のベースに接続する。トランジスタ31の
エミッタも負の給電端子51に接続し、このトランジス
タのコレクタをそのベース及び他の電流源23に接続す
る。この電流源32の他端は負の給電端子に接続する。
。これらの出力段の各々はNPN トランジスタ29及
び30でそれぞ°れ構成し、これらのトランジスタのエ
ミッタを負の給電端子51に接続すると共に、それらの
ベースをNPN )ランジスタ31のベースに接続する
。トランジスタ29のコレクタをトランジスタ2及び3
のエミッタに接続し、トランジスタ30のコレクタをト
ランジスタ3のベースに接続する。トランジスタ31の
エミッタも負の給電端子51に接続し、このトランジス
タのコレクタをそのベース及び他の電流源23に接続す
る。この電流源32の他端は負の給電端子に接続する。
高い入力電圧に対して差動増幅器1のトランジスタ2が
飽和しないようにするため、トランジスタ2のベースに
ダイオード素子として配置されるトランジスタ33を接
続する。入力信号Ueはトランジスタ33のベース及び
コレクタに供給され、このトランジスタのエミッタをト
ランジスタ2のベースに接続するため、2つの切替しき
い値Usl及びUs2は常に1ベース−エミッタ電圧骨
だけシフトされる。
飽和しないようにするため、トランジスタ2のベースに
ダイオード素子として配置されるトランジスタ33を接
続する。入力信号Ueはトランジスタ33のベース及び
コレクタに供給され、このトランジスタのエミッタをト
ランジスタ2のベースに接続するため、2つの切替しき
い値Usl及びUs2は常に1ベース−エミッタ電圧骨
だけシフトされる。
シュミット−トリガ回路はI” L回路に用いることも
できる。第4図はこの目的に好適な一例を示したもので
あり、この例が第3図の例と相違している点は、トラン
ジスタ13がなく、しかも電流源アレイに供給するベー
ス電流をベース接地形で作動するPNP)ランジスタ4
0で発生させる点にある。トランジスタ40のコレクタ
はトランジスタ31のベースに接続し、エミッタは電流
源32に接続する。トランジスタ40のベースは接地す
る。回路の出力端子はトランジスタ26のコレクタで構
成する。
できる。第4図はこの目的に好適な一例を示したもので
あり、この例が第3図の例と相違している点は、トラン
ジスタ13がなく、しかも電流源アレイに供給するベー
ス電流をベース接地形で作動するPNP)ランジスタ4
0で発生させる点にある。トランジスタ40のコレクタ
はトランジスタ31のベースに接続し、エミッタは電流
源32に接続する。トランジスタ40のベースは接地す
る。回路の出力端子はトランジスタ26のコレクタで構
成する。
トランジスタ8のエミッタ接続線とトランジスタ3のベ
ース接続線との間及びトランジスタ8のエミッタ接続線
とトランジスタ10のエミッタ接続線との間にダイオー
ド接続の他のトランジスタを配置するため、本例におけ
る切替しきい値Usl及びUs2も変化した。NPN
)ランジスタ41のコレクタ及びベースをトランジスタ
10のエミッタに接続し、トランジスタ41のエミッタ
は別のNPNトランジスタ42のベース及びコレクタに
接続する。トランジスタ42のエミッタをトランジスタ
8のエミッタと、さらに別のNPNトランジスタ43の
ベース及びコレクタとに接続する。トランジスタ43の
エミッタはNPN )ランジスタ44のベース及びコレ
クタに接続する。トランジスタ44のエミッタをトラン
ジスタ3のベースとトランジスタ30のコレクタとに接
続する。切替しきい値Uslは次式を満足する。即ち、 Usl=Up Usmt7 Ub*43 Ube
<n+Ubezi又、切替しきい値Us2は次式を満足
する。即ち、U s2 =Up Ubet+ Ub
*+o Ub*4+ Uba42U b a 4コ
−Ubm4a+ Ui+eiコここに、Ubaz3+
Ub。4□ U b e 4□r Ube43及びU
b m 44はトランジスタ33.41.42.43
及び44のベース−エミッタ電圧である。
ース接続線との間及びトランジスタ8のエミッタ接続線
とトランジスタ10のエミッタ接続線との間にダイオー
ド接続の他のトランジスタを配置するため、本例におけ
る切替しきい値Usl及びUs2も変化した。NPN
)ランジスタ41のコレクタ及びベースをトランジスタ
10のエミッタに接続し、トランジスタ41のエミッタ
は別のNPNトランジスタ42のベース及びコレクタに
接続する。トランジスタ42のエミッタをトランジスタ
8のエミッタと、さらに別のNPNトランジスタ43の
ベース及びコレクタとに接続する。トランジスタ43の
エミッタはNPN )ランジスタ44のベース及びコレ
クタに接続する。トランジスタ44のエミッタをトラン
ジスタ3のベースとトランジスタ30のコレクタとに接
続する。切替しきい値Uslは次式を満足する。即ち、 Usl=Up Usmt7 Ub*43 Ube
<n+Ubezi又、切替しきい値Us2は次式を満足
する。即ち、U s2 =Up Ubet+ Ub
*+o Ub*4+ Uba42U b a 4コ
−Ubm4a+ Ui+eiコここに、Ubaz3+
Ub。4□ U b e 4□r Ube43及びU
b m 44はトランジスタ33.41.42.43
及び44のベース−エミッタ電圧である。
第1図は本発明によるシュミット−トリガ回路の一例を
示す簡単な回路図; 第2図はシュミット−トリガ回路の伝達特性を示す図; 第3及び第4図はそれぞれ本発明によるシュミット−ト
リガ回路の詳細回路図である。 1・・・差動増幅器 2・・・第1トランジスタ
3・・・第2トランジスタ 4・・・第1電流源5・・
・第1電流ミラー 6・・・第1電流ミラーの入力段 7・・・第1電流ミラーの出力段 8・・・フィードバックトランジスタ 9・・・第2電流源 (10,11)・・・第1ダイオードアレイ12・・・
第2電流ミラー 13・・・第2ilt流ミラーの出力段14・・・第3
電流ミラー 15・・・第4電流ミラー16・・・第
3電流ミラーの入力段 17・・・第3電流ミラーの出力段 18・・・第4電流ミラーの入力段 19・・・第4電流ミラーの出力段 21・・・第5電流ミラー 22・・・第5電流ミラーの入力段 23・・・第5電流ミラーの出力段 24・・・第6電流ミラー 25・・・第6電流ミラーの入力段 26・・・第6電流ミラーの出力段 28・・・電流源アレイ 29.30・・・電流源アレイの出力段32・・・電流
源 (32,40)・・・インジェクタ 33・・・入力ダイオードアレイ (43,44)・・・第2ダイオードアレイ50・・・
正給電端子 51・・・負給電端子52・・・入
力端子 53・・・出力端子特許出願人
エヌ・べ−・フィリップス・フルーイランペンファブリ
ケン
示す簡単な回路図; 第2図はシュミット−トリガ回路の伝達特性を示す図; 第3及び第4図はそれぞれ本発明によるシュミット−ト
リガ回路の詳細回路図である。 1・・・差動増幅器 2・・・第1トランジスタ
3・・・第2トランジスタ 4・・・第1電流源5・・
・第1電流ミラー 6・・・第1電流ミラーの入力段 7・・・第1電流ミラーの出力段 8・・・フィードバックトランジスタ 9・・・第2電流源 (10,11)・・・第1ダイオードアレイ12・・・
第2電流ミラー 13・・・第2ilt流ミラーの出力段14・・・第3
電流ミラー 15・・・第4電流ミラー16・・・第
3電流ミラーの入力段 17・・・第3電流ミラーの出力段 18・・・第4電流ミラーの入力段 19・・・第4電流ミラーの出力段 21・・・第5電流ミラー 22・・・第5電流ミラーの入力段 23・・・第5電流ミラーの出力段 24・・・第6電流ミラー 25・・・第6電流ミラーの入力段 26・・・第6電流ミラーの出力段 28・・・電流源アレイ 29.30・・・電流源アレイの出力段32・・・電流
源 (32,40)・・・インジェクタ 33・・・入力ダイオードアレイ (43,44)・・・第2ダイオードアレイ50・・・
正給電端子 51・・・負給電端子52・・・入
力端子 53・・・出力端子特許出願人
エヌ・べ−・フィリップス・フルーイランペンファブリ
ケン
Claims (1)
- 【特許請求の範囲】 1、入力端子(52)における入力信号(Ue)を変換
して出力端子(53)に出力信号(Ua)として出力さ
せるシュミット−トリガ回路であって、各々がベース、
エミッタ及びコレクタを有している第1トランジスタ(
2)と第2トランジスタ(3)とから成る差動増幅器を
具えており、前記第1及び第2トランジスタのエミッタ
を第1電流源(4)に結合させ、第1トランジスタのベ
ースを入力端子に結合させ、第2トランジスタのコレク
タを第1電流ミラー(5)の入力端子に結合させ、第2
トランジスタのベースを第1電流ミラーの出力端子に結
合させたシュミット−トリガ回路において、前記第2ト
ランジスタのベースを第1結合点にて第2電流源(9)
に結合させ、且つ第2結合点にて半導体接合(8)を介
して前記第1電流ミラーの出力端子に結合させると共に
第1ダイオードアレイ(10、11)にも結合させ、該
第1ダイオードアレイを少なくとも2個のダイオード素
子で構成し、且つ前記第1ダイオードアレイを前記第1
電流ミラー及び前記半導体接合に並列に配置したことを
特徴とするシュミット−トリガ回路。 2、前記半導体接合をフィードバックトランジスタ(8
)のベース−エミッタ接合とし、該トランジスタのベー
スを前記第1電流ミラーの出力端子に結合させ、且つ該
トランジスタのエミッタを前記第2トランジスタのベー
スに結合させたことを特徴とする請求項1に記載のシュ
ミット−トリガ回路。 3、前記第1結合点と前記第2結合点との間に第2ダイ
オードアレイ(43、44)を配置したことを特徴とす
る請求項1又は2に記載のシュミット−トリガ回路。 4、前記第1ダイオードアレイを第2電流ミラー(12
)の入力段における入力電流通路に配置し、前記第2電
流ミラーの出力段(13)を前記出力端子(53)に接
続したことを特徴とする請求項1、2又は3項のいずれ
かに記載のシュミット−トリガ回路。 5、前記第1トランジスタ(2)のコレクタを第3電流
ミラー(14)の入力端子に接続し、該第3電流ミラー
の出力端子を第4電流ミラー (15)の入力端子に結合させ、該第4電流ミラーの出
力端子を前記フィードバックトランジスタ(8)のベー
スに接続したことを特徴とする請求項2、3又は4項の
いずれかに記載のシュミット−トリガ回路。 6、前記入力端子(52)を入力ダイオードアレイ(3
3)を介して第1トランジスタ(2)のベースに結合さ
せたことを特徴とする請求項5に記載のシュミット−ト
リガ回路。 7、前記第1電流ミラー(5)の入力端子に第5電流ミ
ラー(21)の入力段(22)を接続し、該第5電流ミ
ラーの出力段(23)を第6電流ミラー(24)の入力
段(25)に結合させ、該第6電流ミラーの出力段(2
6)を前記出力端子(53)に接続したことを特徴とす
る請求項1、2、3、5又は6項のいずれかに記載のシ
ュミット−トリガ回路。 8、前記第2及び第6電流ミラーの出力段を相互接続し
たことを特徴とする請求項6又は7のいずれかに記載の
シュミット−トリガ回路。 9、前記第1及び第2電流源(4、9)の各々がI^2
L技法で構成される電流源アレイの出力段(29、30
)を形成し、該電流源アレイを構成するトランジスタの
ベースを共通のインジェクタ(40、32)に接続した
ことを特徴とする請求項8に記載のシュミット−トリガ
回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE3810058.4 | 1988-03-25 | ||
DE3810058A DE3810058A1 (de) | 1988-03-25 | 1988-03-25 | Schmitt-trigger-schaltung |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01277019A true JPH01277019A (ja) | 1989-11-07 |
Family
ID=6350640
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1070781A Pending JPH01277019A (ja) | 1988-03-25 | 1989-03-24 | シュミット―トリガ回路 |
Country Status (6)
Country | Link |
---|---|
US (1) | US4977336A (ja) |
EP (1) | EP0334447B1 (ja) |
JP (1) | JPH01277019A (ja) |
KR (1) | KR890015510A (ja) |
DE (2) | DE3810058A1 (ja) |
HK (1) | HK45596A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6084456A (en) * | 1997-12-30 | 2000-07-04 | Hyundai Electronics Industries Co., Ltd. | Schmidt trigger circuit |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03113613A (ja) * | 1989-09-28 | 1991-05-15 | Sumitomo Electric Ind Ltd | 広ダイナミックレンジ電流源回路 |
KR930008554A (ko) * | 1991-10-25 | 1993-05-21 | 김광호 | 콤페레이터 |
JPH06324092A (ja) * | 1993-05-17 | 1994-11-25 | Rohm Co Ltd | ヒステリシス回路及びそれを備えた電源供給システム |
US5583425A (en) * | 1993-07-21 | 1996-12-10 | National Semiconductor Corporation | Voltage comparator with controlled output current proportional to difference voltage |
US5463339A (en) * | 1993-12-29 | 1995-10-31 | International Business Machines Incorporated | Amorphous, thin film transistor driver/receiver circuit with hysteresis |
US5514987A (en) * | 1994-06-27 | 1996-05-07 | Advanced Micro Devices Inc. | Digital regenerative comparator |
DE4430032C1 (de) * | 1994-08-24 | 1995-06-08 | Sgs Thomson Microelectronics | Hysteresebehafteter Komparator in Bipolar-Technik |
US5517143A (en) * | 1994-11-29 | 1996-05-14 | Linear Technology Corporation | Current mirror circuits and methods with guaranteed off state and amplifier circuits using same |
US5686823A (en) * | 1996-08-07 | 1997-11-11 | National Semiconductor Corporation | Bandgap voltage reference circuit |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5814775B2 (ja) * | 1975-09-19 | 1983-03-22 | ソニー株式会社 | トリガカイロ |
US4463271A (en) * | 1981-12-28 | 1984-07-31 | Raytheon Company | Transistor switching circuitry having hysteresis |
JPS5927616A (ja) * | 1982-08-04 | 1984-02-14 | Sanyo Electric Co Ltd | ヒステリシス・コンパレ−タ回路 |
JPS5944123A (ja) * | 1982-09-07 | 1984-03-12 | Nec Corp | 比較回路 |
JPS59198021A (ja) * | 1983-04-26 | 1984-11-09 | Matsushita Electric Ind Co Ltd | シユミツト回路 |
JPS60136413A (ja) * | 1983-12-26 | 1985-07-19 | Toshiba Corp | シユミツト回路 |
-
1988
- 1988-03-25 DE DE3810058A patent/DE3810058A1/de not_active Withdrawn
-
1989
- 1989-03-20 EP EP89200696A patent/EP0334447B1/de not_active Expired - Lifetime
- 1989-03-20 DE DE58908339T patent/DE58908339D1/de not_active Expired - Fee Related
- 1989-03-22 KR KR1019890003555A patent/KR890015510A/ko not_active Application Discontinuation
- 1989-03-23 US US07/328,378 patent/US4977336A/en not_active Expired - Fee Related
- 1989-03-24 JP JP1070781A patent/JPH01277019A/ja active Pending
-
1996
- 1996-03-14 HK HK45596A patent/HK45596A/xx not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6084456A (en) * | 1997-12-30 | 2000-07-04 | Hyundai Electronics Industries Co., Ltd. | Schmidt trigger circuit |
Also Published As
Publication number | Publication date |
---|---|
EP0334447A3 (en) | 1990-12-12 |
EP0334447B1 (de) | 1994-09-14 |
DE3810058A1 (de) | 1989-10-05 |
KR890015510A (ko) | 1989-10-30 |
HK45596A (en) | 1996-03-22 |
US4977336A (en) | 1990-12-11 |
EP0334447A2 (de) | 1989-09-27 |
DE58908339D1 (de) | 1994-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3835410A (en) | Current amplifier | |
US4636744A (en) | Front end of an operational amplifier | |
US4027177A (en) | Clamping circuit | |
US4567444A (en) | Current mirror circuit with control means for establishing an input-output current ratio | |
US4053796A (en) | Rectifying circuit | |
JPS63136712A (ja) | 差動比較回路 | |
US4636743A (en) | Front end stage of an operational amplifier | |
US4345217A (en) | Cascode current source | |
JPH01277019A (ja) | シュミット―トリガ回路 | |
US4158178A (en) | Anti-latch circuit for amplifier stage including bipolar and field-effect transistors | |
US4406955A (en) | Comparator circuit having hysteresis | |
US4220877A (en) | Temperature compensated switching circuit | |
US3509362A (en) | Switching circuit | |
JP2852972B2 (ja) | 差動出力端を有するttlからecl/cmlへの変換回路 | |
US4213068A (en) | Transistor saturation control | |
US4220873A (en) | Temperature compensated switching circuit | |
US4835455A (en) | Reference voltage generator | |
US5343165A (en) | Amplifier having a symmetrical output characteristic | |
GB1494369A (en) | Current amplifier | |
WO1983004351A1 (en) | Current limiter and method for limiting current | |
CA2371066A1 (en) | Overvoltage protection | |
JPH05218799A (ja) | インピーダンス乗算器 | |
US3624426A (en) | Current source for semiconductor circuits | |
US4284912A (en) | Switching circuits for differential amplifiers | |
US4185212A (en) | Level shifting circuit |