JPH01272381A - Display picture converting device - Google Patents
Display picture converting deviceInfo
- Publication number
- JPH01272381A JPH01272381A JP63101832A JP10183288A JPH01272381A JP H01272381 A JPH01272381 A JP H01272381A JP 63101832 A JP63101832 A JP 63101832A JP 10183288 A JP10183288 A JP 10183288A JP H01272381 A JPH01272381 A JP H01272381A
- Authority
- JP
- Japan
- Prior art keywords
- line
- data
- interpolation
- buffer memory
- screen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 19
- 230000001934 delay Effects 0.000 claims description 3
- 230000003111 delayed effect Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 11
- 238000000034 method Methods 0.000 description 9
- 230000002542 deteriorative effect Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 230000000007 visual effect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 206010011224 Cough Diseases 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Studio Circuits (AREA)
- Television Systems (AREA)
- Editing Of Facsimile Originals (AREA)
Abstract
Description
【発明の詳細な説明】
〔概 要〕
標準両面データを、より高解像度の表示装置に拡大表示
させるための画面データに変換する表示画面変換装置に
関し、
画質が低下せず、然も回路規模が小型で廉価なリアルタ
イム処理に適した表示画面変換装置を実現することを目
的とし、
入力画面データの１フレーム分を書き込むフレ−ムバッ
ファメモリと、該フレームバッファメモリから該入力画
面データを読み出すとともに指定拡大倍率に従って該画
面データの所定ラインを重複して読み出す読出制御部と
、該フレームバッファメモリから読み出される全ライン
のうち該重複ラインについてのみ部分数とし他のライン
について１とした第１の補間係数と、全ラインのうち該
重複ラインについてのみＩ−該部分数とし他のラインに
ついてＯとした第２の補間係数とを該指定拡大倍率に対
応して記憶した補間係数テーブルと、該続出制ｉ’Ｈ部
から読み出された各ラインデータに該第１の補間係数を
乗算する第１の乗算部と、該読出制御部から読み出され
た各ラインデータを１ライン分遅延させ該第２の補間係
数を乗算する第２の乗算部と、両乗算部の出力を加冥し
て１９４７分記憶する加算部と、該加算部から該指定拡
大倍率に従ったクロックにより１ラインデータを読み出
し拡大画面信号を出力する水平補間制御部とで構成する
。[Detailed Description of the Invention] [Summary] The present invention relates to a display screen conversion device that converts standard double-sided data to screen data for enlarged display on a display device with higher resolution, without deteriorating the image quality and reducing the circuit scale. The aim is to realize a display screen conversion device that is small and inexpensive and suitable for real-time processing, and includes a frame buffer memory in which one frame of input screen data is written, and a frame buffer memory that reads and specifies the input screen data from the frame buffer memory. a readout control unit that redundantly reads a predetermined line of the screen data according to an enlargement magnification; and a first interpolation coefficient that sets a partial number only for the overlapping line and 1 for other lines among all the lines read from the frame buffer memory. , an interpolation coefficient table storing a second interpolation coefficient of I for the overlapping line out of all lines and O for the other lines in correspondence with the specified enlargement magnification; a first multiplier that multiplies each line data read from the H section by the first interpolation coefficient; A second multiplier that multiplies the interpolation coefficient, an adder that adds the outputs of both multipliers and stores 1947 minutes, and reads out one line of data from the adder using a clock according to the specified enlargement factor to display an enlarged screen. It consists of a horizontal interpolation control section that outputs signals.
本発明は、表示画面変換装置に関し、特に標準画面デー
タを、より高解像度の表示装置に拡大表示させるための
画面データに変換する表示画面変換装置に関するもので
ある。The present invention relates to a display screen conversion device, and more particularly to a display screen conversion device that converts standard screen data into screen data for enlarged display on a higher resolution display device.
最近のビジュアル機器の多様化に伴い、一つのビジュア
ル機器への画面（画像）データを他の種々のビジュアル
機器に適合して表示（デイスプレィ）するようになって
来ている。With the recent diversification of visual devices, screen (image) data for one visual device is being adapted to be displayed on various other visual devices.
一般的な標準の表示装置においては、第１０図に示すよ
うに、例えば、表示画面がＭ、ＸＮ、 ドツト（画素
）であり、ＲＯＢ対応の高解像度の表示装置の表示画面
は、例えばＭｚ ｘＮｚ （＞Ｍ＋×Ｎ２）ドツトで
構成されているので、表示画面をフルに活用するために
は、表示すイズを相互に拡大又は縮小する必要がある。In general standard display devices, the display screen is, for example, M, XN, dots (pixels), as shown in FIG. (>M+×N2), so in order to make full use of the display screen, it is necessary to mutually enlarge or reduce the display size.
また、表示される画面は静止画だけでなく、最近特にオ
フィスでのニーズが高い動画であるので、特に動画の場
合は、リアルタイム処理が要求されるため、その処理時
間の「追従性」が市場ニーズに答える重要なポイントと
なっている。In addition, the displayed screens are not only still images, but also videos, which are in high demand these days, especially in offices.In the case of videos in particular, real-time processing is required, so the "trackability" of the processing time is important in the market. This is an important point in responding to needs.
動画の例えば拡大処理を行う従来技術としては、■拡大
するために追加する情報を単純に元の画面情報を繰り返
して表示する方式、■拡大倍率に合わせて原画から拡大
時の情報を忠実に補間して表示する方式、が提案されて
いた。このうち、特に■の方式は、原画に対して忠実な
画像の再現が必要な放送局等で採用されているものであ
る。Conventional technologies for enlarging videos, for example, include: ■ A method in which the information added for enlarging is simply displayed by repeating the original screen information; ■ A method in which information at the time of enlargement is faithfully interpolated from the original image according to the enlargement magnification. A method of displaying the information was proposed. Among these, the method (3) is particularly adopted by broadcasting stations and the like that require reproduction of images faithful to the original images.
上記の■の方式では、単純に元の原画情報を繰り返して
表示するだけなので、画面の品質が劣化する欠点がある
。The above method (■) simply displays the original image information repeatedly, so it has the disadvantage of deteriorating the screen quality.
これを第１１図で説明すると、第１１図（ａ）に実線で
示す奇フィールド及び点線で示す偶フィールドから成る
標準画面（フレーム）を第１１図（ｂ）に示すように１
．６倍に拡大処理する場合、奇フィールド「２」、「４
」、「５」及び偶フィールドｒ１）Ｊ、ｒｄ、、「ｅ」
を繰り返（重？ｊｉ）して表示しているが、１ライン前
のデータを次のデータの後に表示しているので、斜線が
ギザギザになってしまい画質が劣化してしまう。To explain this with reference to FIG. 11, a standard screen (frame) consisting of an odd field indicated by a solid line in FIG. 11(a) and an even field indicated by a dotted line is divided into
．． When enlarging 6 times, odd fields "2" and "4"
”, “5” and even field r1) J, rd, , “e”
are displayed repeatedly (overlapping?ji), but since the data from one line before is displayed after the next data, the diagonal lines become jagged and the image quality deteriorates.
また第１１図（ｃ）に示すように、奇フィールド「２」
、「４」、「５」及び偶フィールド「ｂ」、「ｄ」、「
ｅ」をそれぞれ続けて繰り返し表示した場合には、動画
ではフィールド間にｌ／６０秒の時間差が存在するため
リアルタイム処理に不適当である。In addition, as shown in FIG. 11(c), odd field "2"
, "4", "5" and even fields "b", "d", "
If "e" are repeatedly displayed in succession, it is inappropriate for real-time processing because there is a time difference of 1/60 seconds between fields in a moving image.
一方、■の方式では、１画面全体についてリアルタイム
での拡大補間を行っているため、高速処理が要求され、
マルチプロセッサー構成の回路規模が大きく高価なＬＳ
Ｉとなってしまう問題点があった。On the other hand, method (■) performs enlargement interpolation for the entire screen in real time, so high-speed processing is required.
Large and expensive LS with multiprocessor configuration
There was a problem that it became I.
従って、本発明は、画質が低下せず、然も回路規模が小
型で廉価なリアルタイム処理に適した表示画面変換装置
を実現することを目的とする。Therefore, an object of the present invention is to realize a display screen conversion device suitable for real-time processing that does not reduce image quality, has a small circuit scale, and is inexpensive.
上記の目的を達成するため、本発明に係る表示画面変換
装置では、第１図に原理的に示すように、入力画面デー
タの１フレーム分を書き込むフレームバッファメモリ１
と、該フレームバッファメモリｌから該入力画面データ
を読み出すとともに指定拡大倍率に従って該画面データ
の所定水平ラインを重複して読み出す読出制御部２と、
咳フレームバッファメモリ１から読み出される全ライン
のうち該重複ラインについてのみ部分数とし他のライン
について１とした第１の補間係数に１と、全ラインのう
ち該重複ラインについてのみ１−該部分数とし他のライ
ンについて０とした第２の補間係数にえとを該指定拡大
倍率に対応して記憶したテーブル３と、該読出制御部２
から読み出された全ラインデータに該第１の補間係数に
１を乗算する第１の乗算部４と、該読出制御部２から読
み出された全ラインデータを１ライン分遅延させて該第
２の補間係数に２を乗算する第２の乗算部５と、両乗算
部４．５の出力を加算して１ライン分記憶する加算部６
と、該加算部６から該指定拡大倍率に従ったクロックに
より１ラインデータを読み出し拡大画面信号を出力する
水平補間制御部７とを備えている。In order to achieve the above object, the display screen conversion device according to the present invention has a frame buffer memory 1 in which one frame of input screen data is written, as shown in principle in FIG.
and a readout control unit 2 that reads the input screen data from the frame buffer memory l and reads out a predetermined horizontal line of the screen data in an overlapping manner according to a designated enlargement factor;
Among all the lines read from the cough frame buffer memory 1, the partial number is set only for the overlapping line, and 1 is set for the other lines.The first interpolation coefficient is 1, and 1 - the partial number only for the overlapping line among all the lines. A table 3 in which second interpolation coefficients are set to 0 for other lines and stored in correspondence with the specified enlargement magnification, and the readout control unit 2
A first multiplier 4 multiplies all line data read from the first interpolation coefficient by 1, and a first multiplier 4 that multiplies all line data read from the read control unit 2 by one line, and delays all line data read from the read control unit 2 by one line and multiplies the first interpolation coefficient by one a second multiplier 5 that multiplies the interpolation coefficient of 2 by 2; and an adder 6 that adds the outputs of both multipliers 4 and 5 and stores the result for one line.
and a horizontal interpolation control section 7 that reads out one line of data from the addition section 6 using a clock according to the specified enlargement factor and outputs an enlarged screen signal.
〔作 用］
本発明の表示画面変換装置では、上記の部分数をｒｏ、
５ Ｊとすると、補間係数テーブル３における第１及び
第２の補間係数ｋ 、ｋ ！はその指定拡大倍率により
第２図（ｂ）に示すようになる。この内、補間係数に＋
、ｋｇが共に０．５となる水平ラインは重複ラインであ
り、第２図（ａ）のフレームバッファメモリｌに記憶さ
れた１フレーム分の原画データの内、第２図（ｂ）にＯ
印で示すように、原画ライン「３」、「５」のみを重複
させるようにメモリ１から読出制御部２によって読み出
される。[Function] In the display screen conversion device of the present invention, the above number of parts is ro,
5 J, the first and second interpolation coefficients k , k ! in the interpolation coefficient table 3 are The image becomes as shown in FIG. 2(b) depending on the specified magnification. Among these, the interpolation coefficient +
, kg are both 0.5 are overlapping lines, and out of the original image data for one frame stored in the frame buffer memory l in FIG. 2(a), O in FIG.
As shown by the marks, only the original lines "3" and "5" are read out from the memory 1 by the readout control unit 2 so as to overlap.
このようにして読み出された全ラインデータに対して第
１の乗算部４で補間係数に、が乗算され、これらの全ラ
インデータを第２の乗算部５において１９４７分遅延さ
せてから第２の補間係数ｋ。All the line data read out in this way are multiplied by the interpolation coefficient in the first multiplier 4, and these all line data are delayed by 1947 minutes in the second multiplier 5, and then the second interpolation coefficient k.
を乗算している。is multiplied by
この結果、表示ライン「３」、「６」のみが第２の乗算
部５から出力されて加算部６で第１の乗算部４からの出
力と加算されて第２図（ｂ）に示すような垂直方向に補
間されたラインデータが得られることになる。As a result, only the display lines "3" and "6" are output from the second multiplier 5 and added to the output from the first multiplier 4 in the adder 6, as shown in FIG. 2(b). This results in vertically interpolated line data.
このように垂直方向に補間された各ラインデータは水平
補間制御部７で指定の拡大倍率に基づいたクロックによ
って水平方向に拡大されて出力される。Each line data thus interpolated in the vertical direction is enlarged in the horizontal direction by a clock based on a specified enlargement factor by the horizontal interpolation control section 7 and output.
このように原画の一部を加工することにより、第３図に
示すような表示画面が得られる。即ち、奇フィールドに
ついては、ライン「２°Ｊ ”” ’２Ｊｘ０．５ ＋
ｒ ３ Ｊ Ｘ Ｏ，５、ライン「４“」＝「４」Ｘ
ｏ、５ ＋ ｒ５」Ｘ Ｏ，５として補間され、偶フィ
ールドについては、ラインｒｂ’ Ｊ ＝ ｒｂＪ Ｘ
ｏ、５＋ｒＣＪＸ０，５、ライン「ｄ”Ｊ ＝ ｒｄ」
Ｘｏ、５＋ｒｅＪＸ０．５として補間されていることが
分がり、画質を劣化させずに然もリアルタイム処理が可
能となる。By processing a portion of the original picture in this manner, a display screen as shown in FIG. 3 is obtained. That is, for an odd field, the line ``2°J '''''2Jx0.5 +
r 3 J X O, 5, line "4" = "4" X
o,5 + r5''X O,5, and for even fields the line rb' J = rbJ
o, 5+rCJX0,5, line “d”J = rd”
It can be seen that the interpolation is performed as Xo, 5+reJX0.5, and real-time processing is possible without deteriorating the image quality.
第４図は、第１図に示した本発明の表示画面変換装置の
垂直方向の補間構成の一実施例を示しており、この実施
例では、読出制御部２は、表示タイミング発生部２１と
、この表示タイミングを受けてラインアドレスを出力す
るラインアドレステーブル２２と、このテーブル２２か
ら出力されるラインアドレスに従ってフレームバッファ
メモリ１から対応するラインデータを読み出す続出部２
３とで構成されている。また、第２の乗算部５はフレー
ムバッファメモリ１から読み出されたラインデータをラ
インアドレステーブル２２からのライトイネーブル信号
により１ライン分遅延させる遅延回路５１と、この遅延
回路５１の出力に補間係数テーブル３からの第２の補間
係数に２を乗算する乗算器５２とで構成されている。尚
、ラインアドレステーブル２２及び補間係数テーブル３
は、ズーム倍率指定信号が与えられると、そのズーム倍
率に対応したテーブルを内部で選択するようになってい
る。FIG. 4 shows an embodiment of the vertical interpolation configuration of the display screen conversion device of the present invention shown in FIG. , a line address table 22 which outputs a line address in response to this display timing, and a succession unit 2 which reads out corresponding line data from the frame buffer memory 1 according to the line address output from this table 22.
It is composed of 3. The second multiplier 5 also includes a delay circuit 51 that delays the line data read from the frame buffer memory 1 by one line in response to a write enable signal from the line address table 22, and an interpolation coefficient applied to the output of the delay circuit 51. and a multiplier 52 that multiplies the second interpolation coefficient from table 3 by two. Furthermore, line address table 22 and interpolation coefficient table 3
When the zoom magnification designation signal is given, the system internally selects a table corresponding to the zoom magnification.
第５図は、第１図に示した本発明の表示画面変換装置の
水平方向補間制ｔｎ部７の一実施例を示しており、この
実施例では、１ライン分のデータを格納するラインバッ
ファメモリ７１と、このラインバッファメモリ７１の読
出制御部７２と、この読出制御部７２の続出タイミング
、即ち表示タイミングを発生する表示タイミング発生部
７３と、等倍・縮小用の画素クロック（４７ＭＨｚ）か
ら拡大全画面用のクロック（３０ＭＨｚ）を発生ずるＰ
ＬＬ。FIG. 5 shows an embodiment of the horizontal interpolation system tn unit 7 of the display screen conversion device of the present invention shown in FIG. From the memory 71, the readout control unit 72 of this line buffer memory 71, the display timing generation unit 73 that generates the successive timing of this readout control unit 72, that is, the display timing, and the pixel clock (47MHz) for equal magnification/reduction. Generates clock (30MHz) for enlarged full screen
LL.
回路７４と、これらの両クロックを切替・選択して表示
タイミング発生部７３に与えるクロック切替部７５と、
このクロック切替部７５及び表示タイミング発生部７３
の出力によりラインバ・ンファメモリ７１からのライン
データをデイスプレィ（図示せず）に送るための信号に
変換する出力部７６とで構成されている。尚、クロック
切替部７５及び表示タイミング発生部７３は全画面設定
信号により各々拡大された画面を生成するように動作し
、表示ターイミング発生部７３及び読出制御部７２は縮
小設定信号によって縮小された画面を生成するように動
作する。また、出力部７６は、並列／直列変換及びＤ／
Ａ変換を行うものである。a circuit 74; a clock switching section 75 that switches and selects both of these clocks and supplies the clocks to the display timing generating section 73;
This clock switching section 75 and display timing generation section 73
The output section 76 converts the line data from the line buffer memory 71 into a signal to be sent to a display (not shown). The clock switching section 75 and the display timing generation section 73 each operate to generate an enlarged screen according to the full screen setting signal, and the display timing generation section 73 and the readout control section 72 operate to generate an enlarged screen according to the reduction setting signal. operates to generate. Further, the output section 76 performs parallel/serial conversion and D/
It performs A conversion.
次に上記の本発明の実施例の動作を説明する。Next, the operation of the above embodiment of the present invention will be explained.
まず、ズーム倍率指定信号により、ラインアドレステー
ブル２２及び補間係数テーブル３においてそれぞれ対応
するテーブルが選択される。First, corresponding tables in the line address table 22 and interpolation coefficient table 3 are selected by the zoom magnification designation signal.
表示タイミング発生部２１からの表示タイミングは第６
図に示す表示ラインＮｏに対応しており、この表示タイ
ミングを受けてラインアドレステーブル２２は続出部２
３を介してフレームバッファメモリ１から第６図の“Ａ
”に示すラインデータを読み出すように制御する。この
ラインデータＡから分かるように、原画ライン「３」、
「５」のみが重複して読み出されるようにテーブル２２
が作成されている。The display timing from the display timing generator 21 is the sixth
The line address table 22 corresponds to the display line number shown in the figure, and in response to this display timing, the line address table 22 is
3 from the frame buffer memory 1 to “A” in FIG.
”.As can be seen from this line data A, the original image lines “3”,
Table 22 so that only "5" is read out in duplicate.
has been created.
フレームバッファメモリ１から読み出されたラインデー
タは遅延回路５１にも入力されてｌライン分遅延された
第６図の“Ｂ”に示すラインデータとして乗算器５２に
入力される。The line data read from the frame buffer memory 1 is also input to the delay circuit 51 and input to the multiplier 52 as line data shown at "B" in FIG. 6, which is delayed by one line.
ラインデータＡには、乗算器４で第６図（第２図）に示
す補間係数に、が掛けられ、ラインデータＢには、乗算
器５２で補間係数に、が掛けられる。この実施例では、
第２図に示した場合と同様に重複したラインＡ、Ｂのみ
共に係数０．５が掛けられる。The line data A is multiplied by the interpolation coefficient shown in FIG. 6 (FIG. 2) by the multiplier 4, and the line data B is multiplied by the interpolation coefficient by the multiplier 52. In this example,
As in the case shown in FIG. 2, only the overlapping lines A and B are multiplied by a coefficient of 0.5.
この後、加算部６で乗算Ｈ４，５２の百出力が加算され
る。Thereafter, the adder 6 adds the 100 outputs of the multipliers H4 and 52.
この結果、加算部６から出力されるラインデータは第２
図に示したように原画ライン「３」、「５」のみを重複
させた補間ラインとして１．６倍の垂直方向の拡大率と
なっている。As a result, the line data output from the adder 6 is
As shown in the figure, the interpolation line in which only the original lines "3" and "5" are overlapped has a vertical enlargement ratio of 1.6 times.
加算部６から出力されたラインデータは第５図に示す水
平補間副扉部７のラインバッファメモリ７１に入力され
る。The line data output from the adder 6 is input to the line buffer memory 71 of the horizontal interpolation sub-door section 7 shown in FIG.
そして、全画面に拡大して表示するため、全画面設定信
号がクロック切替部７５、表示タイミング発生部７３に
与えられると、全画面用のＰＬＬ回路７４からのクロッ
クが表示タイミング発生部７３に送られる。これにより
、表示タイミング発生部７３は、第７図に示すように、
等倍の通常のタイミングよりもクロック周波数の低い（
周期が長い）全画面用のタイミングでラインデータを読
み出すように読出制御部７２を制御してラインバッファ
メモリ７１から出力されて出力部７６を経てデイスプレ
ィに送られる。Then, in order to enlarge and display the entire screen, when a full screen setting signal is given to the clock switching section 75 and the display timing generating section 73, the clock from the PLL circuit 74 for full screen is sent to the display timing generating section 73. It will be done. As a result, the display timing generating section 73, as shown in FIG.
The clock frequency is lower than the normal timing of the same size (
The line data is output from the line buffer memory 71 and sent to the display via the output unit 76 by controlling the read control unit 72 to read the line data at the timing for the entire screen (with a long period).
尚、本発明における水平補間方式は第５図に示した方式
に限るものではなく、種々の変形が可能である。Note that the horizontal interpolation method in the present invention is not limited to the method shown in FIG. 5, and various modifications are possible.
また、以上の説明では、特に画面の拡大について述べた
が、縮小の場合には、第４図の垂直方向の実施例におい
て、ラインアドレステーブル２２を第８図に示すように
間引きしたものを用意し、第２の補間係数に２を全て“
０”とし、第１の補間係数に、の内、第８図のように残
ったラインについてのみ係数を１″にすればよく、第５
図の水平方向の実施例では、縮小設定信号により第９図
に示すようにデータを間引けばよい。In addition, in the above explanation, we particularly talked about enlarging the screen, but in the case of reduction, the line address table 22 in the vertical embodiment shown in Fig. 4 is thinned out as shown in Fig. 8. and set all 2 to the second interpolation coefficient “
0", and set the first interpolation coefficient to 1" only for the remaining lines as shown in Figure 8.
In the embodiment shown in the horizontal direction, the data may be thinned out as shown in FIG. 9 using the reduction setting signal.
このように、本発明の表示画面変換装置によれば、入力
画面データの指定拡大倍率に基づいて重複して読み出さ
れる所定ラインをその前ラインと一定比率で合成するこ
とにより垂直方向の補間ラインとして生成したので、第
３図に示すように斜線がギザギザにならない良好な品質
の画面にすることができ、然もこれをリアルタイムで処
理することができるので、小型の回路構成で廉価な装置
を提供することができる。As described above, according to the display screen conversion device of the present invention, a predetermined line that is read out redundantly based on the specified enlargement factor of input screen data is combined with the previous line at a constant ratio, thereby converting the predetermined line into a vertically interpolated line. As shown in Fig. 3, the generated screen can be of good quality without jagged diagonal lines, and can be processed in real time, providing an inexpensive device with a small circuit configuration. can do.
第１図は本発明に係る表示画面変換装置を原理的に示す
ブロック図、
第２図は本発明に係る表示画面変換装置における垂直方
向の補間方法を説明するための図、第３図は本発明の表
示画面変換装置による表示両面の一例を示す図、
第４図は本発明の表示画面変換装置における垂直方向の
補間を行う一実施例を示す図、第５図は本発明の表示画
面変換装置における水平方向の補間を行う一実施例を示
す図、第６図は本発明の表示画面変換装置における垂直
方向の補間ラインと補間係数との関係の一実施例を示す
図、
第７図は水平方向の補間を説明するための図、第８図及
び第９図は画面縮小を説明するだめの図、
第、１０図は標準両面を高解像度画面に表示した場合を
示した図、
第１１図は従来例による拡大表示画面を示した図、であ
る。 ゛
第１図において、
ｌ・・・フレームバッファメモリ、
２・・・読出制御部、
３・・・補間係数テーブル、
４・・・第１の乗算部、
５・・・第２の乗算部、
６・・・加算部、
７・・・水平補間制御部。
図中、同一符号は同−又は相当部分を示す。
（α）（ｂ）
？発明による申貞ネ甫間例
第２図
胛−−拡大画面
本発明の表示画面
第３図
水平方向のネ雨間説明図
第７図
水平方向の縮小説明図
第９図
しト数の異なった表示画面例
第１０図FIG. 1 is a block diagram showing the principle of a display screen conversion device according to the present invention, FIG. 2 is a diagram for explaining a vertical interpolation method in the display screen conversion device according to the present invention, and FIG. A diagram showing an example of both sides of the display by the display screen conversion device of the invention, FIG. 4 is a diagram showing an example of performing vertical interpolation in the display screen conversion device of the invention, and FIG. 5 is a diagram showing the display screen conversion device of the invention. FIG. 6 is a diagram showing an example of the relationship between vertical interpolation lines and interpolation coefficients in the display screen conversion device of the present invention; FIG. Figures 8 and 9 are diagrams to explain horizontal interpolation, Figures 8 and 9 are diagrams to explain screen reduction, Figures 10 and 10 are diagrams showing standard double-sided images displayed on a high-resolution screen, Figure 11 The figure shows an enlarged display screen according to a conventional example.゛In Fig. 1, l... frame buffer memory, 2... readout control unit, 3... interpolation coefficient table, 4... first multiplication unit, 5... second multiplication unit, 6... Addition unit, 7... Horizontal interpolation control unit. In the figures, the same reference numerals indicate the same or corresponding parts. (α) (b)? Figure 2 - Enlarged screen Display screen of the present invention Figure 7 Explanatory diagram of the horizontal direction Figure 7 Reduced horizontal diagram Figure 9 Display screen example Figure 10
Claims (1)
ファメモリ（１）と、 該フレームバッファメモリ（１）から該入力画面データ
を読み出すとともに指定拡大倍率に従って該画面データ
の所定ラインを重複して読み出す読出制御部（２）と、 該フレームバッファメモリ（１）から読み出される全ラ
インのうち該重複ラインについてのみ部分数とし他のラ
インについて１とした第１の補間係数（ｋ＿１）と、全
ラインのうち該重複ラインについてのみ１−核部分数と
し他のラインについて０とした第２の補間係数（ｋ＿２
）とを該指定拡大倍率に対応して記憶した補間係数テー
ブル（３）と、 該読出制御部（２）から読み出された各ラインデータに
該第１の補間係数（ｋ＿１）を乗算する第１の乗算部（
４）と、 該読出制御部（２）から読み出された各ラインデータを
１ライン分遅延させ該第２の補間係数（ｋ＿２）を乗算
する第２の乗算部（５）と、 両乗算部（４、５）の出力を加算して１ライン分記憶す
る加算部（６）と、 該加算部（６）から該指定拡大倍率に従ったクロックに
より１ラインデータを読み出し拡大画面信号を出力する
水平補間制御部（７）と、 を備えたことを特徴とする表示画面変換装置。[Scope of Claims] A frame buffer memory (1) into which one frame of input screen data is written; and a frame buffer memory (1) that reads the input screen data from the frame buffer memory (1) and overlaps a predetermined line of the screen data according to a specified enlargement factor. a first interpolation coefficient (k_1) that sets a partial number only for the overlapping line and 1 for other lines among all the lines read from the frame buffer memory (1); The second interpolation coefficient (k_2
) and an interpolation coefficient table (3) that stores the data corresponding to the designated enlargement factor; 1 multiplier (
4), a second multiplication section (5) that delays each line data read from the readout control section (2) by one line and multiplies it by the second interpolation coefficient (k_2); and both multiplication sections. An adder (6) that adds the outputs of (4, 5) and stores one line, and reads one line data from the adder (6) using a clock according to the specified enlargement factor and outputs an enlarged screen signal. A display screen conversion device comprising: a horizontal interpolation control section (7);
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63101832A JPH01272381A (en) | 1988-04-25 | 1988-04-25 | Display picture converting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63101832A JPH01272381A (en) | 1988-04-25 | 1988-04-25 | Display picture converting device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01272381A true JPH01272381A (en) | 1989-10-31 |
Family
ID=14311065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63101832A Pending JPH01272381A (en) | 1988-04-25 | 1988-04-25 | Display picture converting device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01272381A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0617554A1 (en) * | 1993-03-24 | 1994-09-28 | miro Computer Products AG | Method for enlarged display of video images |
| JPH07123322A (en) * | 1993-10-20 | 1995-05-12 | Nitsuko Corp | Image transforming system |
-
1988
- 1988-04-25 JP JP63101832A patent/JPH01272381A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0617554A1 (en) * | 1993-03-24 | 1994-09-28 | miro Computer Products AG | Method for enlarged display of video images |
| JPH07123322A (en) * | 1993-10-20 | 1995-05-12 | Nitsuko Corp | Image transforming system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01194082A (en) | Image magnifying device | |
| WO1993014592A1 (en) | Digital image interpolation system for zoom and pan effects | |
| JPH09326958A (en) | Image processing unit and processing method | |
| US6166773A (en) | Method and apparatus for de-interlacing video fields to progressive scan video frames | |
| JPH01502152A (en) | video display system | |
| JP2584138B2 (en) | Television system converter | |
| JPH09130756A (en) | Method and apparatus for interpolating pixel for format conversion | |
| JPH01272381A (en) | Display picture converting device | |
| JP3350982B2 (en) | Image reduction device | |
| EP1606954B1 (en) | Arrangement for generating a 3d video signal | |
| JPS6343950B2 (en) | ||
| JP4003508B2 (en) | Image composition apparatus and image composition method | |
| JPH10341415A (en) | Picture processor | |
| JPH07170449A (en) | Picture reducing device | |
| JPH06105227A (en) | Video signal processing unit | |
| JPH01293078A (en) | Television digital video effect device | |
| JPH11288257A (en) | Method and device for compression display | |
| JP2000098962A (en) | Device and method for displaying fixed pixel | |
| JPH0226479A (en) | Picture enlarging/reducing device | |
| JPH0537880A (en) | Distortion correction circuit | |
| KR100224919B1 (en) | Circuit and method for converting aspect ratio of picture in a image processing equipment | |
| JPH11341351A (en) | Video magnification and reduction circuit | |
| JPH0759004A (en) | Multi-screen display device | |
| JP2692593B2 (en) | Color image signal processor | |
| JP2601138B2 (en) | Video display |