JPH01272152A - ガードリングを有する半導体素子 - Google Patents
ガードリングを有する半導体素子Info
- Publication number
- JPH01272152A JPH01272152A JP10154788A JP10154788A JPH01272152A JP H01272152 A JPH01272152 A JP H01272152A JP 10154788 A JP10154788 A JP 10154788A JP 10154788 A JP10154788 A JP 10154788A JP H01272152 A JPH01272152 A JP H01272152A
- Authority
- JP
- Japan
- Prior art keywords
- guard ring
- guard rings
- diffusion
- guard
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 238000009792 diffusion process Methods 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 7
- 230000015556 catabolic process Effects 0.000 abstract description 5
- 238000011109 contamination Methods 0.000 abstract description 4
- 230000000694 effects Effects 0.000 abstract description 4
- 238000005530 etching Methods 0.000 abstract description 4
- 239000012535 impurity Substances 0.000 abstract description 4
- 230000002035 prolonged effect Effects 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000000356 contaminant Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、ガードリングを有する半導体素子に関するも
のであり、高耐圧のダイオードやトランジスタ、サイリ
スタ等に適用されるものである。
のであり、高耐圧のダイオードやトランジスタ、サイリ
スタ等に適用されるものである。
［従来の技術］
従来、半導体素子を高耐圧化するために、主接合を囲む
ようにガードリングを形成することが提案されている（
特公昭４０−１２７３９号公報）。
ようにガードリングを形成することが提案されている（
特公昭４０−１２７３９号公報）。
第２図はガードリングを有するダイオードの断面構造を
示す図である。Ｎ−型の半導体基板１には、Ｐ十型の拡
散層５が形成されて、ダイオードの主接合を形成してい
る。この主接合を取り囲むように、Ｐ十型の拡散層より
なる複数のガードリング４ａ、４ｂ、４ｅが同心円状に
形成されている。このようなガードリング４ａ、４ｂ、
４ｃは半導体基板１の表面に同心円状に拡散窓を開口し
、熱拡散を行うことにより形成されていた。
示す図である。Ｎ−型の半導体基板１には、Ｐ十型の拡
散層５が形成されて、ダイオードの主接合を形成してい
る。この主接合を取り囲むように、Ｐ十型の拡散層より
なる複数のガードリング４ａ、４ｂ、４ｅが同心円状に
形成されている。このようなガードリング４ａ、４ｂ、
４ｃは半導体基板１の表面に同心円状に拡散窓を開口し
、熱拡散を行うことにより形成されていた。
［発明が解決しようとする課題］
上記の構造において、高耐圧化を図るためには、■半導
体基板１の抵抗率を上げる、■ガードリング４ａ、４ｂ
、４ｃの拡散深さｔを深くする、■ガードリング４ａ、
４ｂ、４ｃの本数を増やす、■ガードリング４ａ、４ｂ
、４ｃの間隔ｄ、、ｄ２．ｄ、を上記■、■に応じて最
適化する、等が考えられる。ところが、例えば、半導体
素子の品質面から半導体基板１の抵抗率を変えられない
とか、半導体素子のコスト面からチップの面積を安易に
大きくできない等の制約がある場合には、上記■、■の
対策は実施困難であり、上記■のガードリング４ａ、４
ｂ、４ｃの拡散深さｔを深くすることが考えられる。し
かしながら、従来のように、熱拡散によってガードリン
グ４ｍ、４ｂ、４ｃを形成している場合には、その拡散
深さＬを深くしようとすれば、ドライブ（拡散）時間が
非常に長くなるという問題があった。ちなみに、熱拡散
の温度が１１５０℃の場合に、拡散深さを９μ−とする
には拡散時間は約４時間であるが、拡散深さを１５μ糟
とするには拡散時間は約２０時間、拡散深さを２０μｍ
とするには拡散時間は約４５時間となり、現実的には実
施することが困難となる。
体基板１の抵抗率を上げる、■ガードリング４ａ、４ｂ
、４ｃの拡散深さｔを深くする、■ガードリング４ａ、
４ｂ、４ｃの本数を増やす、■ガードリング４ａ、４ｂ
、４ｃの間隔ｄ、、ｄ２．ｄ、を上記■、■に応じて最
適化する、等が考えられる。ところが、例えば、半導体
素子の品質面から半導体基板１の抵抗率を変えられない
とか、半導体素子のコスト面からチップの面積を安易に
大きくできない等の制約がある場合には、上記■、■の
対策は実施困難であり、上記■のガードリング４ａ、４
ｂ、４ｃの拡散深さｔを深くすることが考えられる。し
かしながら、従来のように、熱拡散によってガードリン
グ４ｍ、４ｂ、４ｃを形成している場合には、その拡散
深さＬを深くしようとすれば、ドライブ（拡散）時間が
非常に長くなるという問題があった。ちなみに、熱拡散
の温度が１１５０℃の場合に、拡散深さを９μ−とする
には拡散時間は約４時間であるが、拡散深さを１５μ糟
とするには拡散時間は約２０時間、拡散深さを２０μｍ
とするには拡散時間は約４５時間となり、現実的には実
施することが困難となる。
本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、半導体基板を掘り込むことによ
りガードリングの深い拡散を達成し、高耐圧化を可能と
したガードリングを有する半導体素子を提供することに
ある。
の目的とするところは、半導体基板を掘り込むことによ
りガードリングの深い拡散を達成し、高耐圧化を可能と
したガードリングを有する半導体素子を提供することに
ある。
［課題を解決するための手段］
本発明にあっては、上記の課題を解決するために、第１
図（ｂ）に示すように、第１の導電型の半導体基板１の
一表面側に第２の導電型の拡散層５が形成された主接合
を有し、この主接合の周囲にこれを全く取り囲んで第２
の導電型の拡散層よりなる複数のガードリング４ａ、４
ｂ、４ｃを有する半導体素子において、ガードリング４
ａ、４ｂ、４ｃを掘り込み型の構造としたことを特徴と
するものである。
図（ｂ）に示すように、第１の導電型の半導体基板１の
一表面側に第２の導電型の拡散層５が形成された主接合
を有し、この主接合の周囲にこれを全く取り囲んで第２
の導電型の拡散層よりなる複数のガードリング４ａ、４
ｂ、４ｃを有する半導体素子において、ガードリング４
ａ、４ｂ、４ｃを掘り込み型の構造としたことを特徴と
するものである。
また、上記の構造において、第１図（ｃ）に示すように
、掘り込み型のガードリング４ａ、４ｂ、４ｃを多結晶
シリコン６ ａ、 ６ ｂ、 ６ ｃで埋め戻しても良
い。
、掘り込み型のガードリング４ａ、４ｂ、４ｃを多結晶
シリコン６ ａ、 ６ ｂ、 ６ ｃで埋め戻しても良
い。
［作用］
本発明にあっては、このように、ガードリング４ａ、４
ｂ、４ｃを掘り込み型の構造としたから、長時間の熱拡
散工程によらずども拡散深さを深くすることができ、し
たがって、高耐圧化が可能となるものである。また、掘
り込み型のガードリング４ａ、４ｂ、４ｃを多結晶シリ
コン６ ｍ、 ６ ｂ、 ６ ｅで埋め戻せば、レジス
トによる汚染や半導体基板１の熱変形を防止でき、半導
体素子の信頼性が高くなるものである。
ｂ、４ｃを掘り込み型の構造としたから、長時間の熱拡
散工程によらずども拡散深さを深くすることができ、し
たがって、高耐圧化が可能となるものである。また、掘
り込み型のガードリング４ａ、４ｂ、４ｃを多結晶シリ
コン６ ｍ、 ６ ｂ、 ６ ｅで埋め戻せば、レジス
トによる汚染や半導体基板１の熱変形を防止でき、半導
体素子の信頼性が高くなるものである。
［実施例］
第１図（ａ）〜（ｃ）は本発明に係るガードリングを有
する半導体素子の製造工程を示す図である。Ｎ−型の半
導体基板１の表面に二酸化ケイ素のような酸化膜よりな
る表面皮膜３を形成した後、ガードリング４ａ、４ｂ、
４ｃ上の表面皮膜３をエツチング等により取り除き、同
心円状の開口窓を形成する。
する半導体素子の製造工程を示す図である。Ｎ−型の半
導体基板１の表面に二酸化ケイ素のような酸化膜よりな
る表面皮膜３を形成した後、ガードリング４ａ、４ｂ、
４ｃ上の表面皮膜３をエツチング等により取り除き、同
心円状の開口窓を形成する。
この開口窓を介して、半導体基板１をエツチングして、
まず、第１図（ａ）に示すように渭２ ｍ、 ２ ｂ。
まず、第１図（ａ）に示すように渭２ ｍ、 ２ ｂ。
２ｃが形成された状態を得る。ここで、エツチングの方
法は湿式エツチングでも良いし、乾式エツチングでも良
く、方法は限定しない０次に、これらの掘り込んだ各渭
２ ａ、 ２ ｂ、 ２ ｃにＰ十型の不純物拡散層を
設けてガードリング４ａ、４ｂ、４ｃを得ると共に、中
心部にもＰ十型の不純物拡散層５を形成して、主接合を
形成し、第１図（ｂ）に示す構造を得るものである。
法は湿式エツチングでも良いし、乾式エツチングでも良
く、方法は限定しない０次に、これらの掘り込んだ各渭
２ ａ、 ２ ｂ、 ２ ｃにＰ十型の不純物拡散層を
設けてガードリング４ａ、４ｂ、４ｃを得ると共に、中
心部にもＰ十型の不純物拡散層５を形成して、主接合を
形成し、第１図（ｂ）に示す構造を得るものである。
ところで、この掘り込まれたガードリング４ａ。
４ｂ、４ｃは、そのまま露出させておくと、各溝２ ａ
＋２ｂ、２ｃにレジスト等の汚染物質がトラップされ
たり、後工程の熱履歴による半導体基板１の変形、反り
の原因となることがある。そこで、第１図（ｅ）に示す
ように、各溝２ ａ、 ２ ｂ、 ２ ｃに多結晶シリ
コン６ ａ、 ６ ｂ、 ６ ｃを埋め込み、各溝２
ａ、 ２ ｂ、 ２ ｃを埋め戻すことが好ましい、こ
のようにすれば、レジスト等によるガードリング４ａ、
４ｂ、４ｃの汚染の影響が少なくなり、また、半導体基
板１の機械的強度が改善されて熱変形が少なくなり、半
導体素子の信頼性が向上するものである。
＋２ｂ、２ｃにレジスト等の汚染物質がトラップされ
たり、後工程の熱履歴による半導体基板１の変形、反り
の原因となることがある。そこで、第１図（ｅ）に示す
ように、各溝２ ａ、 ２ ｂ、 ２ ｃに多結晶シリ
コン６ ａ、 ６ ｂ、 ６ ｃを埋め込み、各溝２
ａ、 ２ ｂ、 ２ ｃを埋め戻すことが好ましい、こ
のようにすれば、レジスト等によるガードリング４ａ、
４ｂ、４ｃの汚染の影響が少なくなり、また、半導体基
板１の機械的強度が改善されて熱変形が少なくなり、半
導体素子の信頼性が向上するものである。
［発明の効果］
本発明に係るガードリングを有する半導体素子にあって
は、ガードリングを掘り込み型の構造としたから、長時
間の熱拡散工程によらずとも拡散深さを深くすることが
でき、したがって、高耐圧化が可能になるという効果が
ある。
は、ガードリングを掘り込み型の構造としたから、長時
間の熱拡散工程によらずとも拡散深さを深くすることが
でき、したがって、高耐圧化が可能になるという効果が
ある。
また、掘り込み型のガードリングを多結晶シリコンで埋
め戻す構造とすれば、レジストによる汚染や半導体基板
の熱変形を防止でき、半導体素子の信頼性が高くなると
いう効果がある。
め戻す構造とすれば、レジストによる汚染や半導体基板
の熱変形を防止でき、半導体素子の信頼性が高くなると
いう効果がある。
第１図（ａ）乃至（ｃ）は本発明の一実施例の製造工程
を示す断面図、第２図は従来例の断面図である。 １は半導体基板、２ ａ、 ２ ｂ、 ２ ｅは溝、３
は表面皮膜、４ａ、４ｂ、４ｃはガードリング、５は拡
散層、６ａ、６ｂ、６ｃは多結晶シリコンである。
を示す断面図、第２図は従来例の断面図である。 １は半導体基板、２ ａ、 ２ ｂ、 ２ ｅは溝、３
は表面皮膜、４ａ、４ｂ、４ｃはガードリング、５は拡
散層、６ａ、６ｂ、６ｃは多結晶シリコンである。
Claims (2)
- （１）第１の導電型の半導体基板の一表面側に第２の導
電型の拡散層が形成された主接合を有し、この主接合の
周囲にこれを全く取り囲んで第２の導電型の拡散層より
なる複数のガードリングを有する半導体素子において、
ガードリングを掘り込み型の構造としたことを特徴とす
るガードリングを有する半導体素子。 - （２）掘り込み型のガードリングを多結晶シリコンで埋
め戻したことを特徴とする請求項１記載のガードリング
を有する半導体素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10154788A JPH01272152A (ja) | 1988-04-25 | 1988-04-25 | ガードリングを有する半導体素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10154788A JPH01272152A (ja) | 1988-04-25 | 1988-04-25 | ガードリングを有する半導体素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01272152A true JPH01272152A (ja) | 1989-10-31 |
Family
ID=14303463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10154788A Pending JPH01272152A (ja) | 1988-04-25 | 1988-04-25 | ガードリングを有する半導体素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01272152A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999023703A1 (de) * | 1997-11-03 | 1999-05-14 | Infineon Technologies Ag | Hochspannungsfeste randstruktur für halbleiterbauelemente |
| JP2006013129A (ja) * | 2004-06-25 | 2006-01-12 | Nec Electronics Corp | 半導体装置 |
| JP2013030501A (ja) * | 2011-07-26 | 2013-02-07 | Mitsubishi Electric Corp | 半導体装置 |
-
1988
- 1988-04-25 JP JP10154788A patent/JPH01272152A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999023703A1 (de) * | 1997-11-03 | 1999-05-14 | Infineon Technologies Ag | Hochspannungsfeste randstruktur für halbleiterbauelemente |
| US6870201B1 (en) | 1997-11-03 | 2005-03-22 | Infineon Technologies Ag | High voltage resistant edge structure for semiconductor components |
| JP2006013129A (ja) * | 2004-06-25 | 2006-01-12 | Nec Electronics Corp | 半導体装置 |
| JP2013030501A (ja) * | 2011-07-26 | 2013-02-07 | Mitsubishi Electric Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3506657B2 (ja) | Ｓｏｉ構造を有する半導体素子の製造方法 | |
| US3772577A (en) | Guard ring mesa construction for low and high voltage npn and pnp transistors and diodes and method of making same | |
| CA1055619A (en) | Integrated semiconductor circuit arrangement | |
| JPH01272152A (ja) | ガードリングを有する半導体素子 | |
| JPS59112633A (ja) | 半導体装置 | |
| JP2989113B2 (ja) | 半導体装置およびその製法 | |
| JPS59130465A (ja) | Ｍｉｓ半導体装置の製造方法 | |
| JPH10294475A (ja) | 半導体装置とその製造方法 | |
| US4459606A (en) | Integrated injection logic semiconductor devices | |
| JPH01103878A (ja) | 半導体装置の製造方法 | |
| JPS61172346A (ja) | 半導体集積回路装置 | |
| JPH01272151A (ja) | ガードリングを有する半導体素子及びその製造方法 | |
| JP2830053B2 (ja) | 半導体装置の製造方法 | |
| JPS6231505B2 (ja) | ||
| JPS63245939A (ja) | 半導体装置 | |
| KR800000887B1 (ko) | 반도체 장치의 제조방법 | |
| JP3194313B2 (ja) | 耐圧性の改良された薄膜半導体装置 | |
| KR900008818B1 (ko) | 쌍극성 집적회로소자 제조방법 | |
| JPH0677237A (ja) | プレーナ型ダイオードの製造方法 | |
| JPH08236781A (ja) | 静電誘導型トランジスタの製造方法 | |
| JP2643431B2 (ja) | 高耐圧半導体装置の製造方法 | |
| JPS6011471B2 (ja) | 半導体装置 | |
| JPS62132342A (ja) | 半導体集積回路の製造方法 | |
| JPH01218039A (ja) | 半導体装置 | |
| JPH04196440A (ja) | 半導体装置 |