JPH01266591A - 画像表示装置 - Google Patents
画像表示装置Info
- Publication number
- JPH01266591A JPH01266591A JP63094828A JP9482888A JPH01266591A JP H01266591 A JPH01266591 A JP H01266591A JP 63094828 A JP63094828 A JP 63094828A JP 9482888 A JP9482888 A JP 9482888A JP H01266591 A JPH01266591 A JP H01266591A
- Authority
- JP
- Japan
- Prior art keywords
- data
- frame buffer
- image display
- display
- control plane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 10
- 239000000872 buffer Substances 0.000 abstract description 23
- 238000010586 diagram Methods 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は表示用記憶装置を用いた図形や文字などを表示
する画像表示装置に関するものである。
する画像表示装置に関するものである。
従来の技術
近年ＬＳＩ技術の急速な発展に伴ない、画像表示装置に
表示用記憶装置くフレームバッファ、フレームメモリ以
下フレームバッファと記す）をふんだんに使用した所謂
ビットマツプデイスプレィが用いられるようになってき
ている。第４図は従来技術によるフレームバッファを用
いた画像表示装置の一例を示すブロック図である。１は
フレームバッファであり、カラー表示を行うために、Ｃ
ＲＴＩＩの１画面に対応するメモリプレーンがｎ （ｎ
＝２〜５）枚で構成されており、このプレーン方向に色
情報が記憶される。このフレームバッファ１への描画は
バス１２を介して与えられたデータによりｃｐｕ７が行
う。ＣＲＴＩＩへの表示に関しては、フレームバッファ
１から読み出したデータを色表示の３原色Ｒ，Ｇ、Ｂ毎
にＤ−Ａ変換器８〜１０でＤ−Ａ変換し、ＣＲＴＩＩへ
与える。ここで、３原色信号Ｒ，Ｇ、Ｂ信号の内１つは
、第５図（ａ）に示すような表示画像データ２０にブラ
ンキング信号２１と同期信号２２が付加された信号とし
なくてはならない。第４図においては、この信号をＧ信
号とし、同期付加回路１４により付加している。したが
ってタイミング制御回路１５はクロック１３から第５図
（ｂ） 、 （ｃ）に示すブランキング信号、同期信号
を発生している。又、フレームバッファ１には表示画像
データ２０が読み出されるＡの期間のみのデータしか記
憶されておらず、この期間のみ読み出しを行う制御等を
タイミング制御回路１５が行っている。
表示用記憶装置くフレームバッファ、フレームメモリ以
下フレームバッファと記す）をふんだんに使用した所謂
ビットマツプデイスプレィが用いられるようになってき
ている。第４図は従来技術によるフレームバッファを用
いた画像表示装置の一例を示すブロック図である。１は
フレームバッファであり、カラー表示を行うために、Ｃ
ＲＴＩＩの１画面に対応するメモリプレーンがｎ （ｎ
＝２〜５）枚で構成されており、このプレーン方向に色
情報が記憶される。このフレームバッファ１への描画は
バス１２を介して与えられたデータによりｃｐｕ７が行
う。ＣＲＴＩＩへの表示に関しては、フレームバッファ
１から読み出したデータを色表示の３原色Ｒ，Ｇ、Ｂ毎
にＤ−Ａ変換器８〜１０でＤ−Ａ変換し、ＣＲＴＩＩへ
与える。ここで、３原色信号Ｒ，Ｇ、Ｂ信号の内１つは
、第５図（ａ）に示すような表示画像データ２０にブラ
ンキング信号２１と同期信号２２が付加された信号とし
なくてはならない。第４図においては、この信号をＧ信
号とし、同期付加回路１４により付加している。したが
ってタイミング制御回路１５はクロック１３から第５図
（ｂ） 、 （ｃ）に示すブランキング信号、同期信号
を発生している。又、フレームバッファ１には表示画像
データ２０が読み出されるＡの期間のみのデータしか記
憶されておらず、この期間のみ読み出しを行う制御等を
タイミング制御回路１５が行っている。
発明が解決しようとする課題
前記した様に、従来の画像表示装置においては、水平、
垂直の同期信号やブランキング信号の発生や、フレーム
バッファの読み出し制御信号の発生等の複雑なタイミン
グ制御回路が必要であり、又、画像表示信号に同期信号
やブランキング信号を付加するためのアナログ回路を必
要としておりシステム構成が複雑となっていた。
垂直の同期信号やブランキング信号の発生や、フレーム
バッファの読み出し制御信号の発生等の複雑なタイミン
グ制御回路が必要であり、又、画像表示信号に同期信号
やブランキング信号を付加するためのアナログ回路を必
要としておりシステム構成が複雑となっていた。
課題を解決するための手段
本発明は前記問題点に鑑みてなされたもので、画像表示
データを記憶するフレームバッファを同期信号、ブラン
キング信号および表示データを記憶するメモリプレーン
と、画像表示領域を示すデータが記憶された制御プレー
ンで構成し、同期信号データ、ブランキング信号データ
および制御プレーンからの読み出しデータでＤ−Ａ変換
器を制御する構成としたものである。
データを記憶するフレームバッファを同期信号、ブラン
キング信号および表示データを記憶するメモリプレーン
と、画像表示領域を示すデータが記憶された制御プレー
ンで構成し、同期信号データ、ブランキング信号データ
および制御プレーンからの読み出しデータでＤ−Ａ変換
器を制御する構成としたものである。
作用
本発明は前記した構成とすることにより、表示に必要な
データはすべてフレームバッファに記憶されることにな
り、ＣＲＴへ表示するためにはフレームバッファのデー
タを連続的に読み出しＤ−Ａ変換するだけでよいので、
制御回路が不要となり、又、同期信号やブランキング信
号を付加するアナログ回路も不要となるので簡単なシス
テム構成で画像表示装置を実現できる。
データはすべてフレームバッファに記憶されることにな
り、ＣＲＴへ表示するためにはフレームバッファのデー
タを連続的に読み出しＤ−Ａ変換するだけでよいので、
制御回路が不要となり、又、同期信号やブランキング信
号を付加するアナログ回路も不要となるので簡単なシス
テム構成で画像表示装置を実現できる。
実施例
第１図は本発明の一実施例を示すブロック図であり、第
４図の従来例と同一構成要素には同一番号を付している
。図において１はフレームバッファであり、ＣＲＴＩＩ
の１画面に対応するメモリプレーンがｎ （ｎ＝２〜５
）枚と、制御プレーン６で構成されている。このメモリ
プレーン２〜５には第２図（ａ）に示すように表示デー
タ以外に同期信号データおよびブランキング信号データ
が記憶されている。制御プレーン６には第２図（ｂ）に
示すように表示データ領域を示すデータが記憶されてい
る。このフレームバッファ１への描画はバス１２を介し
て与えられたデータによりｃｐｕ７が行う。フレームバ
ッファ１から読み出したデータを色表示の３原色Ｒ，Ｇ
、Ｂ毎にＤ−Ａ変換器８〜１０でＤ−Ａ変換してＣＲＴ
ｌｌへ与える。
４図の従来例と同一構成要素には同一番号を付している
。図において１はフレームバッファであり、ＣＲＴＩＩ
の１画面に対応するメモリプレーンがｎ （ｎ＝２〜５
）枚と、制御プレーン６で構成されている。このメモリ
プレーン２〜５には第２図（ａ）に示すように表示デー
タ以外に同期信号データおよびブランキング信号データ
が記憶されている。制御プレーン６には第２図（ｂ）に
示すように表示データ領域を示すデータが記憶されてい
る。このフレームバッファ１への描画はバス１２を介し
て与えられたデータによりｃｐｕ７が行う。フレームバ
ッファ１から読み出したデータを色表示の３原色Ｒ，Ｇ
、Ｂ毎にＤ−Ａ変換器８〜１０でＤ−Ａ変換してＣＲＴ
ｌｌへ与える。
ここで、メモリプレーン１〜ｎ （ｎ＝２〜５）および
制御プレーン６に記憶するデータとして第３図（φに示
す信号に対応してｂに示すようなデータとしておく。こ
のことによりＣＲＴＩＩの表示に関してはフレームバッ
ファ１の内容をＣＲＴＩＩの走査に対応してクロック１
３により連続的に読み出すだけで表示データ期間、同期
信号期間、ブランキング期間を認識することができる。
制御プレーン６に記憶するデータとして第３図（φに示
す信号に対応してｂに示すようなデータとしておく。こ
のことによりＣＲＴＩＩの表示に関してはフレームバッ
ファ１の内容をＣＲＴＩＩの走査に対応してクロック１
３により連続的に読み出すだけで表示データ期間、同期
信号期間、ブランキング期間を認識することができる。
したがって、それぞれの期間に応じてＤ−Ａ変換器の入
力データを制御することにより、第３図（へに示す信号
を得ることができる。
力データを制御することにより、第３図（へに示す信号
を得ることができる。
発明の詳細
な説明してきたように、本発明によれば、ＣＲＴの表示
に際してフレームバッファを連続的に読み出すだけでよ
いので複雑なタイミング制御回路が不要となり、又同期
信号、ブランキング信号を付加するためのアナログ回路
が不要となるのでシステム構成が簡単になるとともに、
本発明を実現するために増加したフレームバッファ部は
量産効果により価格の低下したメモリであるので、安価
なシステムを提供することができる。
に際してフレームバッファを連続的に読み出すだけでよ
いので複雑なタイミング制御回路が不要となり、又同期
信号、ブランキング信号を付加するためのアナログ回路
が不要となるのでシステム構成が簡単になるとともに、
本発明を実現するために増加したフレームバッファ部は
量産効果により価格の低下したメモリであるので、安価
なシステムを提供することができる。
第１図は本発明の一実施例におけるブロック図、第２図
はフレームバッファの動作説明図、第３図はフレームバ
ッファの記憶データの説明図を第４図は従来の画像表示
装置のブロック図、第５図は第４図におけるタイミング
信号の説明図である。 １・・・・・・フレームバッファ、２〜５・・・・・・
メモリプレーン、６・・・・・・制御プレーン、７・・
・・・・ｃｐｕ。 ８〜１０・・・・・・Ｄ−Ａ変換器、１１・・・・・・
ＣＲＴ。 第１図 第３因 第４図
はフレームバッファの動作説明図、第３図はフレームバ
ッファの記憶データの説明図を第４図は従来の画像表示
装置のブロック図、第５図は第４図におけるタイミング
信号の説明図である。 １・・・・・・フレームバッファ、２〜５・・・・・・
メモリプレーン、６・・・・・・制御プレーン、７・・
・・・・ｃｐｕ。 ８〜１０・・・・・・Ｄ−Ａ変換器、１１・・・・・・
ＣＲＴ。 第１図 第３因 第４図
Claims (1)
- 表示する画像データを記憶する表示用記憶装置を有する
画像表示装置であって、同期信号データおよびブランキ
ング信号データが表示される画像データとともに記憶さ
れるメモリプレーンと、表示画像データ領域を示すデー
タが記憶された制御プレーンとにより構成される前記表
示用記憶装置と、前記同期信号データと前記ブランキン
グ信号データおよび制御プレーンからのデータによりＤ
−Ａ変換器を制御する手段を有することを特徴とする画
像表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63094828A JPH01266591A (ja) | 1988-04-18 | 1988-04-18 | 画像表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63094828A JPH01266591A (ja) | 1988-04-18 | 1988-04-18 | 画像表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01266591A true JPH01266591A (ja) | 1989-10-24 |
Family
ID=14120912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63094828A Pending JPH01266591A (ja) | 1988-04-18 | 1988-04-18 | 画像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01266591A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5563663A (en) * | 1990-12-21 | 1996-10-08 | Thomson Consumer Electronics | Method for the synchronization of control functions with video signals in a television receiver and device for the implementation thereof |
-
1988
- 1988-04-18 JP JP63094828A patent/JPH01266591A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5563663A (en) * | 1990-12-21 | 1996-10-08 | Thomson Consumer Electronics | Method for the synchronization of control functions with video signals in a television receiver and device for the implementation thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01266591A (ja) | 画像表示装置 | |
| JPS62239672A (ja) | 表示方法 | |
| KR100382956B1 (ko) | 화상처리장치 및 화상표시장치 | |
| JPH0720833A (ja) | グラフィックスコンピュータ | |
| JP3122996B2 (ja) | 動画・静止画表示装置 | |
| JP2745603B2 (ja) | ワークステーションの表示制御装置 | |
| JPS63106695A (ja) | Ｃｒｔ画面の表示装置 | |
| JPS63680A (ja) | マルチウインドウ表示装置 | |
| JPH0131196B2 (ja) | ||
| JPH0717011Y2 (ja) | 波形表示装置 | |
| SU1608639A1 (ru) | Устройство дл отображени информации на экране электронно-лучевой трубки | |
| JPS62192794A (ja) | 画像合成表示装置 | |
| SU1656588A2 (ru) | Устройство дл отображени информации на цветном индикаторе | |
| JPH04336595A (ja) | 図形表示装置 | |
| JPH0325226Y2 (ja) | ||
| JPH0683294A (ja) | 表示制御装置 | |
| JPH06311491A (ja) | 画像変換装置 | |
| JPH0720836A (ja) | 表示制御装置 | |
| JPS63141462A (ja) | スキヤンコンバ−タ | |
| JPS62281571A (ja) | 映像処理装置 | |
| JPS6172331A (ja) | 画像デ−タ読出回路 | |
| JPS63285591A (ja) | 画像表示装置 | |
| JPS59124374A (ja) | Ｃｒｔデイスプレイ装置 | |
| JPH0642133B2 (ja) | 表示装置 | |
| JPH08248939A (ja) | ディジタル信号処理回路 |